CN208888804U - 一种多处理器电子设备 - Google Patents

Abstract

本实用新型实施例提供了一种多处理器电子设备，该多处理器电子设备包括：主处理器、从处理器、模拟开关及存储器，主处理器与模拟开关连接，从处理器与模拟开关连接，模拟开关与存储器连接；当主处理器向模拟开关发送第一电信号，模拟开关在接收到第一电信号后，模拟开关连通主处理器以建立主处理器与存储器的通信连接，以使主处理器向存储器写入用于升级的程序或数据；当主处理器向模拟开关发送第二电信号，模拟开关在接收到第二电信号后，模拟开关连通从处理器以建立从处理器与存储器的通信连接，以使从处理器调用存储器中的程序或数据。从而实现了在不拆卸存储器的前提下，完成对存储器中程序的升级。

Description

一种多处理器电子设备

技术领域

本实用新型涉及计算机技术领域，特别是涉及一种多处理器电子设备。

背景技术

嵌入式设备中各种存储设备必不可少。尤其在在多处理器电子设备中，Slave CPU(Slave Central Processing Unit，从处理器)需要使用存储设备来存放启动程序和数据。一般情况下，多处理器电子设备出厂前，首先使用专用的输入设备，例如Flash(闪存)烧写器等，将数据输入到相应的存储器中，例如写入SPI(Serial Peripheral Interface，串行外设接口)Flash中，然后将该存储器焊接到电路板上与从CPU连接。

多处理器电子设备如果要升级程序，需要使用专用工具将存储器拆下来，重新输入程序后，再重新焊接到电路板上。但是存储器反复拆卸及焊接，不仅严重影响升级效率，还可能造成芯片或者电路板的损坏。

实用新型内容

本实用新型实施例的目的在于提供一种多处理器电子设备，以实现在不拆卸存储器的前提下，完成对存储器中程序的升级。具体技术方案如下：

本实用新型实施例提供了一种多处理器电子设备，所述多处理器电子设备包括：

主处理器、从处理器、模拟开关及存储器，所述主处理器与所述模拟开关连接，所述从处理器与所述模拟开关连接，所述模拟开关与所述存储器连接；

当所述主处理器向所述模拟开关发送第一电信号，所述模拟开关在接收到所述第一电信号后，所述模拟开关连通所述主处理器以建立所述主处理器与所述存储器的通信连接，以使所述主处理器向所述存储器写入用于升级的程序或数据；当所述主处理器向所述模拟开关发送第二电信号，所述模拟开关在接收到所述第二电信号后，所述模拟开关连通所述从处理器以建立所述从处理器与所述存储器的通信连接，以使所述从处理器调用所述存储器中的数据。

可选的，所述存储器为串行闪存SPI Flash，所述模拟开关通过第一串行外设接口SPI总线与所述SPI Flash连接。

可选的，所述从处理器通过第二SPI总线与所述模拟开关连接，所述主处理器通过第三SPI总线及除所述第三SPI总线外的输入输出IO管脚与所述模拟开关连接；

其中，当所述主处理器通过所述IO管脚向所述模拟开关发送高电平信号，所述模拟开关在接收到高电平信号后，所述模拟开关接通所述从处理器与所述SPI Flash的通信连接；当所述主处理器通过所述IO管脚向所述模拟开关发送低电平信号，所述模拟开关在接收到低电平信号后，接通所述主处理器与所述SPI Flash的通信连接。

可选的，所述主处理器与从处理器连接。

可选的，所述模拟开关为多路选通开关。

可选的，所述主处理器、所述从处理器、所述模拟开关及所述存储器，均集成于第一集成电路板上。

可选的，所述主处理器、所述模拟开关及所述存储器，集成于第二集成电路板上；

所述从处理器集成于第三集成电路板上；

所述第二集成电路板和所述第三集成电路板通过数据接口和/或数据线连接。

本实用新型实施例提供的一种多处理器电子设备，该多处理器电子设备中，主处理器和从处理器分别连接至模拟开关，模拟开关再与存储器连接。在主处理器的控制下，模拟开关能够建立主处理器与存储器之间的通信连接，或者建立起从处理器与存储器之间的通信连接。当主处理器与存储器之间接通时，主处理器可以将用于升级的数据信息写入存储器中，实现了对存储器中的程序或数据的升级或更新。从而实现了在不拆卸存储器的前提下，完成对存储器中程序的升级。当然，实施本实用新型的任一产品或方法并不一定需要同时达到以上所述的所有优点。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型实施例提供的多处理器电子设备的第一种结构图；

图2为本实用新型实施例提供的多处理器电子设备的第二种结构图；

图3为本实用新型实施例提供的多处理器电子设备的第三种结构图；

图4为本实用新型实施例提供的多处理器电子设备的第四种结构图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

参见图1，图1为本实用新型实施例提供的多处理器电子设备的第一种结构图，包括：

主处理器101、从处理器102、模拟开关103及存储器104。

主处理器101与模拟开关103连接，从处理器102与模拟开关103连接，模拟开关103与存储器104连接。

当主处理器101向模拟开关103发送第一电信号，模拟开关103在接收到第一电信号后，模拟开关103连通主处理器101以建立主处理器101与存储器104的通信连接，以使主处理器101向存储器104写入用于升级的程序或数据；当主处理器101向模拟开关发103送第二电信号，模拟开关103在接收到第二电信号后，模拟开关103连通从处理器102以建立从处理器102与存储器104的通信连接，以使从处理器102调用存储器104中的数据。

主处理器101可以是CPU、SOC(System on Chip，系统级芯片)芯片，FPGA(Field－Programmable Gate Array，现场可编程逻辑门阵列)，DSP(digital signal processing，数字信号处理器)，MCU(Micro Control Unit，微控制单元)等具有数据处理能力的芯片或硬件模块。在本实用新型实施例中，主处理器101可以通过网络下载对存储器104中的数据进行升级或更新的更新数据，例如程序更新包等等。当主处理器101与存储器104之间的信号通道被接通时，主处理器101可以与存储器104能够进行数据交互，从而主处理器101可以将更新数据写入到存储器104，实现对存储器104中数据的升级或更新。

从处理器102可以与主处理器101的类型相同，也可以与主处理器101为不同的类型。从处理器102也可以为CPU、SOC芯片、FPGA、DSP、MCU等芯片或硬件模块。从处理器102只要用于调用存储器104中程序或数据，并依据该程序或数据实现相应的功能。

在本实用新型实施例中，主处理器101和从处理器102可以相互独立的工作。可选的，如图2所示，主处理器101与从处理器102连接。主处理器101可以与从处理器102通信连接，从而实现主处理器101和从处理器102之间的协同工作。例如，在不需要对存储器104中的数据进行升级或更新时，主处理器101可以协同从处理器102，共同执行据处理任务等工作。具体的，主处理器101与从处理器102可以通过任意类型数据总线、集成电路板上的印刷线路等多种方式实现连接，只要能够满足主处理器101与从处理器102之间的协同或交互即可。

模拟开关103为能够完成信号通道中的信号切换功能，或者能够控制信号通道的通断的硬件模块。由于其功能类似于开关，并且一般采用模拟器件的特性实现，所以称为模拟开关。

可选的，模拟开关103为多路选通开关，多路选通开关为一种MOS(Metal OxideSemiconductor，金属氧化物半导体)管集成电路芯片。模拟开关103中可以采用MOS管的开关方式实现对信号通道的关断或者打开。在本实用新型实施例中，模拟开关103可以在主处理器101的控制下，接通或关闭主处理器101与存储器104之间的连接，或者，接通或关闭从处理器102与存储器104之间的连接。

本实用新型实施例中，需要在主处理器101的控制下通过模拟开关103，实现主处理器101与存储器104通信，及从处理器102与存储器104通信之间的通信切换。为了保证通信功能，增加使用寿命，可以在模拟开关103脚管上增加指定的电路，例如保护电路等，通过模拟开关103通道的切换实现通信的切换。

具体的，模拟开关103的设计方法和内部电路的原理等，可以采用相关的各种模拟开关的设计方法及原理。只要能够满足本实用新型中所需要实现的功能，则都可以应用于本实用新型实施例中。例如，本实用新型实施例中可以采用，4通道2选1模拟开关等。

存储器104可以为多种类型的存储元件，例如，可以为存储芯片、闪存等等。在本实用新型实施例中，可选的，存储器104可以为SPI Flash(串行闪存)。SPI Flash为具有SPI接口的闪存。其中，SPI接口是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为集成电路板的布局上节省空间，正是出于这种简单易用的特性，如今越来越多的芯片集成了支持SPI接口的通信协议。本实用新型实施例中，采用SPI Flash可以使得从处理102能够更加高效的与存储器104之间进行数据交互。

如图1所示，主处理器101和从处理器102，可以分别与模拟开关103连接。具体的，可以通过数据线、电缆或者集成电路板上的印刷线路实现连接。同样的，模拟开关103也可以通过数据线、电缆或者集成电路板上的印刷线路与存储器104相连接。

主处理器101向模拟开关103发送的电信号，例如，该电信号可以为是模拟开关103的通道选通信号。模拟开关103可以根据不同的电信号，接通不同的信号通道。

例如，该电信号可以为高电平信号或低电平信号。当为低电平信号时，模拟开关103接通主处理器101与存储器104之间的信号通道，即主处理器101经过模拟开关103与存储器104实现连接，从而使得主处理器101能够将用于升级的数据信息写入存储器104中。

当为高电平信号时，模拟开关103接通从处理器102与存储器104之间的信号通道，即从处理器102经过模拟开关103与存储器104实现连接，从而使得从处理器102能够调用存储器104中的程序或数据。

在本实用新型实施例中，主处理器101和从处理器102分别连接至模拟开关103，模拟开关103再与存储器104连接。在主处理器101的控制下，模拟开关103能够建立主处理器101与存储器104之间的通信连接，或者建立起从处理器102与存储器104之间的通信连接。当主处理器101与存储器104之间接通时，主处理器101可以将用于升级的数据信息写入存储器104中，实现了对存储器104中的程序或数据的升级或更新。从而实现了在不拆卸存储器104的前提下，完成对存储器104中程序的升级。

可选的，参见图3，存储器104为SPI Flash。当存储器104为SPI Flash时，模拟开关103可以通过第一SPI(Serial Peripheral Interface，串行外设接口)总线与该SPI Flash连接。第一SPI总线能够与SPI Flash的接口以及通信协议相适应，从而通过该第一SPI总线建立模拟开关103与SPI Flash的信号通道。

同样，为了使得主处理器101和从处理器102能够分别与SPI Flash建立信号通道。在本实用新型实施例中，从处理器102通过第二SPI总线与模拟开关103连接，主处理器101通过第三SPI总线及除上述第三SPI总线外的IO(Input/Output输入/输出)管脚与模拟开关103连接。

由于模拟开关103仅仅作为一个信号传输的桥梁，其本身不会对信号的规格等产生影响。所以，从处理器102通过第二SPI总线与模拟开关103连接，当模拟开关103接通从处理器102与SPI Flash之间的连接时，相当于第二SPI总线与第一SPI总线共同构成了从处理器102与SPI Flash之间的信号通道，使得所传输的信号能够适应SPI接口相应的通信协议。同理，主处理器101通过第三SPI总线与模拟开关103连接，其原理与上述过程类似，在此不再赘述。

可选的，主处理器101与从处理器102之间通过除SPI总线外的总线进行通信。

主处理器101不仅通过第三SPI总线与模拟开关103连接，并且还通过除上述第三SPI总线外的IO管脚与模拟开关103连接。主处理器101通过IO管脚向模拟开关103发出控制信号，用于控制模拟开关103接通或断开相应的信号通道。

其中，当主处理器101通过IO管脚向模拟开关103发送高电平信号，模拟开关103在接收到高电平信号后，模拟开关103接通从处理器102与SPI Flash的通信连接；当主处理器101通过IO管脚向模拟开关103发送低电平信号，模拟开关103在接收到低电平信号后，接通主处理器101与SPI Flash的通信连接。

主处理器101可以通过IO管脚向模拟开关103发送高电平信号或低电平信号。从而控制模拟开关103接通不同的信号通路，当从处理器102与SPI Flash的实现通信连接时，则从处理器102可以从SPI Flash调用所存储的程序或数据。当主处理器101与SPI Flash的实现通信连接时，能够将主处理器101获取的用于升级的程序或数据写入SPI Flash中。通过模拟开关103，每次只能实现一条信号通道的接通，所以，主处理器101和从处理器102不会同时与SPI Flash接通，保证了整体的可靠性。

参见图4，图4为本实用新型实施例提供的多处理器电子设备的第三种结构图。

如图4所示，本实用新型实施例提供的多处理器电子设备中，从处理器102为可以多个，各处理器102分别对应不同的SPI Flash，多个从处理器102分别与模拟开关103连接，多个SPI Flash分别与模拟开关103连接。

在实际应用中，为了提高多处理器电子设备的性能，可以采用多个并行的从处理器102的形式。每一个从处理器102分别与模拟开关103连接。并且，在模拟开关103中每一个从处理器102对应不同的地址符。

主处理器101可以向模拟开关103发送相应的控制信号，该控制信号中可以含有地址符。例如，主处理器101可以通过IO管脚向模拟开关103发送含有地址符的控制信号。模拟开关103可以根据该地址符。接通该地址符对应的从处理器102与存储器104之间的信号通路。

并且可选的，为了实现各个从处理器102与主处理器101之间的协同工作。可以将多个从处理器102分别与主处理器101连接。从而当从处理器102执行相应的程序或数据处理任务时，可以与主处理器101进行，提高了硬件资源的利用率。

在从处理器102为多个时，在模拟开关103的集成电路芯片中，包含有MOS管和其他电子元件，构成了一个多路选通开关，以实现从处理器102与其对应的SPI Flash的通信。具体的，模拟开关103的设计方法和内部电路的原理等，可以采用现有的各种模拟开关的设计方法及原理。只要能够满足本实用新型中所需要实现的功能，则都可以应用于本实用新型实施例中。例如，本实用新型实施例中可以采用，例如16通道2选1模拟开关SN74CBT16233。

在本实用新型实施例中，本实用新型实施例提供多处理器电子设备中的各个元件可以采用多种布置方式。

在一种实现方式中，主处理器101、从处理器102、模拟开关103及存储器104，均集成于第一集成电路板上。并且通过第一集成电路板上的印刷线路、或者SPI总线等方式实现连接。由于各个元件均集成于第一集成电路板上，使得整体的集成度更高，结构更加简单可靠。

在另一种实现方式中，主处理器101、模拟开关103及存储器104，集成于第二集成电路板上。从处理器102集成于第三集成电路板上。第二集成电路板和第三集成电路板通过数据接口和/或数据线连接。

第二集成电路板可以采用例如PCIE(peripheral component interconnectexpress，高速串行计算机扩展总线标准)接口等多种接口与第三集成电路板连接，或者也可以采用数据线的形式与第三集成电路板相连接。

当第三集成电路板与第二集成电路板连接时，则第三集成电路板可以与模拟开关103之间实现连接，从而实现了模拟开关103与从处理器102之间的连接。

从处理器102可以作为单独的板卡，从而可以根据不同的需要更换不同的从处理器102，进行灵活的配置。从而提高了本实用新型实施例提供多处理器电子设备的灵活性，能够适应各种不同的应用条件。

以上所述仅为本实用新型的较佳实施例而已，并非用于限定本实用新型的保护范围。凡在本实用新型的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本实用新型的保护范围内。

Claims (7)

1.一种多处理器电子设备，其特征在于，所述多处理器电子设备包括：

主处理器、从处理器、模拟开关及存储器，所述主处理器与所述模拟开关连接，所述从处理器与所述模拟开关连接，所述模拟开关与所述存储器连接；

当所述主处理器向所述模拟开关发送第一电信号，所述模拟开关在接收到所述第一电信号后，所述模拟开关连通所述主处理器以建立所述主处理器与所述存储器的通信连接，以使所述主处理器向所述存储器写入用于升级的程序或数据；当所述主处理器向所述模拟开关发送第二电信号，所述模拟开关在接收到所述第二电信号后，所述模拟开关连通所述从处理器以建立所述从处理器与所述存储器的通信连接，以使所述从处理器调用所述存储器中的数据。

2.根据权利要求1所述的多处理器电子设备，其特征在于，所述存储器为串行闪存SPIFlash，所述模拟开关通过第一串行外设接口SPI总线与所述SPI Flash连接。

3.根据权利要求2所述的多处理器电子设备，其特征在于，所述从处理器通过第二SPI总线与所述模拟开关连接，所述主处理器通过第三SPI总线及除所述第三SPI总线外的输入输出IO管脚与所述模拟开关连接；

其中，当所述主处理器通过所述IO管脚向所述模拟开关发送高电平信号，所述模拟开关在接收到高电平信号后，所述模拟开关接通所述从处理器与所述SPI Flash的通信连接；当所述主处理器通过所述IO管脚向所述模拟开关发送低电平信号，所述模拟开关在接收到低电平信号后，接通所述主处理器与所述SPI Flash的通信连接。

4.根据权利要求1所述的多处理器电子设备，其特征在于，所述主处理器与从处理器连接。

5.根据权利要求1所述的多处理器电子设备，其特征在于，所述模拟开关为多路选通开关。

6.根据权利要求1所述的多处理器电子设备，其特征在于，所述主处理器、所述从处理器、所述模拟开关及所述存储器，均集成于第一集成电路板上。

7.根据权利要求1所述的多处理器电子设备，其特征在于，所述主处理器、所述模拟开关及所述存储器，集成于第二集成电路板上；

所述从处理器集成于第三集成电路板上；

所述第二集成电路板和所述第三集成电路板通过数据接口和/或数据线连接。