CN113688091B - 基于Tsi721的RapidIO动态枚举过程的实现方法及系统 - Google Patents
基于Tsi721的RapidIO动态枚举过程的实现方法及系统 Download PDFInfo
- Publication number
- CN113688091B CN113688091B CN202110826587.1A CN202110826587A CN113688091B CN 113688091 B CN113688091 B CN 113688091B CN 202110826587 A CN202110826587 A CN 202110826587A CN 113688091 B CN113688091 B CN 113688091B
- Authority
- CN
- China
- Prior art keywords
- rapidio
- port
- enumeration
- exchange
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17306—Intercommunication techniques
- G06F15/17312—Routing techniques specific to parallel machines, e.g. wormhole, store and forward, shortest path problem congestion
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
本发明提供一种基于Tsi721的RapidIO动态枚举过程的实现方法及系统,涉及数据通信技术领域,该方法包括:步骤S1:对板内RapidIO接口芯片Tsi721进行初始化,获取0x60寄存器的值,赋值给主枚举设备节点ID;步骤S2:开始动态枚举,并判断该端口的0x158寄存器是否为link连接状态,则判断该link端口所连接的端口设备是RapidIO交换还是RapidIO端点;步骤S3:将找到的级联交换信息保存进结构体并配置路由表;步骤S4:获取操作系统中所有交换芯片的个数,完成动态枚举。本发明能够解决依赖独立RapidIO交换模块进行网络枚举的问题,能够直接在RapidIO节点模块上完成网络枚举与数据收发,使得RapidIO节点之间的数据通信更为便捷,同时降低了整体应用成本。
Description
技术领域
本发明涉及数据通信技术领域,具体地,涉及一种基于Tsi721的RapidIO动态枚举过程的实现方法及系统。
背景技术
Tsi721:是一款PCIe转RapidIO的桥片,在桥接设备中实现基于硬件的PCIeGen2到RapidIOGen2协议转换的解决方案,实现PCIe与RapidIO的互连。需要大量没有处理器参与的有效数据传输的应用程序可以使用Tsi721的块DMA引擎和消息引擎的有效传输速率来执行。
RapidIO:Rapid IO技术是嵌入式系统互联国际标准(ISO/IEC18372),ATCA、AMC、UTCA、VXS、VPX等机械标准规范都已经引入Rapid IO技术作为板卡间的标准互联技术。
公开号为CN103347098A的发明专利,公开了一种RapidIO总线互联系统的网络枚举方法,在以RapidIO总线作为互连架构的系统中,构造一个连通图G0(V,E),作为网络模板存储于主机节点,V为描述网络节点的顶点集合,顶点集合V中的每个顶点v包含了每个节点预先分配的网络地址和物理地址;在含有网络枚举主函数和节点设置子函数的网络枚举算法中,加入网络模板预定义地址的分配策略,对于每个新发现的网络节点,以被枚举端口的网络地址、端口编号为关键字,在G0中查找匹配节点为新节点分配地址,在网络枚举算法中,节点设置函数作为子函数被枚举函数调用。
在常规的机箱内部互联应用中,通常使用RapidIO交换模块进行机箱内部交换与节点的枚举,并且给每个节点分配ID,实现节点间的数据传输。Rapid IO交换模块是传输数据的交换模块,其结构是每个端口都直接与主机相连,并且一般都工作在全双工方式。交换模块能同时连通多对端口,进行无冲突的传输数据。
RapidIO交换模块的网络枚举是通过RapidIO网络中的主设备来实现网络中其他设备的枚举,并且完成整个网络的配置过程。主设备通过对交换机每个端口链路状态的解析来判断该端口设备的状态,对整个RapidIO网络进行遍历,为每个设备进行初始化以及分配设备ID,建立数据传输的路由表。
RapidIO的路由和交换是通过每个终端设备的ID号来实现的。每一个终端都会分配一个唯一的ID号,当一个终端发出一个数据包时,在它的包头中包含有目的终端的ID号和发送源端的ID号。每一个交换器在它的每一个端口上都有一个交换路由表,根据此表就可以决定此数据包由哪一个端口送出。每个端口的路由表需要在系统初始化时进行配置,这与以太网相比,显得不是非常灵活和智能,但是这使得系统的路由实现变得非常简单。在现有技术当中,RapidIO节点之间的数据通信不够便捷,且整体的应用成本较高。
发明内容
针对现有技术中的缺陷,本发明提供一种基于Tsi721的RapidIO动态枚举过程的实现方法及系统。
根据本发明提供的一种基于Tsi721的RapidIO动态枚举过程的实现方法及系统,所述方案如下:
第一方面,提供了一种基于Tsi721的RapidIO动态枚举过程的实现方法,所述方法包括:
步骤S1:运行操作系统,对板内RapidIO接口芯片Tsi721进行初始化,获取0x60寄存器的值,赋值给主枚举设备节点ID,配置主枚举设备节点ID到路由表,并添加主枚举设备到操作系统中;
步骤S2:开始动态枚举,从第0片交换芯片的第0个端口开始,先判断该端口的0x158寄存器是否为link连接状态,则判断该link端口所连接的端口设备是RapidIO交换还是RapidIO端点,依次将所有交换芯片的所有端口遍历;
步骤S3:在交换芯片的端口遍历过程中,寻找级联交换,将找到的级联交换信息保存进结构体并配置路由表;
步骤S4:经过步骤S2中的动态枚举动作后,获取操作系统中所有交换芯片的个数,获取端口配置信息,并保存于全局结构体中,完成动态枚举。
优选的,所述步骤S2中判断该端口的0x158寄存器是否为link连接状态包括:
若为link状态,就给link连接的该端口设备赋予一个累加的交换索引号,并且添加一条从Host节点到该端口设备的路由。
优选的,所述步骤S2中判断该设备是RapidIO交换还是RapidIO端点包括:
若是RapidIO交换,先读取该交换的0x14寄存器,确定与上级设备相连的具体端口号,然后读取该交换的0x8寄存器。
优选的,所述步骤S3具体包括:
判断两片交换芯片之间是否有不止一条连接;
配置所有交换芯片到新发现交换芯片之间的路由表,以及新发现交换芯片与主枚举设备节点之间的路由表;
重新标记新发现交换芯片的0x8寄存器;
遍历新发现交换芯片的所有端口,枚举端口端点设备并分配给主枚举设备节点ID,如果端口是级联交换则递归调用。
优选的,所述步骤S4包括:
依次扫描交换芯片上连接的设备,接着将所有交换芯片的所有端口写0x15c寄存器进行端口使能;
获取所有端口的配置信息,并保存于全局结构体中。
优选的,所述方法还包括:
步骤S5:添加热插拔维护进程,每隔两秒钟对操作系统内所有交换芯片的所有端口进行一次状态轮询。
优选的,所述步骤S5包括:
通过端口0x158寄存器当前状态与上次端口结构体里保存的状态进行比对,根据端口是否有从link到down或者从down到link的变化,从而确定是否有端口的拔出或者插入动作。
优选的,所述步骤S5还包括:
在进程中需要判断是端点的插拔还是交换芯片的插拔;如果是交换芯片的拔出,则直接将当前交换的端口复位;
若是交换芯片的插入,需要添加当前交换芯片到所有其他交换芯片,所有RapidIO端点,以及主枚举设备节点之间的双向路由;
如果是端点的拔出,则直接复位该端点所连接端口,若是端点的插入,则添加该端点到其余端点间的路由表。
第二方面,提供了一种基于Tsi721的RapidIO动态枚举过程的实现系统,所述系统包括:
模块M1:运行操作系统,对板内RapidIO接口芯片Tsi721进行初始化,获取0x60寄存器的值,赋值给主枚举设备节点ID,配置主枚举设备节点ID到路由表,并添加主枚举设备到操作系统中;
模块M2:开始动态枚举,从第0片交换芯片的第0个端口开始,先判断该端口的0x158寄存器是否为link连接状态,则判断该link端口所连接的端口设备是RapidIO交换还是RapidIO端点,依次将所有交换芯片的所有端口遍历;
模块M3:在交换芯片的端口遍历过程中,寻找级联交换,将找到的级联交换信息保存进结构体并配置路由表;
模块M4:经过模块M2中的动态枚举动作后,获取操作系统中所有交换芯片的个数,获取端口配置信息,并保存于全局结构体中,完成动态枚举。
优选的,所述模块M3具体包括:
判断两片交换芯片之间是否有不止一条连接;
配置所有交换芯片到新发现交换芯片之间的路由表,以及新发现交换芯片与主枚举设备节点之间的路由表;
重新标记新发现交换芯片的0x8寄存器;
遍历新发现交换芯片的所有端口,枚举端口端点设备并分配给主枚举设备节点ID,如果端口是级联交换则递归调用。
与现有技术相比,本发明具有如下的有益效果:
1、本发明解决了依赖独立RapidIO交换模块进行网络枚举的问题,能够直接在RapidIO节点模块上完成网络枚举与数据收发,使得RapidIO节点之间的数据通信更为便捷;
2、本发明同时降低了整体应用成本。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述,本发明的其它特征、目的和优点将会变得更明显:
图1为本发明具体设计原理框图;
图2为本发明基于Tsi721的RapidIO动态枚举流程图。
具体实施方式
下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明,但不以任何形式限制本发明。应当指出的是,对本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变化和改进。这些都属于本发明的保护范围。
本发明实施例提供了一种基于Tsi721的RapidIO动态枚举过程的实现方法,采用1片SRIO交换机(CPS1848)实现SRIO接口互联。CPS1848支持12路x4 SRIO接口,其中2路与每片DSP互联,6路接入VPX总线。本发明中Rapid IO设计通信速率为5GHz,最大线速率20Gbps,可充分满足目标数据的传输。参照图1所示,该方法包括:
步骤S1:运行操作系统,对板内RapidIO接口芯片Tsi721进行初始化,获取0x60寄存器的值,赋值给主枚举设备节点(Host)ID,配置主枚举设备节点ID到路由表,并添加主枚举设备到操作系统中,包括了添加到路由表中。
步骤S2:开始动态枚举,参照图2所示,从第0片交换芯片的第0个端口开始,先判断该端口的0x158寄存器是否为link连接状态,若为link状态,就给link连接的该端口设备赋予一个累加的交换索引号,并且添加一条从Host节点到该端口设备的路由。
接着判断该端口设备是RapidIO交换还是RapidIO端点,若是RapidIO交换,先读取该交换的0x14寄存器,确定与上级设备相连的具体端口号,然后读取该交换的0x8寄存器;依次将所有交换芯片的所有端口遍历。
步骤S3:随后将找到的级联交换信息保存进结构体并配置路由。在该步骤中,需要判断两片交换芯片之间是否有不止一条连接,然后配置所有交换芯片到新发现交换芯片之间的路由和新发现交换芯片与主枚举设备节点(Host)之间的路由;并且重新标记新发现交换芯片的0x8寄存器,以免造成重复遍历的情况。接着遍历新发现交换芯片的所有端口,枚举端口端点设备并分配ID,如果端口是级联交换则递归调用。
步骤S4:经过上述动态枚举动作后,获取操作系统中所有交换芯片的个数,依次扫描交换芯片上连接的设备,接着将所有交换芯片的所有端口写0x15c寄存器进行端口使能;随后获取所有端口的配置信息,如象限,lane,以及速率等,并保存于全局结构体中。
至此,基于Tsi721的RapidIO动态枚举过程已经完成。为便于对系统内所有交换设备及端点设备的状态监测与维护,在最后另外添加了步骤S5,即:
步骤S5:添加热插拔维护进程,每隔两秒钟对操作系统内所有交换芯片的所有端口进行一次状态轮询。
通过端口0x158寄存器当前状态与上次端口结构体里保存的状态进行比对,根据端口是否有从link到down或者从down到link的变化,从而确定是否有端口的拔出或者插入动作。
在进程中需要判断是端点的插拔还是交换芯片的插拔;如果是交换芯片的拔出,则直接将当前交换的端口复位;
若是交换芯片的插入,需要添加当前交换芯片到所有其他交换芯片,所有RapidIO端点,以及主枚举设备节点之间的双向路由;
如果是端点的拔出,则直接复位该端点所连接端口,若是端点的插入,则添加该端点到其余端点间的路由表。
本发明实施例提供了一种基于Ts i721的RapidIO动态枚举过程的实现方法,基于飞腾1500A-16国产CPU的计算模块,通过板内RapidIO接口芯片Tsi721以及RapidIO交换芯片CPS1848,实现板外RapidIO交换及端点的枚举过程,为每个设备进行初始化以及分配设备ID,建立数据传输的路由表。与传统机箱内部模块间RapidIO信息交互不同之处在于无需独立的RapidIO交换模块完成网络中其他设备的枚举以及整个网络的路由配置。本发明解决了依赖独立RapidIO交换模块进行网络枚举的问题,能够直接在RapidIO节点模块上完成网络枚举与数据收发,使得RapidIO节点之间的数据通信更为便捷;同时降低了整体应用成本。
本领域技术人员知道,除了以纯计算机可读程序代码方式实现本发明提供的系统及其各个装置、模块、单元以外,完全可以通过将方法步骤进行逻辑编程来使得本发明提供的系统及其各个装置、模块、单元以逻辑门、开关、专用集成电路、可编程逻辑控制器以及嵌入式微控制器等的形式来实现相同功能。所以,本发明提供的系统及其各项装置、模块、单元可以被认为是一种硬件部件,而对其内包括的用于实现各种功能的装置、模块、单元也可以视为硬件部件内的结构;也可以将用于实现各种功能的装置、模块、单元视为既可以是实现方法的软件模块又可以是硬件部件内的结构。
以上对本发明的具体实施例进行了描述。需要理解的是,本发明并不局限于上述特定实施方式,本领域技术人员可以在权利要求的范围内做出各种变化或修改,这并不影响本发明的实质内容。在不冲突的情况下,本申请的实施例和实施例中的特征可以任意相互组合。
Claims (10)
1.一种基于Tsi721的RapidIO动态枚举过程的实现方法,其特征在于,包括:
步骤S1:运行操作系统,对板内RapidIO接口芯片Tsi721进行初始化,获取0x60寄存器的值,赋值给主枚举设备节点ID,配置主枚举设备节点ID到路由表,并添加主枚举设备到操作系统中;
步骤S2:开始动态枚举,从第0片交换芯片的第0个端口开始,先判断该端口的0x158寄存器是否为link连接状态,如果是link状态,则判断该link端口所连接的端口设备是RapidIO交换还是RapidIO端点,依次将所有交换芯片的所有端口遍历;
步骤S3:在交换芯片的端口遍历过程中,寻找级联交换,将找到的级联交换信息保存进结构体并配置路由表;
步骤S4:经过步骤S2中的动态枚举动作后,获取操作系统中所有交换芯片的个数,获取端口配置信息,并保存于全局结构体中,完成动态枚举。
2.根据权利要求1所述的基于Tsi721的RapidIO动态枚举过程的实现方法,其特征在于,所述步骤S2中判断该端口的0x158寄存器是否为link连接状态包括:
若为link状态,就给link连接的该端口设备赋予一个累加的交换索引号,并且添加一条从Host节点到该端口设备的路由。
3.根据权利要求1所述的基于Tsi721的RapidIO动态枚举过程的实现方法,其特征在于,所述步骤S2中判断该设备是RapidIO交换还是RapidIO端点包括:
若是RapidIO交换,先读取该交换的0x14寄存器,确定与上级设备相连的具体端口号,然后读取该交换的0x8寄存器。
4.根据权利要求1所述的基于Tsi721的RapidIO动态枚举过程的实现方法,其特征在于,所述步骤S3具体包括:
判断两片交换芯片之间是否有不止一条连接;
配置所有交换芯片到新发现交换芯片之间的路由表,以及新发现交换芯片与主枚举设备节点之间的路由表;
重新标记新发现交换芯片的0x8寄存器;
遍历新发现交换芯片的所有端口,枚举端口端点设备并分配给主枚举设备节点ID,如果端口是级联交换则递归调用。
5.根据权利要求1所述的基于Tsi721的RapidIO动态枚举过程的实现方法,其特征在于,所述步骤S4包括:
依次扫描交换芯片上连接的设备,接着将所有交换芯片的所有端口写0x15c寄存器进行端口使能;
获取所有端口的配置信息,并保存于全局结构体中。
6.根据权利要求1所述的基于Tsi721的RapidIO动态枚举过程的实现方法,其特征在于,所述方法还包括:
步骤S5:添加热插拔维护进程,每隔两秒钟对操作系统内所有交换芯片的所有端口进行一次状态轮询。
7.根据权利要求6所述的基于Tsi721的RapidIO动态枚举过程的实现方法,其特征在于,所述步骤S5包括:
通过端口0x158寄存器当前状态与上次端口结构体里保存的状态进行比对,根据端口是否有从link到down或者从down到link的变化,从而确定是否有端口的拔出或者插入动作。
8.根据权利要求7所述的基于Tsi721的RapidIO动态枚举过程的实现方法,其特征在于,所述步骤S5还包括:
在进程中需要判断是端点的插拔还是交换芯片的插拔;如果是交换芯片的拔出,则直接将当前交换的端口复位;
若是交换芯片的插入,需要添加当前交换芯片到所有其他交换芯片,所有RapidIO端点,以及主枚举设备节点之间的双向路由;
如果是端点的拔出,则直接复位该端点所连接端口,若是端点的插入,则添加该端点到其余端点间的路由表。
9.一种基于Tsi721的RapidIO动态枚举过程的实现系统,其特征在于,包括:
模块M1:运行操作系统,对板内RapidIO接口芯片Tsi721进行初始化,获取0x60寄存器的值,赋值给主枚举设备节点ID,配置主枚举设备节点ID到路由表,并添加主枚举设备到操作系统中;
模块M2:开始动态枚举,从第0片交换芯片的第0个端口开始,先判断该端口的0x158寄存器是否为link连接状态,则判断该link端口所连接的端口设备是RapidIO交换还是RapidIO端点,依次将所有交换芯片的所有端口遍历;
模块M3:在交换芯片的端口遍历过程中,寻找级联交换,将找到的级联交换信息保存进结构体并配置路由表;
模块M4:经过模块M2中的动态枚举动作后,获取操作系统中所有交换芯片的个数,获取端口配置信息,并保存于全局结构体中,完成动态枚举。
10.根据权利要求6所述的基于Tsi721的RapidIO动态枚举过程的实现系统,其特征在于,所述模块M3具体包括:
判断两片交换芯片之间是否有不止一条连接;
配置所有交换芯片到新发现交换芯片之间的路由表,以及新发现交换芯片与主枚举设备节点之间的路由表;
重新标记新发现交换芯片的0x8寄存器;
遍历新发现交换芯片的所有端口,枚举端口端点设备并分配给主枚举设备节点ID,如果端口是级联交换则递归调用。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110826587.1A CN113688091B (zh) | 2021-07-21 | 2021-07-21 | 基于Tsi721的RapidIO动态枚举过程的实现方法及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110826587.1A CN113688091B (zh) | 2021-07-21 | 2021-07-21 | 基于Tsi721的RapidIO动态枚举过程的实现方法及系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113688091A CN113688091A (zh) | 2021-11-23 |
CN113688091B true CN113688091B (zh) | 2023-01-24 |
Family
ID=78577587
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110826587.1A Active CN113688091B (zh) | 2021-07-21 | 2021-07-21 | 基于Tsi721的RapidIO动态枚举过程的实现方法及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113688091B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115695341B (zh) * | 2022-08-23 | 2024-04-09 | 中国电子科技集团公司第十研究所 | 国产srio交换芯片端口恢复方法、设备及介质 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103347098A (zh) * | 2013-05-28 | 2013-10-09 | 中国电子科技集团公司第十研究所 | RapidIO总线互联系统的网络枚举方法 |
CN109218231A (zh) * | 2018-09-21 | 2019-01-15 | 中国航空无线电电子研究所 | 一种RapidIO交换网络 |
-
2021
- 2021-07-21 CN CN202110826587.1A patent/CN113688091B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103347098A (zh) * | 2013-05-28 | 2013-10-09 | 中国电子科技集团公司第十研究所 | RapidIO总线互联系统的网络枚举方法 |
CN109218231A (zh) * | 2018-09-21 | 2019-01-15 | 中国航空无线电电子研究所 | 一种RapidIO交换网络 |
Non-Patent Citations (1)
Title |
---|
RapidIO并发静态路由枚举技术;黄忠平等;《现代雷达》;20170915(第09期);全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN113688091A (zh) | 2021-11-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103117929B (zh) | 一种基于PCIe数据交换的通信方法及系统 | |
CN103023824B (zh) | 基于周边组件接口快速通道PCIe的数据传输系统及方法 | |
CN110489365A (zh) | 交换设备、外围部件互连高速系统及其初始化方法 | |
US10924541B2 (en) | Low-power and low-latency device enumeration with cartesian addressing | |
CN107851078B (zh) | 一种PCIe设备的聚合友好型地址分配的方法和系统 | |
US8683107B2 (en) | Memory mapped input/output bus address range translation | |
US8650349B2 (en) | Memory mapped input/output bus address range translation for virtual bridges | |
CN115102780B (zh) | 数据传输方法、相关装置、系统及计算机可读存储介质 | |
CN101377764A (zh) | Gpio的配置系统及其数据通信方法 | |
CN113688091B (zh) | 基于Tsi721的RapidIO动态枚举过程的实现方法及系统 | |
CN107852423B (zh) | 用于usb 2.0带宽保留的方法及系统 | |
CN105138485A (zh) | 一种串行总线地址管理装置 | |
US20110252174A1 (en) | Hierarchical to physical memory mapped input/output translation | |
CN116414759B (zh) | 计算机交换系统及地址分配、枚举、数据分发方法 | |
US8316169B2 (en) | Physical to hierarchical bus translation | |
US8606984B2 (en) | Hierarchical to physical bus translation | |
CN114915499A (zh) | 数据传输方法、相关装置、系统及计算机可读存储介质 | |
CN114445260A (zh) | 基于fpga的分布式gpu通信的方法及装置 | |
CN107122268B (zh) | 一种基于numa多物理层分区处理系统 | |
CN212411050U (zh) | 一种智能卡管理装置和智能卡系统 | |
CN208888804U (zh) | 一种多处理器电子设备 | |
US20240129183A1 (en) | System and method for transferring configuration, management, debug information and asynchronous events between network-on-chip (noc) and external interface | |
CN101334763A (zh) | 主机与设备之间的数据传送方法 | |
CN207022032U (zh) | 一种业务线卡及基于pcie总线背板的通信系统 | |
CN116048893A (zh) | 光纤总线接口的测试方法及相关设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |