CN107122268B - 一种基于numa多物理层分区处理系统 - Google Patents

一种基于numa多物理层分区处理系统 Download PDF

Info

Publication number
CN107122268B
CN107122268B CN201710355293.9A CN201710355293A CN107122268B CN 107122268 B CN107122268 B CN 107122268B CN 201710355293 A CN201710355293 A CN 201710355293A CN 107122268 B CN107122268 B CN 107122268B
Authority
CN
China
Prior art keywords
cpu
interface
connection
phy interface
respectively connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710355293.9A
Other languages
English (en)
Other versions
CN107122268A (zh
Inventor
吴浩
薛广营
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou Yunhai Information Technology Co Ltd
Original Assignee
Zhengzhou Yunhai Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Yunhai Information Technology Co Ltd filed Critical Zhengzhou Yunhai Information Technology Co Ltd
Priority to CN201710355293.9A priority Critical patent/CN107122268B/zh
Publication of CN107122268A publication Critical patent/CN107122268A/zh
Application granted granted Critical
Publication of CN107122268B publication Critical patent/CN107122268B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Software Systems (AREA)
  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)

Abstract

本发明提供一种基于NUMA多物理层分区处理系统，包括：第一分区节点，第二分区节点，第三分区节点，第四分区节点，第一切换开关，第二切换开关，第一PHY接口，第二PHY接口，第一SMC模块，第二SMC模块，转换模块，第一多主机子系统，第二多主机子系统，第三多主机子系统，第四多主机子系统；通过SMC模块与多主机子系统实现NCSI功能。减少BMC模块与PCH间的NCSI链路，可实现管理网络冗余。提高服务器系统的可用性及可靠性。

Description

一种基于NUMA多物理层分区处理系统
技术领域
本发明涉及计算机应用领域，尤其涉及一种基于NUMA多物理层分区处理系统。
背景技术
普通的多物理层分区服务器中，BMC实现对分区节点的带外管理，通过SMC服务器业务管理中心SMC(Service Management Centre,以下简称SMC)实现对整机系统的带外管理。使用BMC与PC之间的NCSI功能，通过PCH的网络接口实现对服务器系统管理访问。此时将占用BMC的一条管理网络，不能实现管理网络冗余。
发明内容
为了克服上述现有技术中的不足，本发明的目的在于，提供一种基于NUMA多物理层分区处理系统，包括：第一分区节点，第二分区节点，第三分区节点，第四分区节点，第一切换开关，第二切换开关，第一PHY接口，第二PHY接口，第一SMC模块，第二SMC模块，转换模块，第一多主机子系统，第二多主机子系统，第三多主机子系统，第四多主机子系统；
第一分区节点包括：第一BMC模块，第九PHY接口，第十PHY接口；第二分区节点包括：第二BMC模块，第三PHY接口，第四PHY接口；第三分区节点包括：第三BMC模块，第五PHY接口，第六PHY接口；第四分区节点包括：第四BMC模块，第七PHY接口，第八PHY接口；
第一BMC模块分别与第九PHY接口和第十PHY接口连接；第二BMC模块分别与第三PHY接口和第四PHY接口连接；第三BMC模块分别与第五PHY接口和第六PHY接口连接；第四BMC模块分别与第七PHY接口和第八PHY接口连接；
第三PHY接口，第五PHY接口，第七PHY接口，第九PHY接口分别与第一切换开关连接，第四PHY接口，第六PHY接口，第八PHY接口，第十PHY接口分别与第二切换开关连接；
第一切换开关通过第一PHY接口与第一SMC模块连接，第二切换开关通过第二PHY接口与第二SMC模块连接，第一SMC模块和第二SMC模块分别与转换模块连接；第一多主机子系统，第二多主机子系统，第三多主机子系统，第四多主机子系统分别与转换模块连接。
优选地，还包括：第一节点单元，第二节点单元，第三节点单元，第四节点单元；
第一节点单元包括第一CPU，第二CPU；第二节点单元包括第三CPU，第四CPU；第三节点单元包括第五CPU，第六CPU；第四节点单元包括第七CPU，第八CPU；
第一多主机子系统包括：第一连接适配器，第一连接接口，第二连接接口，第一连接接口，第二连接接口分别与第一连接适配器连接；第二多主机子系统包括：第二连接适配器，第三连接接口，第四连接接口；第三连接接口，第四连接接口分别与第二连接适配器连接；第三多主机子系统包括：第三连接适配器，第五连接接口，第六连接接口，第五连接接口，第六连接接口分别与第三连接适配器连接；第四多主机子系统包括：第四连接适配器，第七连接接口，第八连接接口，第七连接接口，第八连接接口分别与第四连接适配器连接；
第一连接适配器分别与第一CPU，第三CPU，第五CPU，第七CPU连接；第二连接适配器分别与第一CPU，第三CPU，第五CPU，第七CPU连接；第三连接适配器分别与第二CPU，第四CPU，第六CPU，第八CPU连接；第四连接适配器分别与第二CPU，第四CPU，第六CPU，第八CPU连接。
优选地，第三PHY接口，第五PHY接口，第七PHY接口，第九PHY接口分别与第一切换开关通过串行接口连接。
优选地，第四PHY接口，第六PHY接口，第八PHY接口，第十PHY接口分别与第二切换开关通过串行接口连接。
优选地，第一连接适配器，第二连接适配器，第三连接适配器，第四连接适配器均采用
Figure GDA0002355227770000031
-3单/双端口FDR 56Gbps InfiniBand/VPI适配器。
优选地，第一连接接口，第二连接接口，第三连接接口，第四连接接口，第五连接接口，第六连接接口，第七连接接口，第八连接接口均采用100GbEQSFP+接口。
优选地，第一连接适配器，第一CPU，第三CPU，第五CPU，第七CPU组成一PCIe总线；第二连接适配器，第一CPU，第三CPU，第五CPU，第七CPU组成一PCIe总线；第三连接适配器，第二CPU，第四CPU，第六CPU，第八CPU组成一PCIe总线；第四连接适配器，第二CPU，第四CPU，第六CPU，第八CPU组成一PCIe总线。
优选地，第一多主机子系统，第二多主机子系统，第三多主机子系统，第四多主机子系统分别通过NCSI协议与转换模块连接。
从以上技术方案可以看出，本发明具有以下优点：
本发明通过SMC模块与多主机子系统实现NCSI功能。减少BMC模块与PCH间的NCSI链路，可实现管理网络冗余。提高服务器系统的可用性及可靠性。
附图说明
为了更清楚地说明本发明的技术方案，下面将对描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为基于NUMA多物理层分区处理系统的示意图；
图2为节点单元与多主机子系统之间的连接图。
具体实施方式
为使得本发明的发明目的、特征、优点能够更加的明显和易懂，下面将运用具体的实施例及附图，对本发明保护的技术方案进行清楚、完整地描述，显然，下面所描述的实施例仅仅是本发明一部分实施例，而非全部的实施例。基于本专利中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本专利保护的范围。
本实施例提供一种基于NUMA多物理层分区处理系统，如图1和图2所示，包括：第一分区节点1，第二分区节点2，第三分区节点3，第四分区节点4，第一切换开关5，第二切换开关6，第一PHY接口7，第二PHY接口8，第一SMC模块9，第二SMC模块10，转换模块12，第一多主机子系统31，第二多主机子系统32，第三多主机子系统33，第四多主机子系统34；
第一分区节点1包括：第一BMC模块13，第九PHY接口14，第十PHY接口15；第二分区节点2包括：第二BMC模块16，第三PHY接口17，第四PHY接口18；第三分区节点3包括：第三BMC模块19，第五PHY接口21，第六PHY接口22；第四分区节点4包括：第四BMC模块23，第七PHY接口24，第八PHY接口25；
第一BMC模块13分别与第九PHY接口14和第十PHY接口15连接；第二BMC模块16分别与第三PHY接口17和第四PHY接口18连接；第三BMC模块19分别与第五PHY接口21和第六PHY接口22连接；第四BMC模块23分别与第七PHY接口24和第八PHY接口25连接；
第三PHY接口17，第五PHY接口21，第七PHY接口24，第九PHY接口14分别与第一切换开关5连接，第四PHY接口18，第六PHY接口22，第八PHY接口25，第十PHY接口15分别与第二切换开关6连接；
第一切换开关5通过第一PHY接口7与第一SMC模块9连接，第二切换开关6通过第二PHY接口8与第二SMC模块10连接，第一SMC模块9和第二SMC模块10分别与转换模块12连接；第一多主机子系统31，第二多主机子系统32，第三多主机子系统33，第四多主机子系统分别与转换模块连接34。
SMC(Service Management Centre,以下简称SMC)以服务器管理中心。NCSI协议(Network Controller Sideband Interface)是一个由分布式管理任务组，用于支持服务器带外管理的边带接口网络控制器的工业标准。
物理层的芯片称之为PHY。物理层定义了数据传送与接收所需要的电与光信号、线路状态、时钟基准、数据编码和电路等，并向数据链路层设备提供标准接口。
NUMA(Non Uniform Memory Access Architecture)NUMA通过提供分离的存储器给各个处理器，避免当多个处理器访问同一个存储器产生的性能损失来试图解决这个问题。对于涉及到分散的数据的应用，NUMA可以通过一个共享的存储器提高性能至n倍,而n大约是处理器(或者分离的存储器)的个数。
系统还包括：第一节点单元41，第二节点单元42，第三节点单元43，第四节点单元44；第一节点单元41包括第一CPU411，第二CPU412；第二节点单元42包括第三CPU421，第四CPU422；第三节点单元43包括第五CPU431，第六CPU432；第四节点单元44包括第七CPU441，第八CPU442；
第一多主机子系统31包括：第一连接适配器311，第一连接接口312，第二连接接口313，第一连接接口312，第二连接接口313分别与第一连接适配器311连接；第二多主机子系统32包括：第二连接适配器321，第三连接接口322，第四连接接口323；第三连接接口322，第四连接接口323分别与第二连接适配器321连接；第三多主机子系统33包括：第三连接适配器331，第五连接接口332，第六连接接口333，五连接接口332，第六连接接口333分别与第三连接适配器331连接；第四多主机子系统34包括：第四连接适配器341，第七连接接口342，第八连接接口343，第七连接接口342，第八连接接口343分别与第四连接适配器341连接；
第一连接适配器311分别与第一CPU，第三CPU，第五CPU，第七CPU连接；第二连接适配器321分别与第一CPU，第三CPU，第五CPU，第七CPU连接；第三连接适配器331分别与第二CPU，第四CPU，第六CPU，第八CPU连接；第四连接适配器341分别与第二CPU，第四CPU，第六CPU，第八CPU连接。
本实施例中，第三PHY接口，第五PHY接口，第七PHY接口，第九PHY接口分别与第一切换开关通过串行接口连接。第四PHY接口，第六PHY接口，第八PHY接口，第十PHY接口分别与第二切换开关通过串行接口连接。
本实施例中，第一连接适配器，第二连接适配器，第三连接适配器，第四连接适配器均采用
Figure GDA0002355227770000061
-3单/双端口FDR 56Gbps InfiniBand/VPI适配器。
本实施例中，第一连接接口，第二连接接口，第三连接接口，第四连接接口，第五连接接口，第六连接接口，第七连接接口，第八连接接口均采用100GbEQSFP+接口。
本实施例中，第一连接适配器，第一CPU，第三CPU，第五CPU，第七CPU组成一PCIe总线；第二连接适配器，第一CPU，第三CPU，第五CPU，第七CPU组成一PCIe总线；第三连接适配器，第二CPU，第四CPU，第六CPU，第八CPU组成一PCIe总线；第四连接适配器，第二CPU，第四CPU，第六CPU，第八CPU组成一PCIe总线。第一多主机子系统，第二多主机子系统，第三多主机子系统，第四多主机子系统分别通过NCSI协议与转换模块连接。
基于NUMA多物理层分区处理系统可以将计算机系统的多个处理器和IO资源进行物理层上的划分，从而将一台多处理器计算机系统划分为多个独立的多处理器系统，同样这些被划分的计算机系统也可以耦合为一台完整的计算机系统。
在多物理层分区计算机使用多分区工作时，每个多主机子系统分别与每个物理分区相连，每个多主机子系统分别使用NCSI协议通过转换模块对应与SMC模块互联。通过每个多主机子系统网络接口可访问服务器的SMC管理。
第一分区节点，第二分区节点，第三分区节点，第四分区节点分别连接到两个SMC模块，实现管理链路冗余，通过SMC模块实现整机的管理功能。
每个多主机子系统通过PCIE分别连接4个分区节点。每个分区节点中包含一个BMC模块，整机中包含两个SMC模块。BMC模块的2条网络分别接到2个网络连接到2个SMC模块。
本发明通过SMC模块与多主机子系统实现NCSI功能。减少BMC模块与PCH间的NCSI链路，可实现管理网络冗余。提高服务器系统的可用性及可靠性。
基于NUMA的多物理层分区计算机体系结构的NCSI实现方法过程如下：
存控板中安装一个跳冒，可以实现系统的4分区切换。通过多主机子系统网络实现NCSI功能，通过IP实现对各个BMC模块及SMC模块的访问。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (6)

1.一种基于NUMA多物理层分区处理系统，其特征在于，包括：第一分区节点，第二分区节点，第三分区节点，第四分区节点，第一切换开关，第二切换开关，第一PHY接口，第二PHY接口，第一SMC模块，第二SMC模块，转换模块，第一多主机子系统，第二多主机子系统，第三多主机子系统，第四多主机子系统，第一节点单元，第二节点单元，第三节点单元，第四节点单元；
第一分区节点包括：第一BMC模块，第九PHY接口，第十PHY接口；第二分区节点包括：第二BMC模块，第三PHY接口，第四PHY接口；第三分区节点包括：第三BMC模块，第五PHY接口，第六PHY接口；第四分区节点包括：第四BMC模块，第七PHY接口，第八PHY接口；
第一BMC模块分别与第九PHY接口和第十PHY接口连接；第二BMC模块分别与第三PHY接口和第四PHY接口连接；第三BMC模块分别与第五PHY接口和第六PHY接口连接；第四BMC模块分别与第七PHY接口和第八PHY接口连接；
第三PHY接口，第五PHY接口，第七PHY接口，第九PHY接口分别与第一切换开关连接，第四PHY接口，第六PHY接口，第八PHY接口，第十PHY接口分别与第二切换开关连接；
第一切换开关通过第一PHY接口与第一SMC模块连接，第二切换开关通过第二PHY接口与第二SMC模块连接，第一SMC模块和第二SMC模块分别与转换模块连接；第一多主机子系统，第二多主机子系统，第三多主机子系统，第四多主机子系统分别与转换模块连接；
第一节点单元包括第一CPU，第二CPU；第二节点单元包括第三CPU，第四CPU；第三节点单元包括第五CPU，第六CPU；第四节点单元包括第七CPU，第八CPU；
第一多主机子系统包括：第一连接适配器，第一连接接口，第二连接接口，第一连接接口，第二连接接口分别与第一连接适配器连接；第二多主机子系统包括：第二连接适配器，第三连接接口，第四连接接口；第三连接接口，第四连接接口分别与第二连接适配器连接；第三多主机子系统包括：第三连接适配器，第五连接接口，第六连接接口，第五连接接口，第六连接接口分别与第三连接适配器连接；第四多主机子系统包括：第四连接适配器，第七连接接口，第八连接接口，第七连接接口，第八连接接口分别与第四连接适配器连接；
第一连接适配器分别与第一CPU，第三CPU，第五CPU，第七CPU连接；第二连接适配器分别与第一CPU，第三CPU，第五CPU，第七CPU连接；第三连接适配器分别与第二CPU，第四CPU，第六CPU，第八CPU连接；第四连接适配器分别与第二CPU，第四CPU，第六CPU，第八CPU连接；
第一多主机子系统，第二多主机子系统，第三多主机子系统，第四多主机子系统分别通过NCSI协议与转换模块连接。
2.根据权利要求1所述的基于NUMA多物理层分区处理系统，其特征在于，
第三PHY接口，第五PHY接口，第七PHY接口，第九PHY接口分别与第一切换开关通过串行接口连接。
3.根据权利要求1所述的基于NUMA多物理层分区处理系统，其特征在于，
第四PHY接口，第六PHY接口，第八PHY接口，第十PHY接口分别与第二切换开关通过串行接口连接。
4.根据权利要求1所述的基于NUMA多物理层分区处理系统，其特征在于，
第一连接适配器，第二连接适配器，第三连接适配器，第四连接适配器均采用
Figure FDA0002355227760000021
单/双端口FDR 56Gbps InfiniBand/VPI适配器。
5.根据权利要求1所述的基于NUMA多物理层分区处理系统，其特征在于，
第一连接接口，第二连接接口，第三连接接口，第四连接接口，第五连接接口，第六连接接口，第七连接接口，第八连接接口均采用100GbEQSFP+接口。
6.根据权利要求1所述的基于NUMA多物理层分区处理系统，其特征在于，
第一连接适配器，第一CPU，第三CPU，第五CPU，第七CPU组成一PCIe总线；第二连接适配器，第一CPU，第三CPU，第五CPU，第七CPU组成一PCIe总线；第三连接适配器，第二CPU，第四CPU，第六CPU，第八CPU组成一PCIe总线；第四连接适配器，第二CPU，第四CPU，第六CPU，第八CPU组成一PCIe总线。
CN201710355293.9A 2017-05-19 2017-05-19 一种基于numa多物理层分区处理系统 Active CN107122268B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710355293.9A CN107122268B (zh) 2017-05-19 2017-05-19 一种基于numa多物理层分区处理系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710355293.9A CN107122268B (zh) 2017-05-19 2017-05-19 一种基于numa多物理层分区处理系统

Publications (2)

Publication Number Publication Date
CN107122268A CN107122268A (zh) 2017-09-01
CN107122268B true CN107122268B (zh) 2020-03-10

Family

ID=59727438

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710355293.9A Active CN107122268B (zh) 2017-05-19 2017-05-19 一种基于numa多物理层分区处理系统

Country Status (1)

Country Link
CN (1) CN107122268B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10534734B1 (en) * 2019-04-26 2020-01-14 Dell Products L.P. Processor/endpoint communication coupling configuration system

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1901530A (zh) * 2005-07-24 2007-01-24 华为技术有限公司 一种服务器系统
JP2011158995A (ja) * 2010-01-29 2011-08-18 Nec Corp コンピュータ装置及びそのｂｉｏｓアップデート方法
CN102521102A (zh) * 2011-12-12 2012-06-27 浪潮电子信息产业股份有限公司 一种基于numa的物理多分区计算机系统的监控管理方法
CN104360927A (zh) * 2014-12-11 2015-02-18 浪潮电子信息产业股份有限公司 一种基于numa的计算机体系结构的监控信息采集方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8069344B2 (en) * 2007-09-14 2011-11-29 Dell Products L.P. System and method for analyzing CPU performance from a serial link front side bus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1901530A (zh) * 2005-07-24 2007-01-24 华为技术有限公司 一种服务器系统
JP2011158995A (ja) * 2010-01-29 2011-08-18 Nec Corp コンピュータ装置及びそのｂｉｏｓアップデート方法
CN102521102A (zh) * 2011-12-12 2012-06-27 浪潮电子信息产业股份有限公司 一种基于numa的物理多分区计算机系统的监控管理方法
CN104360927A (zh) * 2014-12-11 2015-02-18 浪潮电子信息产业股份有限公司 一种基于numa的计算机体系结构的监控信息采集方法

Also Published As

Publication number Publication date
CN107122268A (zh) 2017-09-01

Similar Documents

Publication Publication Date Title
US20180024957A1 (en) Techniques to enable disaggregation of physical memory resources in a compute system
CN108572843B (zh) 基于单个微控制器的多个计算节点管理
CN116501681B (zh) Cxl数据传输板卡及控制数据传输的方法
US20160292115A1 (en) Methods and Apparatus for IO, Processing and Memory Bandwidth Optimization for Analytics Systems
US20130124597A1 (en) Node aggregation system for implementing symmetric multi-processing system
US10318473B2 (en) Inter-device data-transport via memory channels
CN104601684A (zh) 云服务器系统
CN105472291A (zh) 多处理器集群的数字硬盘录像机及其实现方法
CN104639469A (zh) 一种基于pcie互连的计算和存储集群系统
CN104199521A (zh) 一种刀片节点及其扩展方法
CN102870374B (zh) 负荷分担方法及装置、单板
CN108270877B (zh) 分布式网络节点数据共享系统
CN105763488B (zh) 数据中心汇聚核心交换机及其背板
CN211062041U (zh) 一种基于pcie交换的多单元服务器
CN107209725A (zh) 处理写请求的方法、处理器和计算机
CN113645047A (zh) 一种基于智能网卡的带外管理系统和服务器
CN103984390A (zh) 一种刀片及刀片服务器
WO2006071714A1 (en) Multiple cell computer systems and methods
CN107122268B (zh) 一种基于numa多物理层分区处理系统
CN116225177B (zh) 内存系统、内存资源调节方法、装置、电子设备和介质
CN113760803A (zh) 服务器和控制方法
CN116501678A (zh) 一种拓扑板卡和板载系统
US9338918B2 (en) Socket interposer and computer system using the socket interposer
CN116401065A (zh) 一种服务器、异构设备及其数据处理装置
CN104750581A (zh) 一种冗余互连的内存共享的服务器系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant