JP2011158995A - コンピュータ装置及びそのbiosアップデート方法 - Google Patents

コンピュータ装置及びそのbiosアップデート方法 Download PDF

Info

Publication number
JP2011158995A
JP2011158995A JP2010018412A JP2010018412A JP2011158995A JP 2011158995 A JP2011158995 A JP 2011158995A JP 2010018412 A JP2010018412 A JP 2010018412A JP 2010018412 A JP2010018412 A JP 2010018412A JP 2011158995 A JP2011158995 A JP 2011158995A
Authority
JP
Japan
Prior art keywords
bios
system module
bmc
module side
drive system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010018412A
Other languages
English (en)
Other versions
JP5013324B2 (ja
Inventor
Ippei Tachi
一平 館
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2010018412A priority Critical patent/JP5013324B2/ja
Publication of JP2011158995A publication Critical patent/JP2011158995A/ja
Application granted granted Critical
Publication of JP5013324B2 publication Critical patent/JP5013324B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】パーティションマシンにおける1パーティション構成において、アップデート時に自動で二重化状態を維持することができ、パーティションマシンにおける構成変化に適宜対応でき、二重化機能の信頼性を向上することができる。
【解決手段】コンピュータ装置は、CPU、メインメモリ、及び複数の機能モジュールを有する。複数の機能モジュールは、サウスブリッジ、BMC、及びBIOS ROMを有し、予め設定された要因を契機として、互いに二重化された駆動系モジュール及び待機系モジュールを有する1つの制御単位として扱う構成の場合、駆動系モジュール側のBMCと待機系モジュール側のBMCとを通じて、駆動系モジュール側のBIOS ROMに格納されるBIOSイメージと、待機系モジュール側のBIOS ROMに格納されるBIOSイメージとの間でイメージ同期処理を行う。
【選択図】図1

Description

本発明は、コンピュータ装置及びそのBIOSアップデート方法に関する。
コンピュータ装置において、装置内の複数の機能モジュールを、1つの制御単位として扱うか、複数の制御単位として扱うか、その構成を切り替えることができるものが知られている。これに関連する装置の一例を図1に示す。
図1に示す装置には、2つの機能モジュール10、20が、それぞれCPU(Central Processing Unit)50、60に個別に接続されている。
この構成において、各機能モジュール10、20と、各CPU50、60は、2つの制御単位として分割して扱うことができる。すなわち、分割時は、一方のCPU50、機能モジュール10と、他方のCPU60、機能モジュール20との二系統を構築できる。
一方、両者を分割せず、1つの制御単位として扱うこともできる。そのとき、各機能モジュール10、20は、1装置内の二重化された機能モジュールとなり、各CPU50、60は、一かたまりの大規模な演算資源となる。
このように、装置内の資源を分割して扱うことができる装置をパーティションマシンと呼び、分割した単位をパーティションと呼ぶ。
図1に示すパーティションマシンにおいて、1つのパーティションとして扱う場合、2つの機能モジュールは、片方を駆動系モジュールとし、もう一方を待機系モジュールとする。このうち、駆動系モジュールは、制御を行う。一方、待機系モジュールは、冗長性を持たせるため、BIOS(Basic Input/Output System)のイメージとその設定値について駆動系モジュールと同期をとる。そのため、BIOSの二重化機能が必要となる。
このようなBIOS二重化機能としては、従来から冗長性の維持を目的として用いられているものが知られている。たとえば、特許文献1には、バス上に2つのBIOSメモリとワークメモリを有し、片方のBIOSメモリを現用BIOSとして運用に利用し、もう一方に更新用のBIOSを書き込むものが記載されている。この場合、上位ブロックからのアップデート要求に対して、バス制御で適切なBIOSメモリに書き込むことにより、更新処理中も現用BIOSの二重化を実現している。
特許第3778280号公報
しかしながら、従来のBIOS二重化機能においては、図1に示すようなパーティションマシンを想定していない。このため、パーティションマシンにおける2つのBIOSメモリをそれぞれ別のパーティションとして動作させることに対応できないという課題がある。
また、パーティションマシンにおけるBIOSアップデート方法には、次のような課題がある。
例えば、CPU上で動作するBIOSアップデートツールは、1パーティション構成における待機系モジュールのサウスブリッジをOS(Operating System)が認識できないため、BIOS ROM(Read Only Memory)の状態を見ることもできず、同期の確認、イメージ破壊の確認を行うことができないという問題があった。
具体的には、従来のCPU上で動作するBIOSアップデートツールは、サウスブリッジ経由でBIOSアップデートを実施する。しかし、1パーティション構成における待機系サウスブリッジをOSが認識することができない。その理由は、サウスブリッジの役割であるところの、I/O(Input / Output:入出力)の制御は駆動系のサウスブリッジが担い、待機系のサウスブリッジは休止状態に入るためである。これにより、BIOSアップデートツール単体では、待機系のBIOSのアップデートを実施することができず、二重化を実現することができないという問題があった。
本発明の目的は、上記問題を解決し、パーティションマシンにおける1パーティション構成において、アップデート時に自動で二重化状態を維持することができ、パーティションマシンにおける構成変化に適宜対応でき、二重化機能の信頼性を向上することができるコンピュータ装置及びそのBIOSアップデート方法を提供することにある。
上記目的を達成するため、本発明に係るコンピュータ装置は、CPU(Central Processing Unit)と、前記CPU上で動作するBIOS(Basic Input/Output System)アップデートツールを格納するメインメモリと、前記CPUに接続され、互いに二重化された駆動系モジュール及び待機系モジュールを有する1つの制御単位として扱う構成か、複数の制御単位として扱う構成かを切り替え可能な複数の機能モジュールとを有するコンピュータ装置であって、前記複数の機能モジュールは、前記CPUに接続されるサウスブリッジと、前記サウスブリッジに接続されるBMC(Baseboard Management Controller)と、前記サウスブリッジ及び前記BMCに接続されるBIOS ROMとを有し、予め設定された要因を契機として、前記1つの制御単位として扱う構成か否かを判断し、前記1つの制御単位として扱う構成の場合、前記駆動系モジュール側のBMCと前記待機系モジュール側のBMCとを通じて、前記駆動系モジュール側のBIOS ROMに格納されるBIOSイメージと、前記待機系モジュール側のBIOS ROMに格納されるBIOSイメージとの間でイメージ同期処理を行うことを特徴とする。
本発明に係るコンピュータ装置のBIOSアップデート方法は、CPU(Central Processing Unit)と、前記CPU上で動作するBIOS(Basic Input/Output System)アップデートツールを格納するメインメモリと、前記CPUに接続され、互いに二重化された駆動系モジュール及び待機系モジュールを有する1つの制御単位として扱う構成か、複数の制御単位として扱う構成かを切り替え可能な複数の機能モジュールとを有するコンピュータ装置のBIOSアップデート方法であって、前記複数の機能モジュールが、前記CPUに接続されるBMC(Baseboard Management Controller)と、前記サウスブリッジ及び前記BMCに接続されるBIOS ROMとを有し、予め設定された要因を契機として、前記1つの制御単位として扱う構成か否かを判断し、前記1つの制御単位として扱う構成の場合、前記駆動系モジュール側のBMCと前記待機系モジュール側のBMCとを通じて、前記駆動系モジュール側のBIOS ROMに格納されるBIOSイメージと、前記待機系モジュール側のBIOS ROMに格納されるBIOSイメージとの間でイメージ同期処理を行うことを特徴とする。
本発明によれば、以下に記載される効果を奏することができる。
第1の効果は、CPU上で動作するBIOSアップデートツールから駆動系BIOSのアップデートの完了を契機に待機系BIOSも自動でアップデートする機能を有するので、1パーティション構成において、アップデート時に自動で二重化状態を維持することができる点である。
第2の効果は、パーティション構成に応じてBIOSイメージの同期の可否を判定するため、パーティションマシンにおける構成変化に適宜対応できる点である。
第3の効果は、駆動系・待機系のBIOSイメージを診断し、異常のあるイメージを正常なイメージで修復する機能を有することで、二重化機能の信頼性を向上できる点である。
パーティションマシンを構成するコンピュータ装置の全体構成を示すブロック図である。 本発明の実施の形態に係るパーティションマシンを構成するコンピュータ装置におけるBIOSアップデート方法の動作を説明するフローチャートである。 図2のイメージ同期(ステップS3)の動作を説明するシーケンス図である。 図3のステップSQ9の同期元を決定する動作を説明するフローチャートである。 BIOSアップデートツールからのBIOSアップデート指示以外の要因で、イメージ同期を行う場合の動作を説明するフローチャートである。
次に、本発明に係るコンピュータ装置及びそのBIOSアップデート方法の実施の形態について、図面を参照して詳細に説明する。
本実施の形態は、図1に示すパーティションマシンを構成するコンピュータ装置におけるBIOSアップデート方法に適用したものである。
本実施の形態は、複数の機能モジュールが駆動系モジュール及び待機系モジュールとして二重化されている環境において、CPU上で動作するBIOSアップデートツールの機能を補完し、複数モジュールに対するBIOSアップデートを実現し、人手を介さずに冗長性を維持する機能を有する。
また、本実施の形態は、複数の機能モジュールを、1つの制御単位として扱うか、複数の制御単位として扱うか、構成を切り替えることができるパーティションマシンにおいて、構成の設定によってBIOS同期の実行の可否を判断する機能を有する。
さらに、本実施の形態は、BIOSアップデート処理中の異常が原因で処理が失敗した場合にも、極力運用可能な状態まで復元する機能を有する。
図1を参照すると、本実施の形態に係るパーティションマシンを構成するコンピュータ装置は、2組の機能モジュール10、20が、それぞれサウスブリッジ12、22と、BMC(Baseboard Management Controller)11、21とを有し、サウスブリッジ12、22とBMC11、21は、メモリバス16、26を通じ、両方からアクセスできるファームウェアメモリであるBIOS ROM(ファームウェアROM)13、23を有する。また、BMC11、21は、BMCによるBIOS同期処理の過程で一時的にアップデートイメージを格納するメモリ領域であるイメージ一時格納領域14、24を有する。さらには、BMC11とBMC21は、通信バス100を介して相互通信できる。
BMC11、21は、従来のコンピュータシステムに用いられているものが適用され、CPU11、21、サウスブリッジ12、22に依存せずに遠隔制御を行うための機能を持ち、サウスブリッジ12、22が休止状態であっても動作することができる。本実施の形態では、BMC11、21が、同期プログラム1、2を実行する。
本実施の形態に係るコンピュータ装置は、最大2パーティションまで分割可能で、図1の例では、1パーティション構成をとる場合は、10を駆動系モジュール、20を待機系モジュールとしている。また、それぞれのモジュールに搭載されているBMC、サウスブリッジ、BIOS ROMを駆動系BMC11、駆動系サウスブリッジ12、駆動系BIOS ROM13、待機系BMC21、待機系サウスブリッジ22、待機系BIOS ROM23とする。
CPU50、60は、配下のメインメモリ52にBIOSアップデートツール51を有する。図1において2つのCPUで表現されているが、パーティションで分けられる単位が2つあることを示しており、実際の個数ではない。
駆動系BMC11は、同期プログラム1を有し、待機系モジュール20とBIOSの同期を行う。同期実施時は、通信バス100を用いて、待機系BMC21で実行される同期プログラム2からBIOSイメージの破壊(破損)情報、及び世代情報を取得し、どちらのイメージと同期させるか判断をする機能を有する。
駆動系サウスブリッジ12は、BIOSイメージを読み込み実行する。また、アップデートツール51からのアップデート指示を受けて、駆動系BIOS ROM13にイメージを書き込む機能を有し、書き込み完了時に駆動系BMC11に完了を通知するためのシリアルバス15を有する。待機系サウスブリッジ22は、1パーティション構成時は、休止状態で動作しない。
駆動系BIOS ROM13は、BIOSイメージを格納するBIOSイメージ格納用領域と、BIOSの設定情報と、BIOSイメージの世代(レビジョン)情報を格納する世代情報格納領域と、格納しているBIOSイメージの破損検査用のチェックサム領域とを有する。駆動系BIOS ROM13は、メモリバス16に接続され、メモリバス16を介して駆動系BMC11と駆動系サウスブリッジ12からアクセスできる。ただし、通常は、駆動系サウスブリッジ12からメモリバス16を介して駆動系BIOS ROM13にアクセスし、BIOS同期処理を行うときのみ、駆動系BMC11からメモリバス16を介して駆動系BIOS ROM13にアクセスする。
CPU50上で動作するアップデートツール51は、駆動系サウスブリッジ12を経由して駆動系BIOS ROM13に直接アップデートを実施する。
次に、図1の動作について、図2のフローチャートを参照して説明する。
まず、BIOSアップデートツール51からのBIOSアップデート指示が駆動系サウスブリッジ12に与えられると、駆動系サウスブリッジ12は、アップデートを実施し、完了後、駆動系BMC11にシリアルバス15を用いてアップデート完了を通知する(ステップS1)。
次に、アップデート完了通知を受けた駆動系BMC11は、装置のパーティション構成を確認する(ステップS2)。その結果、1パーティション構成だった場合(ステップS2:YES)は、駆動系のBIOSアップデート完了後、図3で示すBIOSの同期処理を待機系モジュールと通信して行う(ステップS3)。一方、2パーティション構成の場合(ステップS2:NO)は、二重化機能を有さないため、同期処理を行わず、運用を継続する(ステップS4)。
図2のステップS3の動作を図3に示すシーケンス図を使用して説明する。
図3において、同期処理がはじまると、まず、駆動系BMC11は、待機系BMC21にBIOSイメージ読み出し指示を与える(ステップSQ1)。読み出し指示を与えられた待機系BMC21は、待機系BIOS ROM23にBIOSイメージ読み出しを行う(ステップSQ5、SQ6)。読み出しの過程で、イメージ一時格納領域24に格納しながら、チェックサム診断を行う(ステップSQ7)。駆動系BMC11でも同時に駆動系BIOS ROM13に対して同様の手続きを行う(ステップSQ2〜SQ4)。
待機系BMC21は、BIOSイメージを読み出し終えたら、BIOSイメージの世代(レビジョン)情報と、チェックサム診断結果を駆動系BMC11に送信する(ステップSQ8)。待機系BIOSイメージの世代情報とチェックサム診断結果を与えられた駆動系BMC11は、駆動系BIOSイメージの世代と待機系BIOSイメージの世代の照合及び、チェックサム診断によるBIOSイメージの故障確認を行い、駆動系と待機系で、どちらのBIOSイメージに同期させるかを決定し(ステップSQ9)、後続のフローを決定する(ステップSQ10)。
図3のステップSQ9の同期元を決定する動作を図4に示すフローチャート図を使用して説明する。
図4において、図3のステップSQ8で待機系のBIOSイメージの世代情報とチェックサム診断結果を与えられた駆動系BMC11は、それらの情報に、駆動系BIOSイメージの世代情報と、チェックサム診断結果を合わせて以降の動作を決定する(ステップS10、S11)。
以降の動作で取りうるものは、次の4種が挙げられる。
1つめは、チェックサム診断結果から、待機系BIOSイメージに異常がある、と診断された場合、あるいは、両系のBIOSイメージに問題はないが、駆動系と待機系で世代が異なる場合で、待機系BMC21に駆動系BIOSイメージを送信し、アップデートの指示を出す(ステップS12)。待機系BMC21は、同イメージを受け取り、アップデートを行う。完了後、駆動系BMC11に対して完了通知を出す(ステップS15)。
2つめは、駆動系のBIOSイメージに問題がある場合で、待機系BMC21に待機系BIOSイメージの送信を要求し(ステップS13)、駆動系のBIOSにアップデートを実施する(ステップS16)。
3つめは、両系のBIOSイメージに異常がある場合で、ストールする(ステップS14)。
4つめは、両系のBIOSに異常はなく、世代が同じ場合で、同期を行う必要はないと判断し、同期処理を終了する(ステップS17)。
図5のフローチャート図では、アップデートツールによる指示以外の要因で、イメージ同期を行う場合を説明する。
図5において、パーティションの構成が1パーティションに設定された場合(ステップS21)、二重化を実現するため、イメージ同期を実施する。
また、BIOSの設定値を変更した場合は(ステップS22)、設定値には構成情報やBIOSの挙動に関わる値が含まれるため、1パーティション時に二重化を実現するには、その設定内容を同期させる必要がある。そのためには、BIOSイメージの世代一致を保障しなければならないため、設定値を同期させる前にイメージの世代一致診断を行う。
また、BIOSを実行するため、駆動系BMC11がパーティションを立ち上げる場合(ステップS23)も、1パーティションであれば、立ち上げ前に二重化を保障するため、世代一致診断および、故障診断を行う。
そして、同期診断中、あるいはBIOSイメージ送信中に駆動系、待機系いずれかのBMCがストールした場合、あるいはBIOSイメージ書き換え中に書き込みを行っているBMCがストールした場合、ストールを解消するためにBMCに再起動がかかった後(ステップS24)、同期処理の失敗及び、BIOS ROM内のBIOSイメージ破壊を考慮し、BMCの再起動時は同期診断を行う。
上記要因(ステップS21〜S24)が発生すると、まず、設定されているパーティション構成の確認を行う(ステップS25)。その結果、1パーティションであれば(ステップS25:YES)、BIOS ROMの同期を行い(ステップS26)、図3のシーケンス図に示されるフローが実行される。2パーティションであれば(ステップS25:NO)、二重化機能を有さないため、同期処理を行わず、運用を継続する(ステップS27)。
以上説明したように、本実施の形態では、同期プログラム1は、駆動系サウスブリッジ12から、BIOSアップデートの完了通知を受け、メモリバス16を使ってファームウェアメモリである駆動系BIOS ROM13からBIOSイメージを読み出し、通信バス100を通じて、待機系BMC21へ送信する。
また、駆動系BMC11と待機系BMC21で通信バス100を通じて、BIOSイメージの世代確認を行い、待機系モジュール20が駆動系モジュール10と同一イメージを有するかを確認する。異なる場合は、駆動系BIOSイメージを待機系BMC21に送信し、同期をとる。
さらには、同期前に駆動系BIOS ROM13、待機系BIOS ROM23両方のイメージの破壊診断をチェックサム算出により行い、正常なイメージと同期をとり、破壊イメージの復旧を実現する。
このようにして、本実施の形態では、駆動系モジュール10のBIOSのアップデートイメージを待機系モジュール20が有する待機系BMC21に送信し、待機系BMC21からアップデートを実施する機能を有するため、BIOSアップデートツールが直接アップデートを実施できないところへのBIOSアップデートを可能とする。
また、BIOSイメージの世代同期を実現しているため、BIOSアップデートがない場合でもパーティションの構成が変更され、同期が必要となった場合でも二重化を可能とする。さらには、破壊イメージを復旧する機能を有するため、BIOSイメージの信頼性の向上を可能とする。
以上説明したように、本実施の形態においては、以下に記載するような効果を奏する。
第1の効果は、CPU上で動作するBIOSアップデートツールから駆動系BIOSのアップデートの完了を契機に待機系BIOSも自動でアップデートする機能を有するので、1パーティション構成において、アップデート時に自動で二重化状態を維持することができる点である。
第2の効果は、パーティション構成に応じてBIOSイメージの同期の可否を判定するため、パーティションマシンにおける構成変化に適宜対応できる点である。
第3の効果は、駆動系・待機系のBIOSイメージを診断し、異常のあるイメージを正常なイメージで修復する機能を有することで、二重化機能の信頼性を向上できる点である。
なお、本発明の他の実施例として、その基本構成は上記の通りであるが、同一パーティション内により多くの機能モジュールを搭載した場合も同様の効果が得られる。同一パーティション内に存在する機能モジュールのBMCを全て通信バス100で接続することで、本実施の形態の同期方法を適用できる。
また、図3、図4にて、BIOSイメージの異常検出機能としてチェックサムを利用しているが、CRC(Cyclic Redundancy Check:巡回冗長検査)やハミング符号など、同様の効果が得られる誤り検出、誤り訂正機能を用いても同様の効果が得られることは自明である。
以上、実施の形態を参照して本願発明を説明したが、本願発明は上記実施の形態に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
以上説明したように、本発明は、パーティションマシンを構成するコンピュータ装置及びそのBIOSアップデート方法の用途に利用可能である。
1、2 同期プログラム
10 駆動系モジュール
11 駆動系BMC
12 駆動系サウスブリッジ
13 駆動系BIOS ROM
14 駆動系イメージ一時格納領域
15 駆動系シリアルバス
16 駆動系メモリバス
20 待機系モジュール
21 待機系BMC
22 待機系サウスブリッジ
23 待機系BIOS ROM
24 待機系イメージ一時格納領域
25 待機系シリアルバス
26 待機系メモリバス
50、60 CPU
51 アップデートツール
52、62 メインメモリ
100 通信バス

Claims (10)

  1. CPU(Central Processing Unit)と、
    前記CPU上で動作するBIOS(Basic Input/Output System)アップデートツールを格納するメインメモリと、
    前記CPUに接続され、互いに二重化された駆動系モジュール及び待機系モジュールを有する1つの制御単位として扱う構成か、複数の制御単位として扱う構成かを切り替え可能な複数の機能モジュールとを有し、
    前記複数の機能モジュールは、
    前記CPUに接続されるサウスブリッジと、
    前記サウスブリッジに接続されるBMC(Baseboard Management Controller)と、
    前記サウスブリッジ及び前記BMCに接続されるBIOS ROMとを有し、
    予め設定された要因を契機として、前記1つの制御単位として扱う構成か否かを判断し、前記1つの制御単位として扱う構成の場合、前記駆動系モジュール側のBMCと前記待機系モジュール側のBMCとを通じて、前記駆動系モジュール側のBIOS ROMに格納されるBIOSイメージと、前記待機系モジュール側のBIOS ROMに格納されるBIOSイメージとの間でイメージ同期処理を行うことを特徴とするコンピュータ装置。
  2. 前記イメージ同期処理は、前記駆動系モジュール側のBIOSイメージと、前記待機系モジュール側のBIOSイメージとの世代が一致しているか否かの世代照合を行い、一致していない場合、前記駆動系モジュール側のBIOSイメージを同期元にして前記待機系モジュール側のBIOSイメージを同期させることを特徴とする請求項1記載のコンピュータ装置。
  3. 前記イメージ同期処理は、前記世代照合前に、前記駆動系モジュール側のBIOSイメージと、前記待機系モジュール側のBIOSイメージとが破損しているか否かの破壊診断を行い、いずれかが破損している場合、前記駆動系モジュール側と前記待機系モジュール側の間で破損していないBIOSイメージを同期元にして破損しているBIOSイメージを同期させることを特徴とする請求項2記載のコンピュータ装置。
  4. 前記要因は、前記駆動系モジュール側のBMCへの前記BIOSアップデートの完了通知時を含むことを特徴とする請求項1から3のいずれか1項に記載のコンピュータ装置。
  5. 前記要因は、前記1つの制御単位として扱う構成への切り替え時、前記BIOSの設定値の変更時、前記BMCによる前記1つの制御単位として扱う構成への立ち上げ時、及び前記BMCの再起動時の少なくとも1つを更に含むことを特徴とする請求項4に記載のコンピュータ装置。
  6. CPU(Central Processing Unit)と、
    前記CPU上で動作するBIOS(Basic Input/Output System)アップデートツールを格納するメインメモリと、
    前記CPUに接続され、互いに二重化された駆動系モジュール及び待機系モジュールを有する1つの制御単位として扱う構成か、複数の制御単位として扱う構成かを切り替え可能な複数の機能モジュールとを有するコンピュータ装置のBIOSアップデート方法であって、
    前記複数の機能モジュールが、
    前記CPUに接続されるサウスブリッジと、前記サウスブリッジに接続されるBMC(Baseboard Management Controller)と、前記サウスブリッジ及び前記BMCに接続されるBIOS ROMとを有し、
    予め設定された要因を契機として、前記1つの制御単位として扱う構成か否かを判断し、前記1つの制御単位として扱う構成の場合、前記駆動系モジュール側のBMCと前記待機系モジュール側のBMCとを通じて、前記駆動系モジュール側のBIOS ROMに格納されるBIOSイメージと、前記待機系モジュール側のBIOS ROMに格納されるBIOSイメージとの間でイメージ同期処理を行うことを特徴とするコンピュータ装置のBIOSアップデート方法。
  7. 前記イメージ同期処理は、前記駆動系モジュール側のBIOSイメージと、前記待機系モジュール側のBIOSイメージとの世代が一致しているか否かの世代照合を行い、一致していない場合、前記駆動系モジュール側のBIOSイメージを同期元にして前記待機系モジュール側のBIOSイメージを同期させることを特徴とする請求項6記載のコンピュータ装置のBIOSアップデート方法。
  8. 前記イメージ同期処理は、前記世代照合前に、前記駆動系モジュール側のBIOSイメージと、前記待機系モジュール側のBIOSイメージとが破損しているか否かの破壊診断を行い、いずれかが破損している場合、前記駆動系モジュール側と前記待機系モジュール側の間で破損していないBIOSイメージを同期元にして破損しているBIOSイメージを同期させることを特徴とする請求項7記載のコンピュータ装置のBIOSアップデート方法。
  9. 前記要因は、前記駆動系モジュール側のBMCへの前記BIOSアップデートの完了通知時を含むことを特徴とする請求項6から8のいずれか1項に記載のコンピュータ装置のBIOSアップデート方法。
  10. 前記要因は、前記1つの制御単位として扱う構成への切り替え時、前記BIOSの設定値の変更時、前記BMCによる前記1つの制御単位として扱う構成への立ち上げ時、及び前記BMCの再起動時の少なくとも1つを更に含むことを特徴とする請求項9に記載のコンピュータ装置のBIOSアップデート方法。
JP2010018412A 2010-01-29 2010-01-29 コンピュータ装置及びそのbiosアップデート方法 Expired - Fee Related JP5013324B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010018412A JP5013324B2 (ja) 2010-01-29 2010-01-29 コンピュータ装置及びそのbiosアップデート方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010018412A JP5013324B2 (ja) 2010-01-29 2010-01-29 コンピュータ装置及びそのbiosアップデート方法

Publications (2)

Publication Number Publication Date
JP2011158995A true JP2011158995A (ja) 2011-08-18
JP5013324B2 JP5013324B2 (ja) 2012-08-29

Family

ID=44590916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010018412A Expired - Fee Related JP5013324B2 (ja) 2010-01-29 2010-01-29 コンピュータ装置及びそのbiosアップデート方法

Country Status (1)

Country Link
JP (1) JP5013324B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013161210A (ja) * 2012-02-03 2013-08-19 Nec Computertechno Ltd 情報処理装置、情報取得方法、及びプログラム
JP2014106787A (ja) * 2012-11-28 2014-06-09 Nec Corp 情報処理装置、bmcおよびbiosアップデート方法
JP2015069282A (ja) * 2013-09-27 2015-04-13 日本電気株式会社 情報処理装置および情報処理装置の内部情報更新方法
JP2015184859A (ja) * 2014-03-24 2015-10-22 日本電気株式会社 情報処理装置、初期化方法、及び、プログラム
CN107122268A (zh) * 2017-05-19 2017-09-01 郑州云海信息技术有限公司 一种基于numa多物理层分区处理系统
CN110321147A (zh) * 2019-07-03 2019-10-11 浙江大华技术股份有限公司 基本输入输出系统更新装置
US10691565B2 (en) 2016-08-03 2020-06-23 Fujitsu Limited Storage control device and storage control method
CN111506454A (zh) * 2019-01-31 2020-08-07 广达电脑股份有限公司 基本输入/输出系统的恢复及更新的方法及系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04129364A (ja) * 1990-09-20 1992-04-30 Fujitsu Ltd 電子交換機システムにおける処理分散方式
JP2004199277A (ja) * 2002-12-17 2004-07-15 Fujitsu Ltd Biosの冗長管理方法、データ処理装置及びストレージシステム
WO2004081791A1 (ja) * 2003-03-13 2004-09-23 Fujitsu Limited 仮想計算機システム、仮想計算機システムにおけるファームウェアアップデート方法
JP2006260058A (ja) * 2005-03-16 2006-09-28 Fujitsu Ltd 計算機サーバ・システムにおけるファームウェアアップデート方法
JP2007172079A (ja) * 2005-12-19 2007-07-05 Toshiba Corp 二重化制御システム、及びその制御装置の制御プログラムの更新方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04129364A (ja) * 1990-09-20 1992-04-30 Fujitsu Ltd 電子交換機システムにおける処理分散方式
JP2004199277A (ja) * 2002-12-17 2004-07-15 Fujitsu Ltd Biosの冗長管理方法、データ処理装置及びストレージシステム
WO2004081791A1 (ja) * 2003-03-13 2004-09-23 Fujitsu Limited 仮想計算機システム、仮想計算機システムにおけるファームウェアアップデート方法
JP2006260058A (ja) * 2005-03-16 2006-09-28 Fujitsu Ltd 計算機サーバ・システムにおけるファームウェアアップデート方法
JP2007172079A (ja) * 2005-12-19 2007-07-05 Toshiba Corp 二重化制御システム、及びその制御装置の制御プログラムの更新方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013161210A (ja) * 2012-02-03 2013-08-19 Nec Computertechno Ltd 情報処理装置、情報取得方法、及びプログラム
JP2014106787A (ja) * 2012-11-28 2014-06-09 Nec Corp 情報処理装置、bmcおよびbiosアップデート方法
JP2015069282A (ja) * 2013-09-27 2015-04-13 日本電気株式会社 情報処理装置および情報処理装置の内部情報更新方法
JP2015184859A (ja) * 2014-03-24 2015-10-22 日本電気株式会社 情報処理装置、初期化方法、及び、プログラム
US10691565B2 (en) 2016-08-03 2020-06-23 Fujitsu Limited Storage control device and storage control method
CN107122268A (zh) * 2017-05-19 2017-09-01 郑州云海信息技术有限公司 一种基于numa多物理层分区处理系统
CN107122268B (zh) * 2017-05-19 2020-03-10 郑州云海信息技术有限公司 一种基于numa多物理层分区处理系统
CN111506454A (zh) * 2019-01-31 2020-08-07 广达电脑股份有限公司 基本输入/输出系统的恢复及更新的方法及系统
JP2020126576A (ja) * 2019-01-31 2020-08-20 廣達電腦股▲ふん▼有限公司Quanta Computer Inc. Biosの復旧と更新の方法およびシステム
CN110321147A (zh) * 2019-07-03 2019-10-11 浙江大华技术股份有限公司 基本输入输出系统更新装置
CN110321147B (zh) * 2019-07-03 2023-07-14 浙江大华技术股份有限公司 基本输入输出系统更新装置

Also Published As

Publication number Publication date
JP5013324B2 (ja) 2012-08-29

Similar Documents

Publication Publication Date Title
JP5013324B2 (ja) コンピュータ装置及びそのbiosアップデート方法
US9465706B2 (en) Selectively coupling a PCI host bridge to multiple PCI communication paths
US8032786B2 (en) Information-processing equipment and system therefor with switching control for switchover operation
JP2006195821A (ja) 情報処理システムの制御方法、情報処理システム、ダイレクトメモリアクセス制御装置、プログラム
JP5392594B2 (ja) 仮想計算機冗長化システム、コンピュータシステム、仮想計算機冗長化方法、及びプログラム
CN110874261B (zh) 可用性系统、方法和存储有程序的存储介质
JP2008097276A (ja) 障害回復方法、計算機システム及び管理サーバ
US9195553B2 (en) Redundant system control method
JP2006072591A (ja) 仮想計算機制御方法
CA2530913A1 (en) Fault tolerant computer system and interrupt control method for the same
AU2005244590A1 (en) A fault tolerant computer system and a synchronization method for the same
JP3882783B2 (ja) プログラマブルコントローラ及びcpuユニット並びに通信ユニット及び通信ユニットの制御方法
JP2006277205A (ja) 記憶装置システムおよびその制御方法、制御プログラム
US20130061086A1 (en) Fault-tolerant system, server, and fault-tolerating method
JP5773166B2 (ja) 計算機の制御方法、計算機及び計算機システム
JP2008217265A (ja) プールi/oデバイス動作確認方法、及び計算機システム
WO2010100757A1 (ja) 演算処理システム、再同期方法、およびファームプログラム
US9852033B2 (en) Method of recovering application data from a memory of a failed node
JPH11224207A (ja) マルチクラスタシステムを構成する計算機
JP2004046507A (ja) 情報処理装置
RU2569576C1 (ru) Управляющий модуль
JP2009176232A (ja) 起動装置、起動方法、及び、起動プログラム
US11221926B2 (en) Information processing system and information processing apparatus
JPH08185330A (ja) 冗長コンピュータシステム切り替え方法
JP3022768B2 (ja) 仮想計算機システム

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120329

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120514

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5013324

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120527

LAPS Cancellation because of no payment of annual fees