CN104750581A - 一种冗余互连的内存共享的服务器系统 - Google Patents
一种冗余互连的内存共享的服务器系统 Download PDFInfo
- Publication number
- CN104750581A CN104750581A CN201510150410.9A CN201510150410A CN104750581A CN 104750581 A CN104750581 A CN 104750581A CN 201510150410 A CN201510150410 A CN 201510150410A CN 104750581 A CN104750581 A CN 104750581A
- Authority
- CN
- China
- Prior art keywords
- interconnection
- subsystem
- speed interconnect
- chip
- speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Hardware Redundancy (AREA)
Abstract
本发明公开了一种冗余互连的内存共享的服务器系统，属于服务器系统，其结构包括计算子系统、I/O子系统、互连子系统，计算子系统负责服务器中的数据计算及处理，主要包括处理器和内存；I/O子系统负责服务器中的数据存储和数据传输功能；互连子系统负责服务器中计算子系统与I/O子系统之间的通信；互连子系统通过高速互连总线连接计算子系统和I/O子系统；互连子系统采用冗余设计，即互连子系统是由多个互连模块构成；互连模块的核心是高速互连芯片；1个互连模块内设置有1颗或多颗高速互连芯片。本发明互连子系统由多套冗余平行的互连模块组成，当其中1套或多套互连模块发生故障时，只要还有1套互连模块正常工作，整个服务器系统仍可正常运行。
Description
技术领域
本发明涉及一种服务器系统，具体地说是一种冗余互连的内存共享的服务器系统。
背景技术
高端服务器一般是指由8颗或8颗以上处理器构成的内存共享服务器系统，其具有较强的计算能力和IO扩展能力，广泛应用于对性能和可靠性要求较高的关键行业。传统内存共享的高端服务器组成一般包括计算子系统、I/O子系统、互连子系统部分。
计算子系统通过I/O互连总线连接I/O子系统，互连子系统通过高速互连总线将计算子系统紧密连接，构成全局Cache一致性的紧耦合内存共享系统。当互连子系统出现故障时，计算子系统之间的通信将中断，整个系统无法正常工作，互连子系统没有冗余设计；另外，因为I/O子系统附属于其对应的计算子系统，所以I/O子系统的资源也无法被访问。
发明内容
本发明的技术任务是提供一种冗余互连的内存共享的服务器系统。互连子系统由多套冗余平行的互连模块组成，当其中1套或多套互连模块发生故障时，只要还有1套互连模块正常工作，整个服务器系统仍可正常运行。
本发明的技术任务是按以下方式实现的，
一种冗余互连的内存共享的服务器系统，包括计算子系统、I/O子系统、互连子系统，计算子系统负责服务器中的数据计算及处理，主要包括处理器和内存；I/O子系统负责服务器中的数据存储和数据传输功能；互连子系统负责服务器中计算子系统与I/O子系统之间的通信；互连子系统通过高速互连总线连接计算子系统和I/O子系统；
服务器内部的所有内存对所有处理器都是共享的，所有处理器之间的通信通过互连子系统完成，互连子系统提供冗余的互连能力；
互连子系统采用冗余设计，即互连子系统是由多个互连模块构成；互连模块的核心是高速互连芯片，高速互连芯片集成多个高速互连接口高阶交叉开关以实现数据路由转发；1个互连模块内设置有1颗或多颗高速互连芯片，1颗或多颗高速互连芯片分别构成服务器系统的单级网路跳步连接或多级网路跳步连接。
互连模块的核心是高速互连芯片，高速互连芯片集成多个高速互连接口高阶交叉开关以实现数据路由转发；互连模块还包括均与高速互连芯片连接的供电电路、复位电路、配置ROM、核心时钟、I/O时钟、调试单元、监控单元。
供电电路：由供电接口提供输入电源，输入电源按照背板设计其电压为12V，供电电路将12V电压通过DC-DC转换成高速互连芯片的工作电压的如。
复位电路在完成高速互连芯片上电后，通过时序逻辑电路完成高速互连芯片的复位操作，复位后高速互连芯片即进入正常工作状态。
配置ROM：提供高速互连芯片的配置参数信息，配置参数存储在ROM中，当高速互连芯片复位完成后从ROM中加载配置信息，配置信息包括高速互连芯片工作频率参数、Seders均衡参数、去加重参数。
核心时钟：提供给高速互连芯片运行的参考时钟，高速互连芯片基于该参考时钟在内部进行倍频和分频处理后获得想要的真正时钟；I/O时钟：用于配置高速互连芯片的运行速率。
调试单元：有串口和专用调试接口，调试单元用于收集高速互连芯片启动和运行状态日志；调试单元用于对高速互联芯片总线的误码率、眼图进行测试和调优。
监控单元：实现高速互连芯片的健康状态信息收集和查看，监控单元的监控接口使用SMBUS接口或者JTAG接口，监控单元的BMC控制器通过监控接口获取高速互连芯片的寄存器信息，包括高速互连端口连接状态，如重传、丢包等。
单级网路跳步为互连模块内部只有1颗高速互连芯片，这颗高速互连芯片连接计算子系统中的节点控制器。
多级网路跳步指每个互连模块内部设置有多个高速互连芯片，各个高速互连芯片在主板内部连接后再提供对外的互连接口，对外的互连接口连接计算子系统中的节点控制器。
本发明的一种冗余互连的内存共享的服务器系统具有以下优点：
1、服务器中的所有内存对所有处理器都是共享的，所有处理器之间的通信通过互连子系统完成，而且互连子系统提供冗余的互连能力；
2、互连子系统是由多套冗余的互连模块构成，当其中1套或多套互连模块发生故障时，只要还有1套互连模块正常工作，整个服务器系统仍可正常运行；
3、互连模块是互连子系统的基本组成单元，互连子系统通过高速互连总线将计算子系统紧密连接，构成全局Cache一致性的紧耦合内存共享系统。
附图说明
下面结合附图对本发明进一步说明。
附图1为一种冗余互连的内存共享的服务器系统的整体结构框图；
附图2为一种冗余互连的内存共享的服务器系统的互连模块的结构框图；
附图3为一种冗余互连的内存共享的服务器系统的多级网络跳步的高速互连芯片级连拓扑图；
附图4为一种冗余互连的内存共享的服务器系统的互连模块与计算子系统的互连图。
具体实施方式
参照说明书附图和具体实施例对本发明的一种冗余互连的内存共享的服务器系统作以下详细地说明。
实施例1：
如图1所示，本发明的一种冗余互连的内存共享的服务器系统,一种冗余互连的内存共享的服务器系统，包括计算子系统、I/O子系统、互连子系统，计算子系统负责服务器中的数据计算及处理，主要包括处理器和内存；I/O子系统负责服务器中的数据存储和数据传输功能；互连子系统负责服务器中计算子系统与I/O子系统之间的通信；互连子系统通过高速互连总线连接计算子系统和I/O子系统；
服务器内部的所有内存对所有处理器都是共享的，所有处理器之间的通信通过互连子系统完成，互连子系统提供冗余的互连能力；
互连子系统采用冗余设计，即互连子系统是由多个互连模块构成；互连模块的核心是高速互连芯片，高速互连芯片集成多个高速互连接口高阶交叉开关以实现数据路由转发；1个互连模块内设置有1颗高速互连芯片，1颗高速互连芯片构成服务器系统的单级网路跳步连接。
实施例2：
如图1所示，本发明的一种冗余互连的内存共享的服务器系统,一种冗余互连的内存共享的服务器系统，包括计算子系统、I/O子系统、互连子系统，计算子系统负责服务器中的数据计算及处理，主要包括处理器和内存；I/O子系统负责服务器中的数据存储和数据传输功能；互连子系统负责服务器中计算子系统与I/O子系统之间的通信；互连子系统通过高速互连总线连接计算子系统和I/O子系统；
服务器内部的所有内存对所有处理器都是共享的，所有处理器之间的通信通过互连子系统完成，互连子系统提供冗余的互连能力；
互连子系统采用冗余设计，即互连子系统是由多个互连模块构成；互连模块的核心是高速互连芯片，高速互连芯片集成多个高速互连接口高阶交叉开关以实现数据路由转发；1个互连模块内设置有多颗高速互连芯片，多颗高速互连芯片构成服务器系统的多级网路跳步连接。
实施例3：
如图1所示，本发明的一种冗余互连的内存共享的服务器系统,一种冗余互连的内存共享的服务器系统，包括计算子系统、I/O子系统、互连子系统，计算子系统负责服务器中的数据计算及处理，主要包括处理器和内存；I/O子系统负责服务器中的数据存储和数据传输功能；互连子系统负责服务器中计算子系统与I/O子系统之间的通信；互连子系统通过高速互连总线连接计算子系统和I/O子系统；
服务器内部的所有内存对所有处理器都是共享的，所有处理器之间的通信通过互连子系统完成，互连子系统提供冗余的互连能力；
互连子系统采用冗余设计，即互连子系统是由多个互连模块构成；互连模块的核心是高速互连芯片，高速互连芯片集成多个高速互连接口高阶交叉开关以实现数据路由转发；1个互连模块内设置有1颗高速互连芯片，1颗高速互连芯片构成服务器系统的单级网路跳步连接。
如图2所示，互连模块的核心是高速互连芯片，高速互连芯片集成多个高速互连接口高阶交叉开关以实现数据路由转发；互连模块还包括均与高速互连芯片连接的供电电路、复位电路、配置ROM、核心时钟、I/O时钟、调试单元、监控单元。
供电电路：由供电接口提供输入电源，输入电源按照背板设计其电压为12V，供电电路将12V电压通过DC-DC转换成高速互连芯片的工作电压的如。
复位电路在完成高速互连芯片上电后，通过时序逻辑电路完成高速互连芯片的复位操作，复位后高速互连芯片即进入正常工作状态。
配置ROM：提供高速互连芯片的配置参数信息，配置参数存储在ROM中，当高速互连芯片复位完成后从ROM中加载配置信息，配置信息包括高速互连芯片工作频率参数、Seders均衡参数、去加重参数。
核心时钟：提供给高速互连芯片运行的参考时钟，高速互连芯片基于该参考时钟在内部进行倍频和分频处理后获得想要的真正时钟；I/O时钟：用于配置高速互连芯片的运行速率。
调试单元：有串口和专用调试接口，调试单元用于收集高速互连芯片启动和运行状态日志；调试单元用于对高速互联芯片总线的误码率、眼图进行测试和调优。
监控单元：实现高速互连芯片的健康状态信息收集和查看，监控单元的监控接口使用SMBUS接口或者JTAG接口，监控单元的BMC控制器通过监控接口获取高速互连芯片的寄存器信息，包括高速互连端口连接状态，如重传、丢包等。
单级网路跳步为互连模块内部只有1颗高速互连芯片，这颗高速互连芯片连接计算子系统中的节点控制器。单级跳步的优点很明显：系统互连间的跳步较少，相应的互连延迟也小，缺点是互连扩展能力差，因为单个芯片的高速总线数量是有限的。
如图4所示，C是计算子系统的处理器，NC是计算子系统的节点控制器，互连子系统由4个互连模块构成4套平行网络，每个互连模块包含1颗高速互连芯片。在这个多平行互连网络结构，当其中3个高速互连芯片同时发生故障时，只要有1个高速互连芯片在正常工作，整个服务器系统仍可进行运行。
实施例4：
如图1所示，本发明的一种冗余互连的内存共享的服务器系统,一种冗余互连的内存共享的服务器系统，包括计算子系统、I/O子系统、互连子系统，计算子系统负责服务器中的数据计算及处理，主要包括处理器和内存；I/O子系统负责服务器中的数据存储和数据传输功能；互连子系统负责服务器中计算子系统与I/O子系统之间的通信；互连子系统通过高速互连总线连接计算子系统和I/O子系统；
服务器内部的所有内存对所有处理器都是共享的，所有处理器之间的通信通过互连子系统完成，互连子系统提供冗余的互连能力；
互连子系统采用冗余设计，即互连子系统是由多个互连模块构成；互连模块的核心是高速互连芯片，高速互连芯片集成多个高速互连接口高阶交叉开关以实现数据路由转发；1个互连模块内设置有多颗高速互连芯片，多颗高速互连芯片构成服务器系统的多级网路跳步连接。
如图2所示，互连模块的核心是高速互连芯片，高速互连芯片集成多个高速互连接口高阶交叉开关以实现数据路由转发；互连模块还包括均与高速互连芯片连接的供电电路、复位电路、配置ROM、核心时钟、I/O时钟、调试单元、监控单元。
供电电路：由供电接口提供输入电源，输入电源按照背板设计其电压为12V，供电电路将12V电压通过DC-DC转换成高速互连芯片的工作电压的如。
复位电路在完成高速互连芯片上电后，通过时序逻辑电路完成高速互连芯片的复位操作，复位后高速互连芯片即进入正常工作状态。
配置ROM：提供高速互连芯片的配置参数信息，配置参数存储在ROM中，当高速互连芯片复位完成后从ROM中加载配置信息，配置信息包括高速互连芯片工作频率参数、Seders均衡参数、去加重参数。
核心时钟：提供给高速互连芯片运行的参考时钟，高速互连芯片基于该参考时钟在内部进行倍频和分频处理后获得想要的真正时钟；I/O时钟：用于配置高速互连芯片的运行速率。
调试单元：有串口和专用调试接口，调试单元用于收集高速互连芯片启动和运行状态日志；调试单元用于对高速互联芯片总线的误码率、眼图进行测试和调优。
监控单元：实现高速互连芯片的健康状态信息收集和查看，监控单元的监控接口使用SMBUS接口或者JTAG接口，监控单元的BMC控制器通过监控接口获取高速互连芯片的寄存器信息，包括高速互连端口连接状态，如重传、丢包等。
多级网路跳步指每个互连模块内部设置有多个高速互连芯片，各个高速互连芯片在主板内部连接后再提供对外的互连接口，对外的互连接口连接计算子系统中的节点控制器。其优点是多个高速互连芯片级联能够提供足够多的互连扩展能力，缺点是连接跳步带来的传输延迟也相应增大。如图3所示，是由6颗R0～R5的高速互连芯片构成的多级跳步。
互连模块具体采用单级网络跳步还是多级网络跳步，需要根据整个服务器系统的资源数量和互连规模决定。
通过上面具体实施方式，所述技术领域的技术人员可容易的实现本发明。但是应当理解，本发明并不限于上述的具体实施方式。在公开的实施方式的基础上，所述技术领域的技术人员可任意组合不同的技术特征，从而实现不同的技术方案。
Claims (10)
1.一种冗余互连的内存共享的服务器系统，其特征在于包括计算子系统、I/O子系统、互连子系统，计算子系统负责服务器中的数据计算及处理，主要包括处理器和内存；I/O子系统负责服务器中的数据存储和数据传输功能；互连子系统负责服务器中计算子系统与I/O子系统之间的通信；互连子系统通过高速互连总线连接计算子系统和I/O子系统；
服务器内部的所有内存对所有处理器都是共享的，所有处理器之间的通信通过互连子系统完成，互连子系统提供冗余的互连能力；
互连子系统采用冗余设计，即互连子系统是由多个互连模块构成；互连模块的核心是高速互连芯片，高速互连芯片集成多个高速互连接口高阶交叉开关以实现数据路由转发；1个互连模块内设置有1颗或多颗高速互连芯片，1颗或多颗高速互连芯片分别构成服务器系统的单级网路跳步连接或多级网路跳步连接。
2.根据权利要求1所述的一种冗余互连的内存共享的服务器系统，其特征在于互连模块的核心是高速互连芯片，高速互连芯片集成多个高速互连接口高阶交叉开关以实现数据路由转发；互连模块还包括均与高速互连芯片连接的供电电路、复位电路、配置ROM、核心时钟、I/O时钟、调试单元、监控单元。
3.根据权利要求2所述的一种冗余互连的内存共享的服务器系统，其特征在于供电电路：由供电接口提供输入电源，输入电源按照背板设计其电压为12V，供电电路将12V电压通过DC-DC转换成高速互连芯片的工作电压的如。
4.根据权利要求2所述的一种冗余互连的内存共享的服务器系统，其特征在于复位电路在完成高速互连芯片上电后，通过时序逻辑电路完成高速互连芯片的复位操作，复位后高速互连芯片即进入正常工作状态。
5.根据权利要求2所述的一种冗余互连的内存共享的服务器系统，其特征在于配置ROM：提供高速互连芯片的配置参数信息，配置参数存储在ROM中，当高速互连芯片复位完成后从ROM中加载配置信息，配置信息包括高速互连芯片工作频率参数、Seders均衡参数、去加重参数。
6.根据权利要求2所述的一种冗余互连的内存共享的服务器系统，其特征在于核心时钟：提供给高速互连芯片运行的参考时钟，高速互连芯片基于该参考时钟在内部进行倍频和分频处理后获得想要的真正时钟；I/O时钟：用于配置高速互连芯片的运行速率。
7.根据权利要求2所述的一种冗余互连的内存共享的服务器系统，其特征在于调试单元：有串口和专用调试接口，调试单元用于收集高速互连芯片启动和运行状态日志；调试单元用于对高速互联芯片总线的误码率、眼图进行测试和调优。
8.根据权利要求2所述的一种冗余互连的内存共享的服务器系统，其特征在于监控单元：实现高速互连芯片的健康状态信息收集和查看，监控单元的监控接口使用SMBUS接口或者JTAG接口，监控单元的BMC控制器通过监控接口获取高速互连芯片的寄存器信息。
9.根据权利要求2所述的一种冗余互连的内存共享的服务器系统，其特征在于的单级网路跳步为互连模块内部只有1颗高速互连芯片，这颗高速互连芯片连接计算子系统中的节点控制器。
10.根据权利要求2所述的一种冗余互连的内存共享的服务器系统，其特征在于多级网路跳步指每个互连模块内部设置有多个高速互连芯片，各个高速互连芯片在主板内部连接后再提供对外的互连接口，对外的互连接口连接计算子系统中的节点控制器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510150410.9A CN104750581A (zh) | 2015-04-01 | 2015-04-01 | 一种冗余互连的内存共享的服务器系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510150410.9A CN104750581A (zh) | 2015-04-01 | 2015-04-01 | 一种冗余互连的内存共享的服务器系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104750581A true CN104750581A (zh) | 2015-07-01 |
Family
ID=53590317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510150410.9A Pending CN104750581A (zh) | 2015-04-01 | 2015-04-01 | 一种冗余互连的内存共享的服务器系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104750581A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107239376A (zh) * | 2017-06-23 | 2017-10-10 | 郑州云海信息技术有限公司 | 一种服务器互联芯片的自动化调试方法及装置 |
| CN111948974A (zh) * | 2019-05-16 | 2020-11-17 | 深圳市哲扬科技有限公司 | 一种plc控制系统 |
| CN112133686A (zh) * | 2020-08-18 | 2020-12-25 | 山东汉旗科技有限公司 | 多芯片倒装贴片三维集成封装结构及其制造方法 |
| CN112182998A (zh) * | 2020-07-29 | 2021-01-05 | 北京智芯微电子科技有限公司 | 面向对象的芯片级端口互连电路及其端口互连方法 |
| CN113312304A (zh) * | 2021-06-04 | 2021-08-27 | 海光信息技术股份有限公司 | 一种互联装置、主板及服务器 |
| CN118114615A (zh) * | 2024-04-30 | 2024-05-31 | 西北工业大学 | 一种控制与计算分离的系统芯片结构 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040153756A1 (en) * | 2002-08-30 | 2004-08-05 | Nec Corporation | Fault tolerant computer and transaction synchronization control method |
| CN1901530A (zh) * | 2005-07-24 | 2007-01-24 | 华为技术有限公司 | 一种服务器系统 |
| CN102129418A (zh) * | 2011-03-07 | 2011-07-20 | 浪潮(北京)电子信息产业有限公司 | 一种高端容错计算机系统及实现方法 |
| CN103368974A (zh) * | 2013-07-30 | 2013-10-23 | 国家电网公司 | 一种基于fpga支持iec61850协议的设备 |
-
2015
- 2015-04-01 CN CN201510150410.9A patent/CN104750581A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040153756A1 (en) * | 2002-08-30 | 2004-08-05 | Nec Corporation | Fault tolerant computer and transaction synchronization control method |
| CN1901530A (zh) * | 2005-07-24 | 2007-01-24 | 华为技术有限公司 | 一种服务器系统 |
| CN102129418A (zh) * | 2011-03-07 | 2011-07-20 | 浪潮(北京)电子信息产业有限公司 | 一种高端容错计算机系统及实现方法 |
| CN103368974A (zh) * | 2013-07-30 | 2013-10-23 | 国家电网公司 | 一种基于fpga支持iec61850协议的设备 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107239376A (zh) * | 2017-06-23 | 2017-10-10 | 郑州云海信息技术有限公司 | 一种服务器互联芯片的自动化调试方法及装置 |
| CN111948974A (zh) * | 2019-05-16 | 2020-11-17 | 深圳市哲扬科技有限公司 | 一种plc控制系统 |
| CN112182998A (zh) * | 2020-07-29 | 2021-01-05 | 北京智芯微电子科技有限公司 | 面向对象的芯片级端口互连电路及其端口互连方法 |
| CN112133686A (zh) * | 2020-08-18 | 2020-12-25 | 山东汉旗科技有限公司 | 多芯片倒装贴片三维集成封装结构及其制造方法 |
| CN112133686B (zh) * | 2020-08-18 | 2022-06-28 | 山东汉旗科技有限公司 | 多芯片倒装贴片三维集成封装结构及其制造方法 |
| CN113312304A (zh) * | 2021-06-04 | 2021-08-27 | 海光信息技术股份有限公司 | 一种互联装置、主板及服务器 |
| CN118114615A (zh) * | 2024-04-30 | 2024-05-31 | 西北工业大学 | 一种控制与计算分离的系统芯片结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104750581A (zh) | 一种冗余互连的内存共享的服务器系统 | |
| US11176297B2 (en) | Detection and isolation of faults to prevent propagation of faults in a resilient system | |
| CN116225177B (zh) | 内存系统、内存资源调节方法、装置、电子设备和介质 | |
| CN108710596A (zh) | 一种基于dsp和fpga多协处理卡的桌面超算硬件平台 | |
| CN105577430A (zh) | 一种高端容错服务器的节点管理方法 | |
| CN104182010A (zh) | 一种基于数据switch数据传输的rack机架 | |
| CN102301363A (zh) | 数据处理节点、系统及方法 | |
| CN112000501A (zh) | 一种多节点分区服务器访问i2c设备的管理系统 | |
| CN109684257B (zh) | 一种远程内存扩展管理系统 | |
| CN104408014A (zh) | 一种计算系统之间处理单元互连的系统及方法 | |
| CN116501508A (zh) | 一种天基边缘计算模块及设备 | |
| CN111796507A (zh) | 一种箭载全冗余综合电子系统 | |
| CN115328706A (zh) | 双cpu冗余架构综合控制方法及系统 | |
| CN117111693A (zh) | 一种服务器机箱系统、服务器机箱系统设计方法及设备 | |
| CN105471652B (zh) | 大数据一体机及其冗余管理单元 | |
| Bistouni et al. | Reliability analysis of multilayer multistage interconnection networks | |
| CN1901530B (zh) | 一种服务器系统 | |
| CN117806990B (zh) | 一种内存系统、控制方法及服务器 | |
| CN214098424U (zh) | 一种基于腾云s2500的双路服务器主板 | |
| CN212515798U (zh) | 一种箭载全三模冗余计算机体系架构 | |
| CN115114224A (zh) | 一种soc+fpga的飞控计算机硬件系统 | |
| CN113849355A (zh) | I2c速率自适应调整方法、系统、终端及存储介质 | |
| CN211149445U (zh) | 一种高速数据处理平台 | |
| CN117493259B (zh) | 一种数据存储系统、方法及服务器 | |
| CN106940687A (zh) | 一种低成本高性能空间用计算机 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20150701 |
|
| WD01 | Invention patent application deemed withdrawn after publication |