SU1501077A1 - Устройство дл сопр жени ЭВМ с внешними устройствами - Google Patents

Устройство дл сопр жени ЭВМ с внешними устройствами Download PDF

Info

Publication number
SU1501077A1
SU1501077A1 SU874339368A SU4339368A SU1501077A1 SU 1501077 A1 SU1501077 A1 SU 1501077A1 SU 874339368 A SU874339368 A SU 874339368A SU 4339368 A SU4339368 A SU 4339368A SU 1501077 A1 SU1501077 A1 SU 1501077A1
Authority
SU
USSR - Soviet Union
Prior art keywords
group
input
inputs
output
information
Prior art date
Application number
SU874339368A
Other languages
English (en)
Inventor
Павел Иванович Молчанов
Андрей Васильевич Осипов
Борис Яковлевич Буянов
Петр Михайлович Фокеев
Original Assignee
Предприятие П/Я А-3565
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-3565 filed Critical Предприятие П/Я А-3565
Priority to SU874339368A priority Critical patent/SU1501077A1/ru
Application granted granted Critical
Publication of SU1501077A1 publication Critical patent/SU1501077A1/ru

Links

Landscapes

  • Multi Processors (AREA)

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в управл ющих вычислительных комплексах и информационно-измерительных системах с применением ЭВМ с интерфейсом "Обща  шина" и внешних устройств, использующих другие интерфейсы. Целью изобретени   вл етс  повышение быстродействи . Устройство содержит блок управлени  обменом, блок программных прерываний, блок прерываний дл  внепроцессорного обмена, коммутатор программных запросов, два коммутатора запросов внепроцессорного обмена, дешифратор команд, дешифратор состо ни , два коммутатора адреса, селектор адреса, регистр адреса, дешифратор адреса, узел чтени , узел записи, регистр команд, регистр адресов регистров внешних устройств, регистр текущего адреса общей шины, регистр длины массива, регистр адресов внешних устройств, мультиплексор данных, две группы элементов И, элемент ИЛИ, два блока усилени . 2 з.п. ф-лы, 6 ил.

Description

Изобретение относитс  к вычисли- тельной технике и может быть использовано в управл ющих вычислительных комплексах и информационно-измерительных системах с применением ЭВМ с интерфейсом Обща  шина и внешних устройств,-использующих другие интерфейсы .
Цель изобретени  - повьшение быстродействи  устройства.
Устройство позвол ет по дключать любые внешние устройства, адреса которых указаны в регистре адресов внешних устройств, к внепроцессорно- Му уровню прерываний и в соответствии с командами, записанными в р.егистр команд, выполн ть операции записи или чтейи  с адресованными устройствами до полной передачи заданного массива в регистры (или из регистра ) , адреса которых указаны в регистре адресов регистров внешних устройств , при этом остальные внешние устройства автоматически переключены не только на программный уровень прерывани , но и на внепроцессорный уровень прерывани .
Первый интерфейс Обща  шина представл ет собой унифицированную систему магистральных св зей дл  адресов , данных и управл ющих сигналов между процессором, оперативной пам -
1501077
тью и устройствами дл  сопр жени  с внешними устройствами и системами. Св зь между устройствами, участвующими в операции обмена на Общей шине асинхронна.
Второй интерфейс представл ет со- бой унифицированную систему магистральных св  зей дл  данных, адресов регистров и внешних устройств, управл ющих сигналов и сигналов лреры- ваний, радиальных св зей дл  выборки устройств, сигналов прерываний-и запросов внепроцессорного обмена между внешними устройствами и блоком управлени , функции которого.реализует предлагаемое устройство,, Внешние устройства могут содержать группу внешних устройств. Каждое вкеганее устройство может содержать группу . адресуемых регистров.
Устройство осуществл ет через первый блок усилени  обмен данными между ЭВМ, использующей первый интерфейс , и внешними Устройствами периферийной системы, подключенной к второму интерфейсу через второй блок усилени j в режиме программного обмена , в .режиме прерываний на програм
мном уровне и в режиме прерываний на внепроцессорном уровне.
На фиг о 1 представлена структурна  схема предлагаемого устройства дл  сопр жени ; на фиг 2 и 3 - струк турна  схема блока управлени  .обме- ном; на фиг, 4 - структурна  схема узла записи; на фиг„ 5 - структурна  схема узла чтени | на фиг, 6. - структурна  схема блока прерывани  дл  внепроцессорного обмена
Устройство содержит (фнг„ 1) де шифратор 1 адреса, блок 2 программных прерываний, блок 3 управлени  обменом, блоки 4 и 5 усилени э ре гистр 6 командэ регистр 7 адресов внешних устройств, нервый коммутатор 8 запросов внепроцессорного обмена5 первый коммутатор 9 программных за просов, регистр 10 текущего адреса общей шины, регистр 11 длины массива мультиплексор 12-данных, узел 13 записи , узел 14 чтени , первую 15 и вторую 16 группы элементов Ид второй мультиплексор 17 адреса, блок 18 прерывани  дл  внепроцессоркого обме на, селектор 19 адрес.а, регистр 20 адреса, первый коммутатор 21 а,цреса, уПервьй мультиплексор 22 адреса-5 второй коммутатор 23 адреса, второй
0
0
5
0
0
S
5
0
коммутатор 24 запросов внепроцессорного обмена, регистр 25 адресов регистров внешних устройств-, дешифратор 26 команд, дешифратор 27 состо ни , элемент ИЛИ 28, груйпы входов- выходов 29 и 30 дл  подключени  соответственно к ЭВМ и внешним устрой- ствамо
Блок 3 управлени  обменом включает- (фиг„ 2 и 3) триггер 31, мультиплексор 32,- элемент.ИСКЛЮЧАКЩЕЕ ИЛИ 33, элемент И 34 элемент НЕ 35, элемент 36 задержки, элемент И 37, элементы 38-40 з адаржки, мультиплексоры-селекторы -41 и 42s .элемент 43 задержки, одновибратор 44, элементы 45 и 46 задержки, элемент И 47, элемент ИЛИ 48, элемент И 49j триггеры 50 и 51, элемент I-i 52, одновибратор 53J элемент ИЛИ 54, триггер 55, одновибратор 56, элемент И 57, элемент ИЖ 58, элемент 59., элементы И.60 и 61J мультиплексор 62 и эле-, мент 63 задержки .
Узел 13 записи образуют (фиг-,4) элементы И 64-6,8 „
Узел 14 чтени  содержит (фиг.5) шифратор 69, элемент ИЛИ 70 и эле- ыент И 71. .
Блок 18 прерывани  дл  непроцбс- сорного обмена (фиг 6) выполнен в вщ1,е элемента И 72., элементо.в РЩИ 73 и 743 триггеров .75-77 и элементов И 78-81;
Блак 2 Программных прерываний, обменива сь управл ющими сигналами с ЭВМ через первьй блок 4 усилени , выполн ет операцию захвата общей шины ЭВМ и прерывание текущей програм- Инициализаци  блока 2 осзтцествл - етс  путем подачи На входы блока 2 . запросных сигналов на прерывание соответственно от самого устройстйа ,дл  сопр жени  или от внешних усу- ройств периферийной системь, .подключенной к данному устройству Код, поступающий с регистра 20 на третий вход блока 2, в соответствии с номе- .ром устройства дл  сопр жени  модифицирует запросные слова, идентифицирующие источники запросов на программное прерывание в системе и выдаваемые блоком 2 в ЭВМ,
Блок 3 управлени  обменом работает в четырех режимах, В первом ре- .етме блок 3 вьшолн ет функции исполнител  (пассивного устройства) на общей шине ЭВМ, во втором режиме5
функции исполнител  на общей шине и задатчика (активного устройства) на периферийной магистрали, в третьем режиме - функции задатчика на; общей шине ЭВМ и на периферийной магистрали , ч четвертом режиме - функции задатчика на общей шине ЭВМ и исполнител  на периферийной магистрали . Задание первого и второго режи мов осуществл етс  сигналами, приход щими на вход логического услови  и на третью группу входов логического услови  блока 3. Сигнал с выхода селектора 19 адреса, поступающий на вход логического услови  блока 3, включает второй режим работь блока 3 и позвол ет обращатьс  к регистрам внешних устройств периферийной системы , подключенной к данному устройству . Сигнал с выхода дешифратора 1 включает первьй режим работы блока 3 и позвол ет обращать.с  к собственным регистрам данного устройства Сигнал, приход щий с группы выходов дешифратора 27 на п тую группу входов логического услови  блока 3, включает третий или четвертый режим работы блока 3 в зависимости от состо ни  второй группы выходов регист- рд 6 команд после з.ахвата общей шины дл  внепроцессорного обмена и передачи управлени  шиной блоком 18 блоку 3 через дешифратор 27. Сигнал, приход щий на четвертую группу входов логического услови  блока 3, запрещает блошку 3 формировать в третьем режиме работы блока 3 после окончани  цикла обмена на общей шине сигнал, поступающий с первой группы выходов блока 3 на группу установочных входов блока 18 дл  сброса его в исходное состо ние. Сигнал с второго выхода блока 3 формируетс  блоком 3 после окончани  цикла обмена на общей шине в третьем режиме работы и поступает на стробирующий .вход дешифратора 26 команд, который по приходу этого сигнала измен ет на единицу содержимое регистров 10 и 11 и (в зависимости от кода операции регистра 6 команд) регистра 25, Сигнал с первого выхода блока 3 формируетс  при обрэ-пшнии ЭВМ или устройства дл  сопр жени  к регистрам внешних устройств периферийной системы , подключенной к Данному устройству , дл  включени  второго мультиплексора 17 адреса и выдачи адреса
010776
регистра, поступающего с общей шины или с регистра 25, в шину адреса пе- риферийной магистрали. Сброс блока
3 в исходное состо ние после окончани  работы в третьем режиме осуществл етс  по сигналу, приход щему на п тую группу входов логического услови  блока 3 и формируеьюму после
10 установки выхода регистра 6 в состо ние логического нул . Код операции, . приход щий от внешнего устройства на вторую группу входов логического услови  блока 3 при его работе в чет15 вертом режиме, идентифицирует тип операции на общей шине (запись или чтение) и режим обмена (монопольный и или мультиплексньй). При этом, в случае монопольного режима обмена в
20 блоке 3 запрещаетс  выдача сигнала, поступающего с первой группы выходов блока 3 на группу установочных входов блока 18 дл  сброса его в исходное состо ние после окончани  цикла
25 обмена. Сброс блока 3 в исходное состо ние после окончани  работы в четвертом режиме осуществл етс  в этом случае после сброса внешним устройством запроса на внепроцессорный
30 обмен,приход щего на вторую .группу входов логического услови  блока 18, и кода операции, приход щего на вторую группу входов логического услови  блока 3.
25 Регистр 6 команд служит дл  хранени  кода команд выполн емых данным устройством, и загружаетс  ЭВМ последним . Содержимое регистра 6, в частности, может определ ть, моно40 польный или мультиплексный .режим обмена информацией, операцию чтени  или записи на общей шине, возможность обмена массивом информации определенной зоны оперативной пам ти ЭВМ с
45 внешним устройством, содержащим один адресуемый на периферийной магистрали регистр, или с внешним устройством , содержащим число адресуемых на периферийной магистрали регистров,
5Q равное величине массива, возможность прерывани  на программном уровне по запросам на прерывани.е, поступающим по отдельным (радиальным) лини м дл  каждого внешнего устройства на груп55 ПУ информационных входов коммутатора 9 только от тех устройств, адреса которых указаны в регистре 7, или по запросу на прерывание, поступающему по общей линии запросов, дл  любых
внешних устройств, подключенных к этой линии. Регистр 6 команд имеет дополнительный выход с разр да готовности устройства к работе на внепро- цессорном уровне прерывани . Наличие логического нул  в этом разр де свидетельствует о готовности вьшолнени  устройством операции (команды), код которой записан в остальных разр дах регистра 6, а запись логической единицы в этот разр д указывает устройству на необходимость выполнени  операции, код которой находитс ,в регистре . 6 „ Регистр 6, кроме того, имеет вход дл  установки разр  да го- товности в состо ние логического нул  после выполнени  операции обмена.
Регистр 7 адресов- внепших устройс может хранить двоичньш код адреса од ноге внешнего устройства периферийной системы при подключении его выхода через коммутатор 23 к магистральным лини м шины адреса периферийного интерфейса и(или) позиционный код адресов нескольких внешних устройств периферийной системы при подключении его выхода через коммутатор 23 к радальным лини м шины адреса периферий ного интерфейса дл  выборки одного или нескольких внешних устройств. При этом часть разр дов регистра 7 через комкутатор 23 и блок 5 усилени  может подключатьс  к мах истраль ным лини м шины адреса периферийного интерфейса, а часть - к радиальным лини м выборки внешних устройств од- новременно,
Блок 18 прерываний дл  внепроцес- сорного обмена имеет выходы и входы дл  обмена управл ющими сигналами через первый блок 4 усилени  с ЭВМ с целью захвата общей шины по вне- процессорному уровню прерывани ,Блок 18 запускаетс  по сигналу, приход - щему на вход запроса прерывани  блока 18. и сбрасываетс  в исходное состо ние по сигналу сброса, приход щему на группу установочных входов блока 18. Выход запуски блока 18 служит дл  передачи управлени  общей шиной ЭВМ после ее захвата данному устройству.
Дешифратор 27 состо ний анализирует состо ние устройства поьле захвата общей шинъ ЭВМ. Если после захвата общей шины ЭВМ на выходе реги- йтра 6 команд присутствует сигнал логической единицы, то дешифратор 27
Q 5
.- 5
« g.
0
5
0
5
запускает блок 3 управлени  обменом и устройство выполн ет команду, записанную в регистре 6. Если после захвата общей шины ЭВЙ блоком 18 на выходе регистра 6 присутствует сигнал логического нул , то дешифратор 27 передает управление общей шиной внешнему устройству периферийной сие- темы, запросившему прерывание дл  внепроцессорного обмена, сигналом разрешени  «работы -на общей шине, поступающим с второго выхода дешифратора 27 через второй блок 5 усилени  в пе- риферийньй интерфейс, и запускает в блоке З четвертьй режим работы-,
, Устройство работает следующим образом .
Режим программного обмена, Вначале ЭВМ устанавливает на общей щине адрес регистра устройства, с ко- I торым необходимо выполнить обмен данными в соответствии с номером устройства дл  сопр жени , заданным регистром 20. Если установленный адрес принадлежит к адресам, присвоенным регистрам внешних устройств периферийной системы, подключенной к устройству , ИЛИ к адресам собственных регистров устройства, то селектор 19 адреса включает первый коммутатор 21 адреса и установленный адрес через коммутатор 21 поступает в дешифратор 1 который вырабатывает сигналы . выборки собственных регистров устройства , и на второй мультиплексор 17 a/j,peca, С выхода дешифратора 1- сигналы выборки собственньЕХ регистров устройства поступают на входы узлов 13 и 14 и на вход блока 3 дл  перевода его в первый режим работы. Если установленный адрес принадле- - жит к адресам 5 присвоенным регистрам внешних устройств периферийной системы , то на выходе дешифратора I сип- калы выборки не формируютс  и при срабатывании селектора адреса блок 3 переводитс  во второй режим работы . В этом слзгчае блок 3$ обмен вшись управл ющими сигналами через второй блок 5 усилени  с арбитром периферийной магистрали и получив сигнал разрешени  работы на этой ма- гистралИ} включает мультиплексор 17 и адрес регистра внешнего устройства через мультиплексор 17 и второй &ЛОК 5 усилени  поступает на шину адреса периферийного интерфейса дл  выборки регистров внешних устройстве
. В случае выполнени  операции записи ЭВМ устанавливает на игинах данные дл  записи, а на шинах управлени  - кОд операции записи. Если ад- рее, установленный на общей шине, прнадлежит регистру внешнего устройства , то данные через блок 4, группу 15 элементов И и блок 5 синхросигналом , выработанным блоком 3, запи- сываготс  в выбранный регистр внешнего устройства. Если адрес на общей шине принадлежит внутренним регистрам предлагаемого устройства, то по коду, записи узел 13 записывает дан- ныв в один из регистров 6, 7, 0, 11 и 25,
Б случае вьшолнени  операции чте- ,ни  ЭВМ устанавливает на шинах управлени  код операции чтени  Если адрес, установленный на общей шине, принадлежит внешнему устройству, то синхросигналом, выр аботанным блоком 3 по коду операции чтени , данные из выбранного регистра внешнего устройства через блок 5 усилени , группу элементов И 16 и блок 4 усилени  поступают в ЭВМ. Если адрес на общей шине принадлежит внутренним регистрам предлагаемого устрой- cl-Ba, то по коду операции чтени  и по коду номера регистра с выхода дешифратора 1 узел 14 выдает на мультиплексор 12 номер регистра и сигнал включени . При этом данные с выбран- него регистра поступают на выход мультиплексора 12 и передаютс  в ЭВМ через группу 16 элементов И.
Обмен информацией между ЭВМ по общей шине с внешними устройствами осу- ществл етс  по асинхронному принципу После установки адреса, данных и управл ющих сигналов на общей шине выдаетс  синхросигнал, который формирует в блоке 3 сигнал операции дл  внешнего устройства. По окончании операции внешнее устройство выдает ответный синхросигнал, который проходит через блок 3 на общую шину, и операци  завершаетс ,
Режим прерываний на программном уровне.
Сигналы программных прерываний от
внешних устройств периферийной системы поступают с выхода блока 5 усилени  на вход коммутатора 9. На вход коммутатора9 поступают сигналы дл  прерывани  ЭВМ на программном уровне
10 15
20 2- 30 5
0 5 0
5
как с радиальных линий запросов от каждого внешнего устройства, так и с общей (магистральной) линии запросов группы внешних устройств. На выход коммутатора 9 по сигналам разрешени , пост т1ающим с дешифраторов 26 и 27, проходит сигнал на прерывание только от того внешнего устройства, адрес которого указан в регистре 7. Прошедший через коммутатор 9 сигнал запроса на прерывание от внешнего устройства запускает блок 2, который Б соответствии с алгоритмом общей шины выполн ет процедуру захвата общей шины и прерывани  программы. В результате ЭВМ переходит к nporpaNJMe обслуживани  прерывани  от внешних устройств периферийной системы, подключенной к устройству дл  сопр жени  .
Режим прерываний на внепроцессор- ном уровне.
Вьптолнение операций обмена в режиме прерываний на внепроцессорном уровне ос уществл етс  под управлением устройства дл  сопр жени  или под :управлением внешнего устройства пери-: - ферийной системы, подключенной к данному устройству.
Перед началом работы в режиме прерываний на внепроцессорном уровне при управлении обменом устройством дл  сопр жени  ЭВМ во внутренние регистры устройства загружает следующую информацию; в регистр 7 адресов внешних устройств - адрес внешнего устройства, участвующего во внеароцессорном мене; в регистр 10 текущего адреса общей шины - адрес первой  чейки массива пам ти ЭВМ, с которым будет выполн тьс  обмен информацией; в регистр 11 длины массива - количество  чеек пам ти, выделенных дл  массива; в регистр 25 адресов регистров внешнего устройства - адрес регистра внешнего устройства, участвующего во внепроцессорном обмене, или адрес первой  чейки массива буферной пам ти внешнего устройства, с которым будет выполн тьс  обмен информацией; в регистр 6 команд - команда которую должно выполн ть устройство. Регистр 6 команд загружаетс  последним. После его загрузки устройство готово к работе на внепропессорном уровне. При этом запуск устройства на выполнение операций обмена массивом информации между ЭВМ и внешним устройстBOM осуществл етс  при готовности внешнего устройства к обмену. Дл  этого после загрузки в разр д готовности логической единицы на выходе дешифратора 26 команд по вл етс  сиг . нал, включающий коммутаторы 8 и 23,, и блокируетс  коммутатор 24, На выход коммутатора 23 приходит сигнал выборки внешнего устройства, адрес которого указан в регистре 7. Получив сигнал выборки, внешнее устройство при готовности к обмену формирует сигнал запроса прерывани  на внепро- цессорном уровне, которьй через блок 5 поступает на вход коммутатЬра 8, С выхода коммутатора 8 сигнал запроса прерывани  через элемент ИЛИ 28 поступает на вход блока 18, который осуществл ет захват общей щины дл  внепроцёссорного обмена и передает через дешифратор 27 управление общей шиной блоку Зо Дл  этого дешифратор 27 после захвата блоком 18 общей шины переключает второй 17 и пер вый -22 Мультиплексоры адреса на передачу содержимого регистров 25 и 10 соответственно и переводит блок 3 в третий режим работы. После этого блок 3 разрешает мультиплексору 17 выдачу содержимого регистра 25 через блок 5 усилени  на периферийную магистраль через входы-выходы 30 и мультиплексору 22 выдачу содержимого регистра 10 через блок 4 усиле- ни  на общую шину через входы-выходы 29 и в соответствии с признаком операции(Поступившим от дешифратора 26, устанавливает на общей шине код требуемой операции,
При выполнении операции записи блок 3 инициирует цикл периферийной магистрали, передава  через блок 5 в магистраль код операции чтений и синхросигнал. После выполнени  one- рации адресуемое внёщнее устройство выставл ет информацию и ответный синхросигнал , которые через блок 5 соответственно передаютс  и группу 16 элементов И и блок 3. Прин тый блоко 3 от внешнего устройства ответный синхросигнал разрешает группе 16 элементов И выдачу через блок 4 на общу шину данных из регистра выбранного внешнего устройства и формирует в бл ке 3 сигнал запуска цикла общей шины По сигналу блбк. 3 инициирует 1;икл обшей шины, передава  после-фиксированной задержки через блок 4 в
общую шину синхросигнал, и осуществл ет запись полученных данных в  чеку пам ти ЭВМ по адресу, поступающему с регистра 10, После выполнени  операции записи и получени  ответного синхросигнала от ЭВМ блок 3 снимает с периферийной магистрали синхросигнал , по сн тию которого внешнее устройство снимает синхросигнал, заканчива  операцию на периферийной ма гистрахШо Далее блок 3 снимает информацию и синхросигнал на общей шине , по сн тию которого ЭВМ снимает ответный синхросигнал, заканчива  операцию на общей шине. На этом заканчиваетс  обмен информацией между ЭВМ и внешним устройством.
При выполнении операции чтени  блок 3 инициирует цикл общей щины, передава  через блок 4 в шину код операции чтени  и после фиксированной задержки синхросигнал Далее ЭВМ помещает на линии общей шины данные и ответный синхросигнал, которые через блок 4 передаютс  соответственно в группу 15 элементов И и блок 3, Прин тый блоком 3 от ЭВМ ответньй синхросигнал разрешает группе 15 элементов И выдачу через блок 5 ..на периферийную магистраль данных из пам ти ЭВМ и формирует в блоке 3 сигнал запуска цикла периферийной магистрали«По сигналу запуска цикла блок 3 инициирует цикл периферийной магистрали , передава  через блок 5 в магистраль по входам-выходам 30 код операции записи и синхросигнал, и осуществл ет запись полученных данных в регистр внешнего устройства по адресу, поступающему с регистров 7 и 25. После вьшолнени  операции записи и получени  ответного синхросигнала от внешнего устройства блок 3 снимает с общей шины йинхросиг нал, .заканчива  операцию на общей щине. После выполнени  цикла на:общей щине блок 3 снимает информацию и синхросигнал на периферийной магистрали Далее внешнее устройство снимает ответньй синхросигнал и блок 3 заканчивает операцию на периферийной магистрали. На этом заканчиваетс  обмен информацией между ЭВМ и внешним устройством.
По окончании внепроиессорного обмена блок 3 выдает сигнал конца цикла , поступающий на вход дешифратора
25
26, При этом на третьем выходе дешифратора 26 формируютс  сигналы, увеличивающие на единицу содержимое регистра 10 и уменьшающие на едини- 5 цу содержимое регистра 11. При наличии в регистре 6 команд признака, поступающего на вход дешифратора 26 и указывающего на необходимость изменени , содержимого регистра 25 увели- Ю чиваетс  на единицу и содержимое регистра 25 о На этом заканчиваетс  один цикл обмена информацией. После этого при готовности к следующему циклу обмена внешнее устройство вы- 15 ставл ет запрос на внепроцессорное прерывание и блок 3 запускает новьй цикл, В те случа х, когда архитектура вычислительного комплекса не допускает работу устройства в монополь- ном режиме, блок 3 по. признаку, -поступающему через дешифратор 26 из регистра 6 команд, выр абатывает сигнал сброса блока 18 прерывани  дл  .
внепроцессорного обмена с целью освобождени  общей шины после каждого цикла обмена, В этом случае устройство каждый раз перед началом цикла обмена осуществл ет цикл захвата первого интерфейса. Количество циклов обмена определ етс  содержимым регистра 11, Циклы обмена выполн ютс  до тек пор, пока не станет равным нулю.содержимое регистра,1I, Сигнал переполнени  регистра П, т.е. сиг- 35 нал равенства нулю содержимого регистра 11, поступает на вход регистра 6.команд и на вход блока 2. При этом сбрасываетс  разр д готовности регистра 6 в состо ние логического нул , а блок 2 запускаетс  дл  вьшол- нени  прерывани  программы ЭВМ. После этого либо происходит снова загрузка внутренних регистров устройства , либо работа с устройством пре 45 кращаетс о
При работе устройства в режиме прерываний на внепроцессорном уровне- под управлением внешнего устройства ЭВМ программирует регистры 50 внешнего устройства, доступные дл  ЭВМ или непосредственно со стороны общей шины, или косвенно с помощью устройства дл -сопр жени , После этого устройство свободно и может 55 обслуживать другие внешние устрой- тва в любых режимах работы„ Запрограммированное внешнее устройство, подготовив массив информации к обме5
5
Ю 5
-
5 0 5
0 5
ну, посылает сигнал запроса дл  вне- процессорного обмена, поступающий через коммутатор 24, элемент ИЛИ 28 на вход блока 18, который осуществл ет захват общей шины дл  внепроцес- сорного обмена и через дешифратор 27 передает управление синхронизацией обшей шины блоку 3. При этом блок
3переводитс  в четвертый режим работы и разрешает мультиплексору 22 пе- редачу адреса, поступающего через блок 5 из второго интерфейса в общую ши- пу. Одновременно дешифратор 27 формирует сигнал передачи управлени  обменом , поступающий через блок 5 в периферийный интерфейс через входы-выходы 30, Получив разрешение на обмен информацией, внешнее устройство в случае операции записи устанавливает на шинах второго интерфейса адрес  чейки пам ти ЭВМ и данные дл  запи- си, а на шинах управлени  - код операции записи и синхросигнал. Адрес, установленный на шине магистрали через входы-выходы 30, поступает через блок 5 усилени , коммутатор 22 и блок
4усилени  на общую шину через входы- выходы 29. Блок 3, получив код операции записи от внешнего устройства, устанавливает -на шинах управлени  общей шины код операции записи и переключает группу 16 элементов И на передачу данных из второго интерфейса в первый. Затем, по приходу синхросигнала от внешнего устройства блок 3 после фиксированной задержки инициирует цикл общей шины, помеща  на общей шине синхросигнал. После выполнени  операции ЭВМ выставл ет ответный синхросигнал, который поступает через блок 4 в блок 3. Далее блок 3 посылает в магистраль через входы- выходы 30 ответный синхросигнал, после чего вйешнее устройство завершает цикл периферийной магистрали, снима  синхросигнал. По сн тии этого синхросигнала блок 3 завершает цикл общей шины, снима  все сигналы, Этим завершаетс  цикл обмена информацией .
В случае операции чтени  внешнее устройство устанавливает на шинах управлени  магистрали код операции чтени  и синхросигнал. По коду операции , чтени  блок 3 запускает цикл общей шины и по адресу, транслируемому из магистрали через входы-выходы 30 от внешнего устройства в шину через, входы-выходы 29 через блок 5, мультиплексор 22, блок 4, ЭВМ выполн ет операцию чтени , выставл   данные дл  чтени  и ответный синхросигнал на общую шину. Блок З, полу чив этот ответный синхросигнал, включает группу 5 элементов И на передачу данных из магистрали через входы-выходы 29 в магистраль через входы-выходы 30 и посылает в магистраль через входы-выходы 30 синхросигнал ответа. Получив данные, внешнее устройство заканчивает цикл периферийной магистрали, снима  все сигналыо «Далее блок 3 завершает .цикл общей шиныэ тоже снима  все сигналы. Этим заканчиваетс  цикл .обмена информацией ,.
Внешнее устройство может выполн т неограниченное число циклов обмена в описанном реткиме работы устройства Сброс устройства в исходное состо ние в этом случае осуществл етс  после, сброса внешним устройством запроса на внепроцессорное прерывание, поступающего на вход коммутатора 24, Закончив обмен информациейj внешнее устройство вызывает прерыв ание ЭВМ, формиру  сигнал запроса на програм- мное прерывание поступающий через . блок 5 на вход коммутат.ора 9 с магистральной линии запроса.
Блок 3 реализует алгоритмы пере- да.чи информации первого и второго интерфейсов и обеспечивает работу в четырех режимах о
В исходном состо нии блок 3 выполн ет функции по первому режиму работы и осуществл ет программный обмен с внутренними регистрами устройства . Перевод блока 3 в другие режимы работы осуществл ют блоки 19 и 27 путем соответствующей настройки мультиплексоров 32 и 62 и мультиплексоров- селекторов 41 и 42. Запуск блок 3 на вьшолнение операций обмена информацией в третьем режиме происходит при приходе сигнала на С-вход триггера 31, Триггеры 50, 51 и 55 предназначены дл  формировани  сигналов СХИ2, СХ32 и СХ31 соответственно и выдачи их во второй и первый интерфейсы . По окончании цикла обмена все триггеры сбрасываютс  в исходное состо ние и на выходах одновибратора 53 формируетс  сигнал Счет дл  изменени  содержимого регистров 10,
11 и 25, на .выходах одновибратора 56 и элемента И 57 - сигналы сброса блока 18 СТ ЗПД и СТ.
Примеры технической-реализации узлов 13 и 14 записи и чтени  данных приведены соответственно на фиг, 4 и 5е При поступлении от дешифратора 1 сигнала выборки одного из регистров .
Шифратор 69 формирует трехразр дный код, управл ющий }зыборкой одного из входов мультиплексора 12 данных. Кроме того, после получени  устройством сигнала синхронизации СХ31 узел
1 формирует сигнал разрешени -передачи информации через мультиплексор 12.
На фиг, 6 представлен пример технической реализации блока 18 преры-вани  дл  внепроцессорного обмена. Основой схемы  вл ютс  триггеры 76 и 77, Исходно триггеры 76 и 77 сброшены . После установки триггера 75 в 1 через элемент И 79. на
первый интерфейс поступает запрос на внепроцессорный обмен ЗПД. При возможности обмена процессор формирует разрешающий сигнал РИД,- Далее блок 18 реализует стандартный алгоритм
захвата общей шины и передает через элемент И 78 управление, шиной дешифратору 27, При этом устройство становитс  задатчиком на-первом- интерфейсе . Сброс блока 18 о существл етс  сигналом СТ от блока 3.

Claims (1)

1. Устройство дл  сопр жени  ЭВМс внешними устройствами, содержащее блок управлени  обменом, регистр длины массива, регистр адресов внешних устройств, регистр текущего адреса общей шины, регистр команд,
мультиплексор данных, первый мультиплексор адреса, узел записи, узел чтени , дешифратор адреса, первый коммутатор запросов внепроцессорного обмена, блок прерываний внепроцессорного обмена, блок программных прерываний , первый, коммутатор программных 3ahpocoB, две группы элементов И, два блока усилени , причем первые группы информационных входов-выходов
первого, и второго блоков усилени  образуют группы входов-выходов у.ст- ройства дл  подключени  соответст- венно к общей шине ЗВМ и к группам информационных, адресных, командных
входов-выходов устройств, при этом перва  группа информационных выходов первого блока усилени  соединена с информационными входами регистра длины массива, регистра текущего ад .реса общей шины, регистра адресов внешних устройств, регистра команд, с первыми входами элементов И первой группы, выходы которых соединены с первой группой информационных входов второго блока усилени , перва  группа информационных выходов кото ,рого- соединена с первыми входами элемеитов И второй группы, выходы которых соединены с первой группой ин- формационных входов первого блока усилени , втора  группа информационных выходов и втора  группа информационных в.ходов которого соединены соответственно с группой входов разрешени  прерывани  и с группой выходов запроса прерывани  блока прерывани  дл  внепроцессорного обмена, группа установочных входов которого соеди йена с первой группой выходов блока управлени  обменом, перва  группа входов логического услови  и втора  группа выходов которого соединены соответственно с третьей группой информационных выходов и с третьей группой информационных входов первого блока усилени , четверта  группа информационных выходов и.четверта  группа информационных входов которого соединены соответственно с группой входов раврешени  прерывани  и с группой выходов запроса прерывани  , блока программных прерываний, первый вход требовани  прерьшаний которого соединен с выходом первого коммутатора программных запросов, группа информаиионны с входов которого соединена с второй группой информационных выходов второго блока усилени , треть  группа информационных выходов которого соединена с второй группой входов логического услови  блока управлени  обменом и с вторыми входами элементов И второй группы,, третьи входы которых соединены с информационными выходами мультиплексора данных, перва  группа информационных входов которого соединена с группой выходов регистра длины массива, выход переполнени , которого соединен с вторым входом требовани  прерывани  блока программных прерываний и с уст новочным входом
регистра команд, группа выходов которого соединена с второй группой информационных входов мультиплексора . данных, группа управл кщих входов которого соединена с группой выходов узла чтени , разрешающий вход которого соединен с соответствующим разр дом второй группы информационных вы- 0 ходов первого блока усилени  и с разрешающим входом узла записи, группа выходов которого соединена с входами записи регистра адресов бнешних уст- ройств, регистра длины массива, ре- 5 гистра тек тцего адреса общей гаинь и
регистра команд, группа выходов дешифратора адреса соединена с группой информационных входов узла записи, узла чтени  и с третьей -группой вхо- 0 Дов логического услови  блока управлени  обменом, треть  группа выходов которого соединена с вторыми входами элементов И первой группы и с второй группой информационных входов 5 второго блока усилени , четверта  группа информационных вькодов которого соединена с группой информационных входов первого коммутатора запросов внепроцессорного обмена, о т - 0 ли чающеес  тем, что, с целью повьшени  быстродействи , в устройство введены второй мультиплексор адреса, два коммутатора адреса, регистр адресов внешних устройств, дешифратор сойто ни , дешифратор команд , селектор адреса, регистр ад- реса, второй коммутатор запросов вне- процессорного обмена, элемент ИЛИ, при этом п та  группа информационных д ВЫХОДОВ второго блока усилени  соединена с первой группой информационных входов первого мультиплексора адреса, группа выходов которого соединена с п той группой информацион- 5 ных входов первого блока усилени , п та  группа информационных выходов которого соединена с группой информационных входов первого коммутатора адреса и с первой группой информационных входов селектора адреса, втора  группа информационных входов которого соединена с группой выходов регистра адреса, выход которого соединен с третьим входом требовани  прерывани  блока программных прерываний , выход селектора адреса соединен о входами логического услови  блока управлени  обменом и с управл ющим входом первого коммутатора адре5
0
5
аj группа выходов которого соединена группой информационных входов деифратора адреса и с первой группой нформационных входов второго мультиплексора адреса, втора  группа инормационных входов которого соедиена с третьей группой информационных входов мультиплексора данных и с группой выходов регистра адресов нешних устройств, информационньш вход и вход записи которого соединены соответственно с определенными разр дами первой группы информационных выходов первого блока усилени  и группы информационных выходов уз ла записи, первый выход блока управлени  обменом соединен с первьпу1и управл ющими входами первого и второго мультиплексоров адреса, группа выходов регистра текущего адреса общей шины соединена с второй группой информационных входов первого мультиплексора адреса и с четвертой группой информационных входов мультиплексора- данных, п та  группа информационных , входов которого соединена с группой выходов регистра адресов внешних у.стройств, с первой группой управл ющих входов первого коммутатора запросов внепроцессорного обменаS с группой управл ющих входов первого коммутатора программных запросов и с группой информационных входов второго коммутатора адреса, группа вьпсодов которого соединена с третьей группой информационных входов второго блока усилени , четверта  грзшпа информационных входов которого соединена с грзшпой выходов второго мультиплексора адреса, второй управл ющий вход которс5го соединен с первым выходом дешифратора состо ни , второй выход которого соединен с вторым управл ющим входом первого мультиплексора адреса и с формационным входом второго блока усилени , шеста  группа информационных выходов KOTOpioro соединена с группой информационных входов второго коммутатора запросов внепроцессорного обмена, выход которого соединен с первым входом элемента ИЛИ, второй вход и вькод которого соеди нены соответственно с выходом первого коммутатора запросов внепроцессорного обмена и с входами запроса прерыв.ани   блока прерывани  дл  вне- процессорного обмена, выход запуска
0
5
0
5
0
5
5
0
5
которого соединен с первым информа- ционным входом дешифратора состо ни , второй информационный вход которого соединен с управл ющим входом второго коммутатора запросов внепроцессорного обмена и с выходом регистра команд , группа выходов которого соединена с группой информационных вхо-. дов дешифратора команд, стробирующий вх од и перва  группа выходов которого соединены соответственно с вторым выходом и с четвертой группой входов логического услови  блока управлени  обменом, п та  группа входов логического услови  которого и первый разрешающий вход первого ком1-1утатора программных запросов соединены с группой выходов дешифратора состо ни , группа управл ющих входов второго коммутатора адреса соединена с второй группой управл ющих вхОдов первого коммутатора запросов внепроцессорного обмена и с второй группой выходов дешифрато13а команд, первый, второй и третий выходы которого соединены соответственно с вторым разрешающим входом первого коммутатора программных запросов, с синхро.входом регистра адресов регистров знешних устройств и с синхровходом регистра текущего адреса общей шины, соединен- ного с синхровходом регистра длины массива,
2, Устройство по п. 1, о т л и- ч ающё е с   тем, что блок управлени  обменом содержит два мультиплексора , два мультиплексора-селектора , четыре триг гера, восемь элементов И, три элемента ИЛИ, восемь элементов задержки,.элемент НЕ, элемент И-ШТИ, элемент ИСКЛЮЧАЩЕЕ ИЛИ. три одновибратора, причем первый вход первого элемента И, соединенный с входом элемента НЕ,-пе-рвый вход второго элемента И, первый вход третьего элемента И, соединенный С первым входом элемента И-ИЛИ, образуют первую группу входов логического услови  блока, первый вход четвертого элемента И, соединенный с первым входом п того элемента И, первый вход шестого элемента Е, соединенный с пер- вьт, вторым информационными входами первого селектора-мультиплексора, первьй информационный вход первого г Еультиплексора, второй вход третьего элемента И образ ют вторую группу входов логического услови  блока.
группа входов первого элемента ИЛИ образует третью группу входов логического услови  блока, второй информационный вход первого мульти- плексора, первый вход седьмого элемента И, первый информационный вход второго мультиплексора образуют четвертую группу входов логического услови  блЪка, управл ющий вход вто- рого мультиплексора, синхровход первого триггера, соединенньй с управл ющим входом первого мультиплексора , с первым входом элемента ИСКЛЮЧАЮЩЕЕ -ИЛИу с первьм входом (управ- л ющим) первого селектора-мулЬти- плексора с информационным входом второго триггера, второй вход зле- мента ИСКЛЮЧАЮЩЕЕ ИЛИ, соединенный с информационным входом третьего триггера, образуют п тую группу входов логического услови  блока, третий вход третьего элемента И, соединенньй с вторым входом элемента И- ИЛИ,  вл етс  входом логического услови  блока, выход седьмого элемента И и выход первого одновибратора, соединенный с вторым входом седьмого элемента И, образуют первую грзшпу выходов блоки., выход четвертого триг гера, соединенный с. вторым входом первого элемента И, и выход первого элемента задержки образуют вторую группу выходов блока, выход второго мультиплексору, первый вход третьего элемента И,выход второго триггера, соединенный с, вторым входом п того элемента И, выход третьего, триггера, соединенный с вторым входом шестого элемента И и с третьим информацион- ным входом первого мультиплексора- селектора, образуют третью группу выходов блока, выход второго элемента ИЛИ и выход второго одновибратора  вл ютс  соответственно первым и вторым выходами блока, при этом в блоке управлени  обменом выход -первого мз льткплексора соединен с вторым управл ющим входом первого мультиплексора-селектора и с управл ющим входом второго мультиплексора-селектора , разрешающий вход которого соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и с разрешающим входом первого мультиплексора-селектора, первый выход которого соединен с входом второго элемента задержки, выход котот рого соединен с нулевым входом третьего триггера и с первым входо1у{
5
Q 5 0 0 5 0 5 Q
восьмого элемента И, выход которого соединен с синхровходом четвертого триггера, нулевой и информационный входы которого соединены с нулевыми входами первого, второго триггеров и с выходом третьего одновибратора, вход запуска которого соединен с вторым выходом первого мультиплексора-селектора , четвертьй информацион- ньй вход которого соединен с выходом- третьего элемента задержки, вход которого соединен с выходом п того элемента И, с п тым информационным входом первого мультиплексора-селектора , с третьим входом элемента И-ИЛИ, выход которого соединен с входом первого элемента задержк и, а .четвертый вход - с выходом первого элемента ИЛИ и с четвертым входом третьего элемента И, выход которого соединен с вторым входом второго элемента И, выход которого соединен с вторым информационным входом .второго мультиплексора , вход запуска первого одно- вибратора соединен с входом запуска второго одновибратора, с первым вхЪ- дом второго элемента ИЛИ, с шестым информационным входом первого мультиплексора-селектора , с выходам первого триггера- и с входом четвертого элемента задержки, выход которого соединен с первым информационным входом второго мультиплексора-селектора , второй информационньш в-ход которого соединен с выходом п того элемента задержки, вход которого соединен с выходом элемента НЕ и с третьим информационным входом второго мультиплексора-селектора,четвертый информационный вход которого соединен с выходом шестого элемента задержки , вход ftoTOporo соединен с п тым , шестым информационными входами второго мультиплексора-селектора и с выходом седьмого элемента задержки , вход которого соединен ;С первым выходом второго мультиплексора- селектора, второй выход которого соединен с первым входом третьего элемента ИЛИ, выход которого соединен с вторым входом четвертого элемента И, выход которого соединен с синхровходом. второго триггера, второй вход третьего элемента ИЛИ соединен с выходом восьмого элемента задержки , в,ход которого соединен с вторым входом второго элемента Ш1Й и с выходом третьего элемента И, синхровход
ff/nS.S
O/nff.f
СКИ(ФМ.2)
OmS.IS Реж,г
QmS.S Р&$р8шен
реж,1
CXSi
КбП1
зш §.16 тп
Отбл.П Реж,3
СХИ1 К5/1.Ч
CXS(.tj
K.f
61
п
§1
SU874339368A 1987-12-07 1987-12-07 Устройство дл сопр жени ЭВМ с внешними устройствами SU1501077A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU874339368A SU1501077A1 (ru) 1987-12-07 1987-12-07 Устройство дл сопр жени ЭВМ с внешними устройствами

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU874339368A SU1501077A1 (ru) 1987-12-07 1987-12-07 Устройство дл сопр жени ЭВМ с внешними устройствами

Publications (1)

Publication Number Publication Date
SU1501077A1 true SU1501077A1 (ru) 1989-08-15

Family

ID=21340619

Family Applications (1)

Application Number Title Priority Date Filing Date
SU874339368A SU1501077A1 (ru) 1987-12-07 1987-12-07 Устройство дл сопр жени ЭВМ с внешними устройствами

Country Status (1)

Country Link
SU (1) SU1501077A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 554534, кл. G 06 F 13/00-, 1977. Авторское свидетельство СССР № 1100615, кл, G 06 F 13/00, 1984. *

Similar Documents

Publication Publication Date Title
CN1570907B (zh) 多处理器系统
US5404481A (en) DMA controller comprising bus switching means for connecting data bus signals with other data bus signals without process or intervention
SU1501077A1 (ru) Устройство дл сопр жени ЭВМ с внешними устройствами
KR960001023B1 (ko) 이기종 버스시스템에서의 버스 공유방법 및 버스 스와핑장치
EP3819776B1 (en) Method and apparatus for aborting blocked bus access between a master controller and connected peripherals
SU962905A1 (ru) Устройство дл сопр жени электронных вычислительных машин
SU1596339A1 (ru) Устройство дл сопр жени периферийного устройства с ЭВМ
US5113513A (en) Apparatus and method for loading a program in an external storage device connected to one bus into a memory connected to a different bus
SU1246102A1 (ru) Устройство дл сопр жени процессора с периферийным устройством
SU1265784A1 (ru) Устройство дл сопр жени вычислительной машины с внешними абонентами
JPS6363940B2 (ru)
JPH09305530A (ja) Dmaコントローラ
SU1100615A1 (ru) Устройство дл сопр жени внешних устройств с электронной вычислительной машиной
SU1679497A1 (ru) Устройство дл объема информацией между ЭВМ и периферийными устройствами
SU554534A1 (ru) Устройство дл сопр жени периферийной системы с электронной вычислительной машиной
SU1278871A1 (ru) Устройство дл сопр жени микропроцессорных внешних устройств с каналом ввода-вывода ЭВМ
RU1820392C (ru) Мультипроцессорна вычислительна система
SU1605241A1 (ru) Устройство дл сопр жени двух электронных вычислительных машин
SU1446625A1 (ru) Устройство дл сопр жени ЭВМ с абонентом
EP1193606B1 (en) Apparatus and method for a host port interface unit in a digital signal processing unit
SU1539787A1 (ru) Микропрограммное устройство дл сопр жени процессора с абонентами
SU1278866A1 (ru) Устройство дл сопр жени электронно-вычислительной машины с группой внешних устройств
SU1527639A1 (ru) Устройство дл сопр жени внешних устройств с магистралью ЭВМ
SU1728867A1 (ru) Устройство дл сопр жени ЭВМ с общей магистралью
SU911499A1 (ru) Устройство дл обмена