SU1679497A1 - Устройство дл объема информацией между ЭВМ и периферийными устройствами - Google Patents

Abstract

Изобретение относитс  к вычислительной технике. Цель изобретени  - расширение функциональных возможностей за счет обеспечени  переменного формата сообщений при выполнении задач обслуживани  и управлени  высокопроизводительной ЭВМ единой системы Устройство содержит блок обработки команд и данных дешифратор адреса, блок посто нной пам ти, блок оперативной пам ти, блок св зи с периферийными устройствами, блок св зи с ЭВМ, блок формировани  слова состо ни . 1 з п. ф-лы, 6 ил.

Description

Изобретение относитс  к вычислительной технике, в частности к управл ющим микропроцессорным системам, работающим в реальном масштабе времени, и может быть использовано дл  решени  задач обслуживани  и управлени  обменом информацией между профессиональной персональной ЭВМ, примен емой в системе обслуживани  и управлени  высокопроизводительной ЭВМ единой системы, и абонентами высокопроизводительной ЭВМ единой системы.

Целью изобретени   вл етс  расширение функциональных возможностей устройства за счет обеспечени  переменного формата сообщений.

На фиг. 1 представлена структурна  схема предлагаемого устройства; на фиг. 2 - схема блока св зи с ЭВМ; на фиг. 3 - схема блока формировани  слова состо ни ; на фиг. 4 - схема узла приемопередатчиков; на фиг. 5 - схема дешифратора адреса; на фиг. 6 - блок-схема алгоритма работы блока обработки команд и данных.

Устройство содержит блок 1 обработки и команд и данных, дешифратор 2 адреса, блок 3 посто нной пам ти, блок 4 оперативной пам ти, блок 5 св зи с периферийными устройствами (ПУВВ), блок 6 св зи с ЭВМ, блок 7 формировани  слова состо ни , группу 8 выходов и входов, которые  вл ютс  выходами и входами устройства дл  подключени  соответственно к входам и выходам ПУВВ, группу 9 входов-выходов данных, группу входов данных 10, входов 11 разрешени  адреса, вход 12 записи, вход 13 чтени , которые образуют группы входов- выходов, входов устройства дл  подключени  соответственно к группе информационных входов-выходов, группе адресных выходов, выходам разрешени  .адреса, записи, чтени  ЭВМ, шину 14 управлени , шину 15 данных блока 1, группу 16 информационных входов, выходы 17 и 18, группы 19 и 20 выходов дешифратора 2, вход 21, группу 22 информационных выходов , выходы 23-25 блока 7

СО

С

о

X Ю

ю XI

Блок 6 св зи с ЭВМ (фиг. 2) содержит входной узел 26 регистров, выходной 27 узел регистров, второй и первый коммутаторы 28 и 29, узел 30 приемопередатчиков, дешифратор 31, триггер 32 команды, триггеры 33 и 34 готовности, триггер 35 сброса, группу 36 входов-выходов данных, группу 37 выходов данных, выходы 38-41 блока 30.

Блок 7 формировани  слова состо ни  (фиг. 3) содержит дешифратор 42, группу триггеров 43, группу выходов 44 дешифратора 42.

Узел 30 приемопередатчиков (фиг. 4) содержит приемопередатчик 45 двунаправленный , приемопередатчик 46 однонаправленный, дешифратор 47 базового адреса, элементы И-НЕ 48-50, элементы ИЛИ 51-53.

Дешифратор 2 (фиг. 5) содержит группу элементов И-НЕ 54, выходы 55 и 56 которых образуют с младшими разр дами группы информационных входов 16 соответственно первую и вторую группы выходов 19 и 20, а выходы 17 и 18  вл ютс  первым и вторым выходами дешифратора 2 соответственно.

Блок-схема алгоритма работы блока 1 (фиг. 6) содержит блоки 57-67.

Блок 1, дешифратор 2, блоки 3 и 4 устройства служат дл  организации микропроцессорной системы, предназначенной дл  управлени  обменом информацией между ЭВМиПУВВ.

Блок св зи с ПУВВ 5 представл ет набор программно-доступных регистров (портов блока 1), выполненный в виде одной или несколько БИС, которые могут входить в состав ПУВВ, и служит дл  сопр жени  блока 1 с ПУВВ.

Блок 6 представл ет собой набор программно-доступных регистров и триггеров (портов блока 1 и ЭВМ) и служит дл  организации взаимодействи  и обмена информацией между ЭВМ и блоком 1.

Блок 7 формировани  слова состо ни  предназначен дл  поддержки взаимодействи  блока 1 с блоком 5. Он осуществл ет формирование и вывод служебной информации в ЭВМ о текущем состо нии блока 1, завершении выполнени  блоком 1 команд ЭВМ, готовности блока 1 к приему (передачи ) информации от (Ь) ЭВМ.

Устройство работает следующим образом .

Перед началом обмена информацией между ЭВМ и ПУВВ блок 1 осуществл ет циклический опрос ЭВМ (блок 58) и ПУВВ (блок 60), причем, если триггер 32 команды (блок 59) блока 6 не установлен в состо ние .1, то по результату очередного цикла опроса устройство подключаетс  к одному из

ПУВВ, дл  чего в старших разр дах 16 шины адреса блока 1 и, следовательно, на информационных входах дешифратора 2 блок 1 выставл ет адрес соответствующего про-граммно-доступного порта (блок 62) блока 5, а с выхода (М/10) разделени  адресного пространства пам ти и ввода-вывода шины 14 управлении блока 1 на вход разрешени  дешифратора 2 поступает сигнал О. При

0 этом после дешифрации адреса с выхода первой группы выходов 19 дешифратора 2, соответствующего выставленному адресному коду программно-доступного порта, на соответствующий вход группы входов вы5 борки блока 5 поступает сигнал О,  вл ющийс  сигналом выборки конкретного порта, а на выходах 17 и 18 дешифратора 2 и, следовательно, на входах разрешени  блоков 3 и 4 устанавливаютс  сигналы 1,

0 блокирующие работу блоков 3 и 4. Одновременно на шине 15 данных блока 1 выставл ютс  данные (например, код соответствующего ПУВВ), после чего с выхода записи шины 14 управлени  блока 1 на

5 соответствующий вход блока 5 поступает сигнал записи, в результате чего данные, выставленные на вход-выход блока 5, занос тс  в выбранный порт. Указанные операции ,вывода информации в заданный порт

0 осуществл ютс  в течение одного машинного цикла блока 1, выполненного на базе микропроцессора КМ 1810 ВМ 86 (КИ1810 ВМ 88).

5Машинный цикл записи (чтени ) информации в порт (из порта) составл ет четыре тактовых импульса, частота следовани  которых 5 МГц, причем, запись информации в порт может осуществл тьс  в четвертом (по0 следнем) такте по положительному перепаду сигнала записи, а чтение информации из порта происходит в третьем такте при наличии активного низкого уровн  (О) сигнала чтени . Активизаци  сигналов записи и чте5 ни  осуществл етс  во втором такте машинного цикла. Сигнал разделени  адресного пространства пам ти и ввода-вывода (портов ) и адрес выбранного порта устанавливаютс  в первом такте и остаютс 

0 действительными на прот жении всего машинного цикла блока 1.

В следующем цикле обращени  к блоку 5 блок 1 обмениваетс  данными с регистрами , портами, вход щими в состав ПУВВ

5 (блок 63). При этом на выходах записи, чтени , разделени  адресного пространства пам ти и ввода-вывода шины 14 управлени  блока 1 выставл ютс  сигналы записи или чтени , взависимости от направлени  обмена данными, и сигнал разделени  адресного пространства пам ти и ввода-вывода, который при значении О блокирует в каждом цикле блоки 3 и 4. После завершени  обмена информацией с ПУВВ блок 1 возобновл ет циклический опрос ЭВМ и ПУВВ, причем, если по результату очередного цикла опроса (блок 59) триггер 32 команды (фиг. 2) установлен в состо ние 1, то устройство подключаетс  к работе с ЭВМ, т.е. начинает осуществл тьс  обмен информацией между блоком 1 и блоком 6. При этом блок 1 начинает поочередно, в течение нескольких машинных циклов, считывать информацию из узла 27 выходных регистров (фиг. 2),  вл ющуюс  командой (инструкцией) ЭВМ устройству (блок 65), дл  чего в каждом машинном цикле блок 1 выставл ет на информационных входах 16 дешифратора 2 адрес очередного программно-доступного регистра узла 27, а на входе разрешени  дешифратора 2 - сигнал разделени  адресного пространства пам ти и ввода-вывода (О). При этом после дешифрации адреса с выхода первой группы выходов 19, соответствующего выставленному адресному коду регистра узла 27 регистров, на соответствующий вход выборки узла 27 регистров поступает сигн ал выборки очередного регистра, после чего (во втором такте машинного цикла) с выхода чтени  шины 14 управлени  блока 1 на вход чтени  узла 27 регистров поступает сигнал чтени  (О). После считывани  информации из узла 27 регистров блок 1 переводит триггер 32 команды в состо ние О (блок 66), дл  чего на информационных входах 16 дешифратора 2 блок 1 в первом такте машинного цикла выставл ет адрес триггера 32 команды, после дешифрации которого с второй группы выходов 20 дешифратора 2 на информационные входы дешифратора 42 блока 7 поступает адресный код триггера 32 команды, а на вход разрешени  дешифратора 42 с выхода записи шины 14 блока 1 во втором такте машинного цикла поступает сигнал записи (О). После дешифрации кода на выходе 25 блока 7 вырабатываетс  сигнал О, который поступает на вход сброса триггера 32 команды и переводит его в состо ние О. По завершении машинного цикла блок 1 приступает к дешифрации и выполнению команды ЭВМ, обмениваетс  информацией с ЭВМ (блок 67).

В качестве ЭВМ может быть использована профессиональна  16-разр дна  персональна  ЭВМ, также построенна  на базе микропроцессора типа KM 1810BM86 (КМ 1810ВМ88), например ПЭВМ ЕС 1840, ЕС1841 и IBM PC/AT. Принцип обмена информацией между блоком 1 и ЭВМ заключаетс  в следующем.

Передача информации в ЭВМ осущест- вл етс  блоками, причем, предварительно и течение нескольких машинных циклов блока 1 осуществл етс  запись блока информа- 5 ции в регистры узла 26, после чего блок 1 переводит первый триггер 33 готовности в состо ние 1, по результату опроса которого ЭВМ приступает к считыванию блока информации из узла 26 регистров. После

0 считывани  блока информации ЭВМ переводит первый триггер 33 готовности в состо ние О, по результату опроса которого блок 1 приступает к осуществлению записи следующего блока информации в узел 26

5 регистров.

Прием информации от ЭВМ может также осуществл тьс  блоками, причем, предварительно в течение нескольких машинных циклов ЭВМ осуществл ет запись блока ин0 формации в узел 27 регистров, после чего ЭВМ переводит второй триггер 34 готовности в состо ние 1, по результату опроса которого блок 1 приступает к считыванию блока информации из узла 27 регистров.

5 После считывани  блока информации блок 1 переводит второй триггер готовности в состо ние О, по результату опроса которого ЭВМ приступает к осуществлению записи следующего блока информации в узел 27

0 регистров. Дл  осуществлени  передачи блоков информации из ЭВМ в ПУВВ может примен тьс  также триггер 32 команды.

При осуществлении обмена информацией между ЭВМ и ПУВВ, при выполнении

5 команд ЭВМ блок 1 выводит дополнительную служебную информацию, необходимую дл  правильной работы ЭВМ и блока 1, использу  дл  этого блок 7 формировани  слова состо ни . Одна часть слова состо ни 

0 формируетс  путем подачи управл ющих сигналов с выходов 23-25 блока 7 на соответствующие входы триггеров 33, 34, 32 дл  изменени  состо ни  каждого из триггеров. Друга  часть слова состо ни , т.е. дополни5 тельна  служебна  информаци , записываетс  также раздельно (побитно) в группу триггеров 43 блока 7, выходы 22 которого соединены с группой информационных входов коммутатора 28. Выходы коммутатора

0 28 подключены к группе информационных входов-выходов 36 узла 30 приемопередатчиков , предназначенного дл  соединени  с системной шиной ЭВМ. Биты дополнительной служебной информации в слове состо 5 ни  информируют ЭВМ о зан тости устройства, доступности ПУВВ, других событи х , а также могут содержать некоторые специальные инструкции дл  ЭВМ. В качестве дешифратора 42 и триггеров группы триггеров -43 блока 7, а также триггеров 3235 могут примен тьс  интегральные микросхемы (ИС) К555ИД7 и К555ТМ2 соответственно . В качестве коммутаторов 28 и 29 используютс  однонаправленные приемопередатчики на базе ИС типа К 555АП5, узлы 26 и 27 регистров могут быть построены н  базе ИС К555ИР16 или К555ИР32.

Применение блока 7 формировани  слова состо ни  позвол ет уменьшить врем , необходимое дл  подключени  блока 1 к работе с ЭВМ и обмена информацией между устройством и ЭВМ за счет сокращени  объема программного обеспечени  (в частности , за счет сокращени  формата команд вывода центрального процессора блока 1), за счет опережающего на 1-2 такта (относительно момента завершени  машинного цикла блока формировани  управл ющих сигналов на выходах 23, 24, 25, необходимых дл  изменени  состо ни  триггеров 32, 33, 34, а также за счет возможности совмещени  во времени операций вывода блоком 1 информации в узел 26 регистров с операцией изменени  одного из битов дополнительной служебной информации в слове состо ни  блока 7.

Перечисленные преимущества обусловлены тем, что при выполнении блоком 1 операций вывода в указанные порты младший разр д 21 группы адресных выходов блока 1 используетс  как информационный выход, подключенный к объединенным информационным входам триггеров группы триггеров 43, а сигнал записи с шины 14 блока 1 поступает на вход разрешени  дешифратора 42 блока 7.

Принцип работы устройства при передаче блоков информации из ЭВМ в узел 27 регистров (при приеме блоков информации ЭВМ из узла 26 регистров) аналогичен принципу работы устройства при записи информации блоком 1 в узел 26 регистров (при считывании информации блоком 1 из узла 27 регистров). Считывание состо ни  триггеров 33 и 34 готовности блок 1 осуществл ет при обращении к коммутатору 29, а ЭВМ - при обращении к коммутатору 28.

При этом ЭВМ выставл ет на информационных входах 10 блока 30 адрес коммутатора 28, который  вл етс  программно-доступным дл  ЭВМ. С выхода разрешени  адреса и выхода считывани  ЭВМ на соответствующие входы 11 и 13 поступают сигналы разрешени  адреса и считывани . При этом с выхода элемента И-НЕ 50 блока 30 на вход управлени  приемопередатчика 45 поступает сигнал разблокировки О, одновременно с выхода элемента ИЛИ 51 блока 30 на вход 40 разрешени  коммутатора 28 поступает сигнал

разблокировки О, в результате чего информаци  с информационных входов коммутатора 28 поступает на информационные входы-выходы 9 блока 30. Центральный про цессор ЭВМ считывает служебную информацию с выходов коммутатора 28. Дл  изменени  состо ни  триггеров 32-35 устройства ЭВМ выставл ет на информационных входах 10 блока 30 адрес

0 соответствующего триггера, например адрес триггера 32 команды С выхода разрешени  адреса и выхода записи ЭВМ на соответствующие входы 11 и 12 блока 30 поступают сигналы разрешени  адреса и за5 писи. При этом с выходов 37 блока 30 на информационные входы дешифратора 31 поступает адресный код триггера 32 команды , а с выходов 38 и 39 блока 30 на первый и второй входы разрешени  дешифратора

0 31 поступают сигналы разрешени  адреса и записи соответственно, в результате чего после дешифрации адресного кода с п того выхода дешифратора 31 на установочный вход триггер 32 команды поступает сигнал

5 О, который переводит триггер 32 в состо ние 1. Дешифратор 31 может быть выполнен на базе ИС К555ИД7, К555ИД14.

Сигналы чтени  и записи, поступающие на соответствующие входы чтени  и записи

0 узлов 26 и 27 регистров при обмене информацией между ЭВМ и устройством, вырабатываютс  соответственно на выходах блока 30,  вл ющихс  выходами элементов ИЛИ 52 и 53.

Claims (2)

1. Устройство дл  обмена информацией между ЭВМ и периферийными устройствами , содержащее дешифратор адреса, блок посто нной пам ти, блок оперативной па0 м ти, блок св зи с периферийными устройствами , блок св зи с ЭВМ и блок обработки команд и данных, шины адреса, управлени  и данных которого соединены с одноименными входами и выходами блоков посто н5 ной и оперативной пам ти, шины данных и управлени  блока обработки команд и данных соединены с первым входом-выходом данных и входом управлени  блока св зи с ЭВМ и блока св зи с периферийными уст0 ройствами, второй вход-выходданных, вход данных, входы управл ющих сигналов блока св зи с ЭВМ  вл ютс  входами и выходами устройства дл  подключени  к ЭВМ, второй вход-выход данных и управлени 

5 блока св зи с периферийными устройствами  вл ютс  входами и выходами устройства дл  подключени  к периферийным устройствам, отличающеес  тем, что, с целью расширени  функциональных возможностей за счет обеспечени  переменного формата сообщений, в устройство введен блок формировани  слова состо ни , а блок св зи с ЭВМ содержит входной и выходной узлы регистров, два коммутатора, триггер сброса, два триггера готовности, триггер команды , дешифратор и узел приемопередатчиков , причем в устройстве входы данных и разрешени  дешифратора адреса соединены соответственно со старшими разр дами шины адреса и шиной управлени  блока обработки команд и данных, первый и второй выходы дешифратора адреса соединены с входами разрешени  блоков посто нной и оперативной пам ти, перва  группа выходов дешифратора адреса - с группами входов выборки блоков св зи с ЭВМ и периферийными устройствами, втора  группа выходов дешифратора адреса - с группой адресных входов блока формировани  слова состо ни , входы данных и строба которого соединены соответственно с младшим разр дом шины адреса и шиной управлени  блока обработки команд и данных, группа выходов блока формировани  слова состо ни  соединена с группой входов состо ни  блока св зи с ЭВМ, выход сброса которого соединен с входом сброса блока формировани  слова состо ни  и шиной управлени  блока формировани  команд и данных, при этом в блоке св зи с ЭВМ входы выборки входного и выходного узлов регистров и первого коммутатора  вл ютс  группой входов выборки блока св зи с ЭВМ, вход записи входного узла регистров и вход чтени  выходного узла регистров образуют вход управлени  блока св зи с ЭВМ, первый вход данных входного узла регистров и выходы выходного узла регистров и первого коммутатора образуют первый вход-выход данных блока св зи с ЭВМ, установочный вход первого триггера готовности, входы сброса второго триггера готовности, триггера команды и группа входов данных второго коммутатора образуют группу входов состо ни  блока

св зи с ЭВМ, выход триггера сброса  вл ет с  выходом сброса блока св зи с ЭВМ, пор- вый вход-выход данных узла приемопередатчиков соединен с ЕШХОДОМ 5 входного узла регистров, соединенным с первым входом данных выходного узла регистров и выходом второго коммутатора, выход данных узла приемопередатчиков соединен с вторыми входами данных вход0 ного и выходного узлов регистров и группой входов дешифратора, группа управл ющих выходов узла приемопередатчиков соединены с первым и вторым входами дешифратора , входами управлени  второго

5 коммутатора, входного и выходного узлов регистров, выходы дешифратора - с установочным и сбросовым входами триггера сброса, входом сброса первого и входом установки второго триггеров готовности,

0 входом установки триггера команды, выходы первого и второго триггеров готовности и триггера команды соединены с соответствующими входами данных первого и второго коммутаторов, второй вход-выход

5 данных, вход данных и входы управл ющих сигналов узла приемопередатчиков  вл ютс  одноименными входами и выходами блока св зи с ЭВМ.

2. Устройство поп. 1, отличающее0 с   тем, что блок формировани  слова состо ни  содержит дешифратор и группу триггеров , причем входами сброса, строба, данных и группой адресных входов блока  вл ютс  соответственно объединенные

5 входы сброса триггеров группы, вход разрешени  дешифратора, объединенные информационные входы триггеров группы и группа информационных входов дешифратора , группа выходов которого соединена с

0 группой входов записи триггеров группы, группа информационных выходов которых, первый, второй и третий выходы дешифратора  вл ютс  группой выходов блока.

Фиг2

TrW

36

Фиг.5