SU554534A1 - Устройство дл сопр жени периферийной системы с электронной вычислительной машиной - Google Patents

Устройство дл сопр жени периферийной системы с электронной вычислительной машиной

Info

Publication number
SU554534A1
SU554534A1 SU2113655A SU2113655A SU554534A1 SU 554534 A1 SU554534 A1 SU 554534A1 SU 2113655 A SU2113655 A SU 2113655A SU 2113655 A SU2113655 A SU 2113655A SU 554534 A1 SU554534 A1 SU 554534A1
Authority
SU
USSR - Soviet Union
Prior art keywords
peripheral
register
block
computer
signal
Prior art date
Application number
SU2113655A
Other languages
English (en)
Inventor
Анатолий Анатольевич Мячев
Александр Алексеевич Снегирев
Владалекс Владимирович Белынский
Original Assignee
Институт Электронных Управляющих Машин
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Институт Электронных Управляющих Машин filed Critical Институт Электронных Управляющих Машин
Priority to SU2113655A priority Critical patent/SU554534A1/ru
Application granted granted Critical
Publication of SU554534A1 publication Critical patent/SU554534A1/ru

Links

Landscapes

  • Multi Processors (AREA)

Description

регистра управлени , блока выполнени  прерывани  и блока обмена, второй и третий выходы которого соединены соответственно с четвертым входом регистра уиравлени  и первым входом второго блока усилени  2. Это известное устройство характеризуетс  ограниченной скоростью обмена данными из-за промежуточной буферизации данных и команд иериферийной системы во внутренних регистрах устройства сопр жени .
Целью изобретени   вл етс  повышение пропускной способности устройства и сокращение его оборудовани . В описываемом устройстве это достигаетс  тем, что в нем третий выход и второй вход первого блока усилени  соединены соответственно со вторым входом и четвертым выходом второго блока усилени , первый и второй выходы коммутатора соединены с третьим и четвертым входами второго блока усилени , выход переключател  соединен с четвертыми входами блока выполнени  прерывани  и дешифратора, четвертый выход дешифратора соединен с четвертым входом блока обмена. Это позвол ет использовать адресные линии, линии признака операции и линии данных общей шины дл  передачи номера устройства, номера его регистра , кода операции и данных непосредственно в соответствующие линии периферийной магистрали.
На чертеже представлена схема описываемого устройства.
Оно содержит дешифратор 1; регистр 2 управлени , предназначенный дл  хранени  номера периферийной системы, сигналов разрещени  прерывани  и признаков результата операций периферийной системы; блок 3 выполнени  прерывани , реализующий операции захвата обшей шины и прерывани  программы ЭВМ, блок 4 обмена, управл ющий операци ми обмена с периферийной системой; коммутатор 5, осуществл ющий коммутацию группы разр дов адресов общей щииы с группой разр дов адресов регистров устройств и кода операции периферийной системы, причем коммутаци  производитс  из услови  получени  наиболее коротких программ ЭВМ; переключатель 6, задающий номер устройства сопр жени ; блок 7 усилени , св зывающий устройство с общей шипой ЭВМ; блок 8 усилени , св зывающий устройство с общей щиной (магистралью) периферийной системы; общую шину 9 ЭВМ; общую щину (магистраль ) 10 периферийной системы.
Обща  шина ЭВМ представл ет собой унифицированную систему св зей и сигналов между процессором, оперативной пам тью и устройствами сопр жени  с периферийными устройствами и системами. Св зь между устройствами , участвующими в операции на общей шине, - асинхронна. Магистраль периферийной системы представл ет собой унифицированную систему св зей и сигналов между периферийной системой и блоком управлени , функции которого реализуют рассматриваемое устройство. Система может состо ть из одной или нескольких подсистем, кажда  из которых содержит группу устройств. Каждое устройство может содержать группу адресуемых регистров.
Устройство предназначено дл  согласовани  несовместимых сигналов двух интерфейсов . Большинство сигналов общей шины интерпретируетс  в соответствующие сигналы
периферийной магистрали.
Рассмотрим работу устройства при распределении , например, адресных линий А (О) - А (17) общей шины ЭВМ следующим образом: разр ды А (17) -А (12) указывают начало диапазона адресов периферийной системы , подключенной с помощью устройства сопр жени ; разр ды А (11) и А (8) определ ют адрес периферийного устройства У (8, 4, 2, I); разр ды А (7) и А (4) определ ют адрее регистра устройства Р (8, 4, 2, 1); разр ды А (3) -А (0) определ ют четыре разр да кода операции Ф (8, 4, 2, 1). П тый разр д кода операции, идентифицирующий основной тип операции (записи или чтени ) соответствует сигналу признака операции общей щины ЭВМ.
При прин той системе адресации периферийна  подсистема может содержать до 16 периферийных устройств, каждое из которых
может иметь до 16 регистров.
Из услови  минимального использовани  адресов ЭВМ собственные схемы устройства дл  сопр жени  (с номером один) адресуютс  следующим образом: регистр управлени 
по У (0), Р (0); схема управлени  режимом обработки требовани м по У (0). Р (1), где У (0) и Р (0) обозначают нулевое значение разр дов номеров устройства и регистра. При подобной организации к общей шине
ЭВМ может быть подключено до. восьми таких устройств сопр жени , использующих следующие адреса дл  собственных схем: У(0), Р(П-1), У (0) Р(2П-1), где П - номер устройства сопр жени . Кажда  из подключенных периферийных подсистем использ )ет 2К адресов (К-1024), так как разр ды А (0) -А (11) определ ют адрес регистра и устройства и код операции (четыре разр да). Остальна  часть адресов ЭВМ отводитс  под
адреса  чеек оперативной пам ти и регистры системных периферийных устройств. При этом к каждому устройству сопр жени  может быть подключено от одной до восьми периферийных подсистем (но не более восьми к
ЭВМ), дл  идентификации которых в регистре 2 зарезервировано соответствующее число разр дов дл  хранени  номера периферийной подсистемы. Устройство осуществл ет обмен данными
между регистрами устройств периферийной системы и оперативной пам тью ЭВМ под управлением программы с использованием прерываний . В соответствии с программой определ етс  момент передачи данных и инициируетс  первый этап. На лини х общей шины
выставл етс  следующа  информаци : код заииси, адрес регистра 2, в соответствии с номером устройства сопр жени , код, соответствующий номеру периферийной подсистемы и сигналу разрешени  прерывани , и, после фиксированной задержки, синхросигнал .
Дешифрируетс  поступивший из блока 7 в дешифратор 1 адрес и затем посылаетс  в регистр 2 сигнал приема данных из блока 7 на регистр 2, после приема которых дешифратор 1 вырабатывает ответный синхросигнал и посылает его в блок 7. ЭВМ через блок 7 получает этот синхросигнал, снимает сигнал синхронизации, а затем данные адреса и сигналы управлени . После сн ти  синхросигнала устройство снимает ответный синхросигнал , и на этом первый этап инициировани  операции ввода - вывода заканчиваетс . В результате этого в регистре 2 хранитс  код номера периферийной подсистемы и сигнал «разрешени  прерывани . Затем ЭВМ начинает выполн ть второй этап инициации операции ввода - вывода, посыла  через устройство в один из регистров периферийного устройства управл ющую информацию дл  его запуска. Дл  этого ЭВМ помещает на линии общей шины адрес данной периферийной системы и код записи, адрес периферийного устройства и его регистра, а также соответствующие четыре разр да кода операции, после фиксированной задержки синхросигнала. Дешифратор 1 определ ет, что адрес относитс  к адресам периферийной системы и посылает в блок 4 сигнал о запуске цикла на периферийной магистрали. Блок 4 инициирует цикл периферийной магистрали, передава  в блок 8 номер периферийной подсистемы из коммутатора 5 и синхросигнал. В блок 8 из блока 7 через коммутатор 5 поступают разр ды кода операции, разр ды номера периферийного устройства и номера регистра. Эта информаци  через блок 8 посылаетс  в магистраль 10. После выполнени  операции адресуема  периферийна  подсистема выставл ет синхросигнал и сигналы ответа, которые через блок 8 соответственно передаютс  в блок 4 и в регистр 2. Блок 4 стробирует прием сигналов ответа в соответствующие разр ды регистра 2, а затем снимает информацию и синхросигнал , заканчива  операцию периферийной системы. По сн тию сигналов периферийна  подсистема снимает синхросигнал, после чего блок 4 передает в дешифратор 1 сигнал о завершении цикла периферийной магистрали . Далее дешифратор 1 носылает в блок 7 ответный синхросигнал и затем заканчивает операцию на общей шиие. Этим завершаетс  второй этап инициации операции ввода - вывода в периферийном устройстве.
Значение сигнала ответа, хран щегос  в регистре 2, может быть считано ЭВМ при обращении к регистру 2 по чтению. В этом случае содержимое регистра 2 по сигналу из дешифратора 1 поступает через блок 7 в
ЭВМ. После инициации ввода - вывода в периферийном устройстве ЭВМ продолжает выполнение основной программы. Рассмотрим, например, процедуру передачи данных в регистр устройства периферийной системы, которое в данный момент имеет запрос. Сигнал запроса поступает из магистрали 10 через блок 8 в блок 3. Хран шийс  в регистре 2 сигнал «разрешени  прерывани 
передаетс  в блок 3. По вление сигнала запроса запускает блок 3, который, обменива сь управл юшими сигналами с ЭВМ через блок 7, выполн ет операцию захвата общей шины и прерывание текущей программы. В
результате ЭВМ переходит к программе обслуживани  прерывани  от данного устройства сопр жени .
Программа начинает обычно свою работу с поиска причины прерывани  в периферийной системе, имеющей в нашем одну общую линию запроса. Дл  этого ЭВМ ииипиирует операцию считывани  из пепиферийной системы запросного слова, устанавлива  адрее схемы управлени  релсимом обработки требовани  в соответствии с номером устройства сопр жени , и, после фиксированной задержки, синхросигнал. Дешифратор 1 определ ет по этому синхросигналу поступающий
из блока 7 адрес и устанавливает его соответствие адресу схемы управлени , затем посылает в блок 4 сигнал, по которому в периферийной магистрали начинаетс  цикл режима обработки требовани . Дл  этого блок 4
передает через блок 8 в магистраль 10 сигналы выборки всех подсистем и сигнал считывани  запросов, по которому блок управлени  каждой подсистемы, хран щий сигнал запроса, помещает на линии данных магистрали 10 коды, идентифицирующие источники запросов в подсистеме. На лини х данных устанавливаетс , таким образом, запросиое слово системы. По получении синхросигналов от всех блоков управлени  подсистемами
блок 4 сообщает дешифратору 1, что запросное слово может быть передано в ЭВМ. Дешифратор 1 затем устанавливает ответный синхросигнал, после приема которого ЭВМ считывает запросное слово с линий данных
магистрали через блоки 8 и 7. Дешифратор 1 и ЭВМ заканчивают операцию на общей шине , а блок 4 операцию на магистрали периферийной системы. Затем ЭВМ по программе осуществл ет поиск источника запроса наобработку требовани  в зависимости от прин того в периферийной системе принципа идентификации источников запросов. После определени  программным способом номера регистра периферийного устройства, запрашивающего данные дл  передачи, ЭВМ организует операцию передачи из оперативной пам ти слова данных в этот регистр устройства или приема данных из регистра аналогично описанной выше процедуре инициации операНИИ ввода - вывода.
При сопр жении магистрали периферийной системы с общей шиной ЭВМ использование описываемого 5стройства позвол ет сократить объем его оборудовани , по сравнению с программным устройством сопр жени , нримерио в три раза. С помощью устройства можно радиально подключать периферийные подсистемы к общей шине ЭВМ. При этом, но сравнению с устройствами аналогичного назначени , объем оборудовани  сокращаетс , примерно, в полтора раза. Описываемое устройство позвол ет также одновременно обращатьс  к одинаковым регистрам различных нернферийных подсистем; обращение к регистру периферийной системы осуществл етс  в основном одной операцией по общей шине.

Claims (2)

1.Патент США № 3714635, кл. 340-172.5, опубл. 1973.
2.Патент США № 3710324, кл. 340-172, опубл. 1973.
Ю
SU2113655A 1975-03-14 1975-03-14 Устройство дл сопр жени периферийной системы с электронной вычислительной машиной SU554534A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU2113655A SU554534A1 (ru) 1975-03-14 1975-03-14 Устройство дл сопр жени периферийной системы с электронной вычислительной машиной

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU2113655A SU554534A1 (ru) 1975-03-14 1975-03-14 Устройство дл сопр жени периферийной системы с электронной вычислительной машиной

Publications (1)

Publication Number Publication Date
SU554534A1 true SU554534A1 (ru) 1977-04-15

Family

ID=20612769

Family Applications (1)

Application Number Title Priority Date Filing Date
SU2113655A SU554534A1 (ru) 1975-03-14 1975-03-14 Устройство дл сопр жени периферийной системы с электронной вычислительной машиной

Country Status (1)

Country Link
SU (1) SU554534A1 (ru)

Similar Documents

Publication Publication Date Title
US4174536A (en) Digital communications controller with firmware control
JPH0146892B2 (ru)
JPS57105879A (en) Control system for storage device
US7822903B2 (en) Single bus command having transfer information for transferring data in a processing system
US5920894A (en) Control circuit for generating control signals for controlling read and write accesses to a memory
SU554534A1 (ru) Устройство дл сопр жени периферийной системы с электронной вычислительной машиной
US5430844A (en) Communication control system for transmitting, from one data processing device to another, data along with an identification of the address at which the data is to be stored upon reception
US5588120A (en) Communication control system for transmitting, from one data processing device to another, data of different formats along with an identification of the format and its corresponding DMA controller
SU1596339A1 (ru) Устройство дл сопр жени периферийного устройства с ЭВМ
EP0268231A2 (en) Line condition data collecting system for a telephone exchange
SU860044A2 (ru) Мультиплексный канал
JPH07319829A (ja) データ転送方法
SU911499A1 (ru) Устройство дл обмена
JPH0461388B2 (ru)
KR830001847B1 (ko) 복수의 마이크로세서를 제어하는 시스템
SU1481785A1 (ru) Устройство дл св зи процессоров
SU689439A1 (ru) Устройство дл сопр жени оперативной пам ти с процессором и каналами ввода-вывода
JPH06231032A (ja) アクセス制御装置
SU809191A1 (ru) Устройство дл обработки данных
SU1640703A1 (ru) Устройство дл сопр жени ЭВМ с абонентами
JP2531209B2 (ja) チャネル装置
JPH01315858A (ja) データ転送制御方法及び装置
JPS5489434A (en) Memory access control processing system
SU934834A1 (ru) Устройство дл управлени подключением к магистрали общего блока пам ти
SU1341636A1 (ru) Устройство дл прерывани программ