JP3476660B2 - Ａｔｍスイッチ - Google Patents
ＡｔｍスイッチInfo
- Publication number
- JP3476660B2 JP3476660B2 JP27472397A JP27472397A JP3476660B2 JP 3476660 B2 JP3476660 B2 JP 3476660B2 JP 27472397 A JP27472397 A JP 27472397A JP 27472397 A JP27472397 A JP 27472397A JP 3476660 B2 JP3476660 B2 JP 3476660B2
- Authority
- JP
- Japan
- Prior art keywords
- access module
- reception timing
- transmission timing
- access
- atm switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はＡＴＭ(Asynchronou
s Transfer Mode)に利用する。本発明はセルの競合制御
技術に関する。
s Transfer Mode)に利用する。本発明はセルの競合制御
技術に関する。
【０００２】
【従来の技術】入力ハイウェイから到来するセルをその
セルの宛先情報にしたがって所望の出力ハイウェイに出
力させるためのＡＴＭスイッチでは、複数のセルが同一
の出力ハイウェイを目指すときに発生するセルの衝突を
回避するために、セルの競合制御が行われる。この従来
のＡＴＭスイッチを図６を参照して説明する。図６は従
来のＡＴＭスイッチの構成を示す図である。図６におい
て、符号１−１、１−２、１−３、１−４は入力ハイウ
ェイに接続される入力端子、符号２−１、２−２、２−
３、２−４は出力ハイウェイに接続される出力端子、符
号３はヘッダ内のアドレスが一致したとき、セルを通過
させるアドレスフィルタ、符号４−１、４−２、４−
３、４−４は入力セルバッファ、符号５は先頭のセルが
同一の出力回線を宛先としている場合は、いずれか一方
にのみ送信権を与えるアービトレーション回路である。
セルの宛先情報にしたがって所望の出力ハイウェイに出
力させるためのＡＴＭスイッチでは、複数のセルが同一
の出力ハイウェイを目指すときに発生するセルの衝突を
回避するために、セルの競合制御が行われる。この従来
のＡＴＭスイッチを図６を参照して説明する。図６は従
来のＡＴＭスイッチの構成を示す図である。図６におい
て、符号１−１、１−２、１−３、１−４は入力ハイウ
ェイに接続される入力端子、符号２−１、２−２、２−
３、２−４は出力ハイウェイに接続される出力端子、符
号３はヘッダ内のアドレスが一致したとき、セルを通過
させるアドレスフィルタ、符号４−１、４−２、４−
３、４−４は入力セルバッファ、符号５は先頭のセルが
同一の出力回線を宛先としている場合は、いずれか一方
にのみ送信権を与えるアービトレーション回路である。
【０００３】図６を用いて従来のＡＴＭスイッチとその
問題点を述べる。入力端子１−ｉ（ｉ＝１〜４のいずれ
か）に到来したセルは入力セルバッファ４−ｉに一時蓄
積される。各入力セルバッファ４−１〜４−４の先頭セ
ルの宛先は図６では、それぞれＡ、Ｂ、Ｃ、Ｄであり、
宛先Ａ、Ｂ、Ｃ、Ｄはそれぞれ出力端子２−１、２−
２、２−３、２−４に接続される出力ハイウェイを目指
す。アービトレーション回路５は宛先Ａ、Ｂ、Ｃ、Ｄを
みて同一の宛先をもっているセルは競合しないように調
停作業を行う。
問題点を述べる。入力端子１−ｉ（ｉ＝１〜４のいずれ
か）に到来したセルは入力セルバッファ４−ｉに一時蓄
積される。各入力セルバッファ４−１〜４−４の先頭セ
ルの宛先は図６では、それぞれＡ、Ｂ、Ｃ、Ｄであり、
宛先Ａ、Ｂ、Ｃ、Ｄはそれぞれ出力端子２−１、２−
２、２−３、２−４に接続される出力ハイウェイを目指
す。アービトレーション回路５は宛先Ａ、Ｂ、Ｃ、Ｄを
みて同一の宛先をもっているセルは競合しないように調
停作業を行う。
【０００４】具体的な競合制御の例としては、各出力端
子２−１〜２−４対応にリングアービタを持ち、例え
ば、出力端子２−１に対して、送信リクエストが入力セ
ルバッファ４−３および４−４からあった場合は時刻ｔ
＝１で入力セルバッファ４−３のセル送信を許可したと
き、時刻ｔ＝２では他の入力セルバッファ４−１および
４−２から送信リクエストが発生した場合でも、入力セ
ルバッファ４−４が次の優先となる。この送信権は入力
セルバッファ４−１→４−２→４−３→４−４→４−１
と巡回してまわるためにリングアービタと呼ばれる。
子２−１〜２−４対応にリングアービタを持ち、例え
ば、出力端子２−１に対して、送信リクエストが入力セ
ルバッファ４−３および４−４からあった場合は時刻ｔ
＝１で入力セルバッファ４−３のセル送信を許可したと
き、時刻ｔ＝２では他の入力セルバッファ４−１および
４−２から送信リクエストが発生した場合でも、入力セ
ルバッファ４−４が次の優先となる。この送信権は入力
セルバッファ４−１→４−２→４−３→４−４→４−１
と巡回してまわるためにリングアービタと呼ばれる。
【０００５】送信許可を持ったセルは、入力セルバッフ
ァ４−ｉから読出され、アドレスフィルタ３で所望の出
力端子２−ｉに向かい、アドレスが一致したセルはアド
レスフィルタ３を通過する。
ァ４−ｉから読出され、アドレスフィルタ３で所望の出
力端子２−ｉに向かい、アドレスが一致したセルはアド
レスフィルタ３を通過する。
【０００６】
【発明が解決しようとする課題】このような従来のＡＴ
Ｍスイッチでは、入出力端子数が増加すると、それにと
もなってリングアービタの巡回時間が増加する。すなわ
ち、リングアービタが送信権をある入力セルバッファに
与えるためには、その入力セルバッファから送信予定の
セルの宛先が他の入力セルバッファから送信予定のセル
の宛先と重複しないか否かをその都度、全ての入出力端
子について確認することが必要であり、しかも、その競
合調停制御は１セル時間以内に終了しなければならな
い。したがって、このような時間的制約にともない、Ａ
ＴＭスイッチの大規模化を図ることが困難になる。
Ｍスイッチでは、入出力端子数が増加すると、それにと
もなってリングアービタの巡回時間が増加する。すなわ
ち、リングアービタが送信権をある入力セルバッファに
与えるためには、その入力セルバッファから送信予定の
セルの宛先が他の入力セルバッファから送信予定のセル
の宛先と重複しないか否かをその都度、全ての入出力端
子について確認することが必要であり、しかも、その競
合調停制御は１セル時間以内に終了しなければならな
い。したがって、このような時間的制約にともない、Ａ
ＴＭスイッチの大規模化を図ることが困難になる。
【０００７】また、リングアービタの競合調停制御時間
は１セル時間以内であることから、１セル時間を短くし
てＡＴＭスイッチの高速化を図ろうとしてもリングアー
ビタの競合調停制御時間に依存する制約を受け、高速化
を図ることが困難である。
は１セル時間以内であることから、１セル時間を短くし
てＡＴＭスイッチの高速化を図ろうとしてもリングアー
ビタの競合調停制御時間に依存する制約を受け、高速化
を図ることが困難である。
【０００８】本発明は、このような背景に行われたもの
であって、入出力端子数の増減に簡単に対応することが
できるＡＴＭスイッチを提供することを目的とする。本
発明は、高速化を図ることができるＡＴＭスイッチを提
供することを目的とする。本発明は、大規模化を図るこ
とができるＡＴＭスイッチを提供することを目的とす
る。
であって、入出力端子数の増減に簡単に対応することが
できるＡＴＭスイッチを提供することを目的とする。本
発明は、高速化を図ることができるＡＴＭスイッチを提
供することを目的とする。本発明は、大規模化を図るこ
とができるＡＴＭスイッチを提供することを目的とす
る。
【０００９】
【課題を解決するための手段】本発明は、分散的に複数
のアクセスモジュールを配置し、アクセスモジュール間
は、いっさいの競合調停制御やアービトレーションを行
わず、分散的に処理を行うことを最も主要な特徴とす
る。従来の技術とは、入力端子間で複雑な競合調停制御
が必要でないことが異なる。すなわち、入出力端子数の
増加にともない、アクセスモジュール数が増加しても、
アクセスモジュール間ではいっさいの競合制御やアービ
トレーションを行わないので、従来のように競合調停制
御に要する時間が増加することはなく、簡単にＡＴＭス
イッチの大規模化を図ることができる。また、１セル時
間を短くしてＡＴＭスイッチの高速化を図る場合にも、
従来のように競合調停制御を１セル時間以内に行うとい
った時間的な制約がないために、簡単に高速化を図るこ
とができる。
のアクセスモジュールを配置し、アクセスモジュール間
は、いっさいの競合調停制御やアービトレーションを行
わず、分散的に処理を行うことを最も主要な特徴とす
る。従来の技術とは、入力端子間で複雑な競合調停制御
が必要でないことが異なる。すなわち、入出力端子数の
増加にともない、アクセスモジュール数が増加しても、
アクセスモジュール間ではいっさいの競合制御やアービ
トレーションを行わないので、従来のように競合調停制
御に要する時間が増加することはなく、簡単にＡＴＭス
イッチの大規模化を図ることができる。また、１セル時
間を短くしてＡＴＭスイッチの高速化を図る場合にも、
従来のように競合調停制御を１セル時間以内に行うとい
った時間的な制約がないために、簡単に高速化を図るこ
とができる。
【００１０】すなわち、本発明は、Ｎ個の入力端子に到
来するセルをそれぞれそのセルのヘッダに表示された宛
先にしたがってＮ個の出力端子に振り分けるＡＴＭスイ
ッチである。本発明の特徴とするところは、前記入力端
子と前記出力端子の組毎に設けられたＮ個のアクセスモ
ジュールと、このＮ個のアクセスモジュールを連結する
信号線と、このＮ個のアクセスモジュールを同期させる
同期手段とを備え、この同期手段は、前記Ｎ個のアクセ
スモジュールに対して順次前記信号線からの受信タイミ
ングを設定する手段と、この受信タイミングの中で受信
中のアクセスモジュールに宛てる前記信号線への送信タ
イミングを順次設定する手段とを含むところにある。
来するセルをそれぞれそのセルのヘッダに表示された宛
先にしたがってＮ個の出力端子に振り分けるＡＴＭスイ
ッチである。本発明の特徴とするところは、前記入力端
子と前記出力端子の組毎に設けられたＮ個のアクセスモ
ジュールと、このＮ個のアクセスモジュールを連結する
信号線と、このＮ個のアクセスモジュールを同期させる
同期手段とを備え、この同期手段は、前記Ｎ個のアクセ
スモジュールに対して順次前記信号線からの受信タイミ
ングを設定する手段と、この受信タイミングの中で受信
中のアクセスモジュールに宛てる前記信号線への送信タ
イミングを順次設定する手段とを含むところにある。
【００１１】前記受信タイミングおよび前記送信タイミ
ングは、前記Ｎ個のアクセスモジュールに対して均等に
割当てられ、前記受信タイミングの長さは前記送信タイ
ミングの長さの（Ｎ−１）倍であることが望ましい。
ングは、前記Ｎ個のアクセスモジュールに対して均等に
割当てられ、前記受信タイミングの長さは前記送信タイ
ミングの長さの（Ｎ−１）倍であることが望ましい。
【００１２】すなわち、前記Ｎ個のアクセスモジュール
のいずれかに受信タイミングが割当てられており、この
受信タイミングが割当てられたアクセスモジュール以外
のアクセスモジュールには送信タイミングが割当てられ
ている。これにより、この受信タイミングが割当てられ
たアクセスモジュールは他のアクセスモジュールからの
セルを受信することができる。したがって、各アクセス
モジュールに割当てられる送信タイミングが１／Ｎ時間
であるとすれば、受信タイミングは、 （Ｎ−１）×（１／Ｎ）＝（Ｎ−１）／Ｎ 時間になる。
のいずれかに受信タイミングが割当てられており、この
受信タイミングが割当てられたアクセスモジュール以外
のアクセスモジュールには送信タイミングが割当てられ
ている。これにより、この受信タイミングが割当てられ
たアクセスモジュールは他のアクセスモジュールからの
セルを受信することができる。したがって、各アクセス
モジュールに割当てられる送信タイミングが１／Ｎ時間
であるとすれば、受信タイミングは、 （Ｎ−１）×（１／Ｎ）＝（Ｎ−１）／Ｎ 時間になる。
【００１３】前記受信タイミングおよび前記送信タイミ
ングの関係をこのように一律に設定しておくことによ
り、各アクセスモジュールでは、確立された同期にした
がって自律分散的に前記受信タイミングおよび前記送信
タイミングを設定することができる。アクセスモジュー
ル数に変更が生じた場合には、前記受信タイミングおよ
び前記送信タイミングの長さが変わるが、この場合に
は、その旨を表示した制御用セルなどを用いて各アクセ
スモジュールに変更を通知すればよい。
ングの関係をこのように一律に設定しておくことによ
り、各アクセスモジュールでは、確立された同期にした
がって自律分散的に前記受信タイミングおよび前記送信
タイミングを設定することができる。アクセスモジュー
ル数に変更が生じた場合には、前記受信タイミングおよ
び前記送信タイミングの長さが変わるが、この場合に
は、その旨を表示した制御用セルなどを用いて各アクセ
スモジュールに変更を通知すればよい。
【００１４】前記アクセスモジュールには、前記入力端
子に到来するセルをその宛先毎に一時蓄積するバッファ
を備えることが望ましい。
子に到来するセルをその宛先毎に一時蓄積するバッファ
を備えることが望ましい。
【００１５】あるいは、前記受信タイミングおよび前記
送信タイミングを前記Ｎ個のアクセスモジュールに対し
て均等に割当てるのではなく、前記受信タイミングおよ
び前記送信タイミングは、トラヒックの大きさに応じて
その長さが割当てられるようにしてもよい。例えば、特
定のアクセスモジュールから特定のアクセスモジュール
へのトラヒックが定常的に大きく、トラヒックの偏りが
生じる場合には、そのアクセスモジュール間の受信タイ
ミングおよび送信タイミングを他よりも長くすることに
より、トラヒックの偏りに対応することができる。な
お、トラヒックの偏りが時々刻々変化するような場合に
は、各アクセスモジュールに割当てられる受信タイミン
グおよび送信タイミングを統括的に制御するためのセン
タ装置を設けることによりこれに対応することができ
る。
送信タイミングを前記Ｎ個のアクセスモジュールに対し
て均等に割当てるのではなく、前記受信タイミングおよ
び前記送信タイミングは、トラヒックの大きさに応じて
その長さが割当てられるようにしてもよい。例えば、特
定のアクセスモジュールから特定のアクセスモジュール
へのトラヒックが定常的に大きく、トラヒックの偏りが
生じる場合には、そのアクセスモジュール間の受信タイ
ミングおよび送信タイミングを他よりも長くすることに
より、トラヒックの偏りに対応することができる。な
お、トラヒックの偏りが時々刻々変化するような場合に
は、各アクセスモジュールに割当てられる受信タイミン
グおよび送信タイミングを統括的に制御するためのセン
タ装置を設けることによりこれに対応することができ
る。
【００１６】なお、送信タイミングを与えるアクセスモ
ジュール数が増加すれば、送信タイミングが各アクセス
モジュールを一巡する時間は増加するが、各アクセスモ
ジュール相互間の競合調停制御やアービトレーションを
行う必要がないため、これは入出力端子数の増加にとも
なう従来のリングアービタの競合調停制御時間の増加と
は比較にならないほど小さいものである。
ジュール数が増加すれば、送信タイミングが各アクセス
モジュールを一巡する時間は増加するが、各アクセスモ
ジュール相互間の競合調停制御やアービトレーションを
行う必要がないため、これは入出力端子数の増加にとも
なう従来のリングアービタの競合調停制御時間の増加と
は比較にならないほど小さいものである。
【００１７】
【発明の実施の形態】発明の実施の形態を図１および図
２を参照して説明する。図１は本発明第一実施例のＡＴ
Ｍスイッチの全体構成を示す概念図である。図２は本発
明実施例のＡＴＭスイッチのブロック構成図である。
２を参照して説明する。図１は本発明第一実施例のＡＴ
Ｍスイッチの全体構成を示す概念図である。図２は本発
明実施例のＡＴＭスイッチのブロック構成図である。
【００１８】本発明は、４個の入力端子１−１、１−
２、１−３、１−４に到来するセルをそれぞれそのセル
のヘッダに表示された宛先にしたがって４個の出力端子
２−１、２−２、２−３、２−４に振り分けるＡＴＭス
イッチである。
２、１−３、１−４に到来するセルをそれぞれそのセル
のヘッダに表示された宛先にしたがって４個の出力端子
２−１、２−２、２−３、２−４に振り分けるＡＴＭス
イッチである。
【００１９】ここで、本発明の特徴とするところは、入
力端子１−１、１−２、１−３、１−４と出力端子２−
１、２−２、２−３、２−４の組毎に設けられた４個の
アクセスモジュール７−１、７−２、７−３、７−４
と、この４個のアクセスモジュール７−１、７−２、７
−３、７−４を連結する信号線６と、この４個のアクセ
スモジュール７−１、７−２、７−３、７−４を同期さ
せる同期手段である受信タイミングコントローラ９およ
び送信タイミングコントローラ１０とを備え、受信タイ
ミングコントローラ９は、４個のアクセスモジュール７
−１、７−２、７−３、７−４に対して順次信号線６か
らの受信タイミングを設定し、送信タイミングコントロ
ーラ１０は、この受信タイミングの中で受信中のアクセ
スモジュールに宛てる信号線６への送信タイミングを順
次設定するところにある。
力端子１−１、１−２、１−３、１−４と出力端子２−
１、２−２、２−３、２−４の組毎に設けられた４個の
アクセスモジュール７−１、７−２、７−３、７−４
と、この４個のアクセスモジュール７−１、７−２、７
−３、７−４を連結する信号線６と、この４個のアクセ
スモジュール７−１、７−２、７−３、７−４を同期さ
せる同期手段である受信タイミングコントローラ９およ
び送信タイミングコントローラ１０とを備え、受信タイ
ミングコントローラ９は、４個のアクセスモジュール７
−１、７−２、７−３、７−４に対して順次信号線６か
らの受信タイミングを設定し、送信タイミングコントロ
ーラ１０は、この受信タイミングの中で受信中のアクセ
スモジュールに宛てる信号線６への送信タイミングを順
次設定するところにある。
【００２０】前記受信タイミングおよび前記送信タイミ
ングは、４個のアクセスモジュール７−１、７−２、７
−３、７−４に対して均等に割当てられ、前記受信タイ
ミングの長さは前記送信タイミングの長さの（Ｎ−１）
倍である。
ングは、４個のアクセスモジュール７−１、７−２、７
−３、７−４に対して均等に割当てられ、前記受信タイ
ミングの長さは前記送信タイミングの長さの（Ｎ−１）
倍である。
【００２１】アクセスモジュール７−１、７−２、７−
３、７−４には、入力端子１−１、１−２、１−３、１
−４に到来するセルをその宛先毎に一時蓄積するバッフ
ァ４−１１を備えている。
３、７−４には、入力端子１−１、１−２、１−３、１
−４に到来するセルをその宛先毎に一時蓄積するバッフ
ァ４−１１を備えている。
【００２２】受信タイミングコントローラ９および送信
タイミングコントローラ１０には、同期モジュール３０
からクロック信号および同期信号が信号線２０および２
１を介して供給されている。
タイミングコントローラ１０には、同期モジュール３０
からクロック信号および同期信号が信号線２０および２
１を介して供給されている。
【００２３】
（第一実施例）本発明第一実施例を図１ないし図３を参
照して説明する。図１および図２は上記のとおりであ
る。図３は本発明第一実施例の動作を示すタイムチャー
トである。図１で符号１−１、１−２、１−３、１−４
は入力ハイウェイに接続された入力端子、符号２−１、
２−２、２−３、２−４は出力ハイウェイに接続された
出力端子、符号６は相互にデータを転送する信号線、符
号７−１、７−２、７−３、７−４はアクセスモジュー
ル、符号２０はクロック信号を分配する信号線、符号２
１は同期情報を分配する信号線、符号３０は同期情報お
よびクロック信号を生成する同期モジュールである。
照して説明する。図１および図２は上記のとおりであ
る。図３は本発明第一実施例の動作を示すタイムチャー
トである。図１で符号１−１、１−２、１−３、１−４
は入力ハイウェイに接続された入力端子、符号２−１、
２−２、２−３、２−４は出力ハイウェイに接続された
出力端子、符号６は相互にデータを転送する信号線、符
号７−１、７−２、７−３、７−４はアクセスモジュー
ル、符号２０はクロック信号を分配する信号線、符号２
１は同期情報を分配する信号線、符号３０は同期情報お
よびクロック信号を生成する同期モジュールである。
【００２４】相互のアクセスモジュール７−１〜７−４
間を接続する信号線６はデータ転送系であり、いわゆる
シェアードメディアである。アクセスモジュール７−１
〜７−４は同期モジュール３０の同期情報およびクロッ
ク信号にしたがって互いに同期が確立している。
間を接続する信号線６はデータ転送系であり、いわゆる
シェアードメディアである。アクセスモジュール７−１
〜７−４は同期モジュール３０の同期情報およびクロッ
ク信号にしたがって互いに同期が確立している。
【００２５】図２に示したアクセスモジュール（Ａ）７
−１では、入力端子１−１に到来するセルは、アドレス
フィルタ３−１１により各宛先毎にバッファ４−１１に
キューイングされる。バッファ４−１１からのセルの読
み出しは、順序カウンタ１１により、Ｄ→Ｃ→Ｂ→Ｄ→
Ｃ→Ｂの順序にしたがって行われる。当該キューに待ち
セルが無い場合には、空セルが読み出されることにな
る。送信タイミングコントローラ１０は、上記順序にし
たがい読み出されたセルを、送信タイミングで信号線６
上に送信する。
−１では、入力端子１−１に到来するセルは、アドレス
フィルタ３−１１により各宛先毎にバッファ４−１１に
キューイングされる。バッファ４−１１からのセルの読
み出しは、順序カウンタ１１により、Ｄ→Ｃ→Ｂ→Ｄ→
Ｃ→Ｂの順序にしたがって行われる。当該キューに待ち
セルが無い場合には、空セルが読み出されることにな
る。送信タイミングコントローラ１０は、上記順序にし
たがい読み出されたセルを、送信タイミングで信号線６
上に送信する。
【００２６】図３に示すように、送信タイミングは、４
個のアクセスモジュール７−１、７−２、７−３、７−
４に対して均等に割当てられ一つの送信フレームを構成
する。受信タイミングの長さは送信タイミングの長さの
３倍である。すなわち、受信フレームの長さは送信フレ
ームの長さの３／４であり、受信タイミングが割当てら
れたアクセスモジュールは、他のアクセスモジュールか
ら送信されるセルを受信することができるように送信タ
イミングが設定される。
個のアクセスモジュール７−１、７−２、７−３、７−
４に対して均等に割当てられ一つの送信フレームを構成
する。受信タイミングの長さは送信タイミングの長さの
３倍である。すなわち、受信フレームの長さは送信フレ
ームの長さの３／４であり、受信タイミングが割当てら
れたアクセスモジュールは、他のアクセスモジュールか
ら送信されるセルを受信することができるように送信タ
イミングが設定される。
【００２７】図３の例では、図３（ａ）に示すように、
フレーム先頭からＡ→Ｂ→Ｃと送信タイミングが割当て
られ、このとき、図３（ｂ）に示すように、受信タイミ
ングはＤに割当てられる。したがって、図３（ｃ）に示
すように、アクセスモジュール（Ａ）７−１→アクセス
モジュール（Ｄ）７−４、アクセスモジュール（Ｂ）７
−２→アクセスモジュール（Ｄ）７−４、アクセスモジ
ュール（Ｃ）７−３→アクセスモジュール（Ｄ）７−４
のセル転送が行われる。
フレーム先頭からＡ→Ｂ→Ｃと送信タイミングが割当て
られ、このとき、図３（ｂ）に示すように、受信タイミ
ングはＤに割当てられる。したがって、図３（ｃ）に示
すように、アクセスモジュール（Ａ）７−１→アクセス
モジュール（Ｄ）７−４、アクセスモジュール（Ｂ）７
−２→アクセスモジュール（Ｄ）７−４、アクセスモジ
ュール（Ｃ）７−３→アクセスモジュール（Ｄ）７−４
のセル転送が行われる。
【００２８】このとき、図３（ｄ）に示すように、アク
セスモジュール（Ａ）７−１の送信タイミングコントロ
ーラ１０は、図３（ａ）の自己（Ａ）の送信タイミング
に同期して送信を行う。また、図３（ｅ）に示すよう
に、受信タイミングコントローラ９は自己（Ａ）の受信
タイミングに同期してゲート１２を開き受信を行う。
セスモジュール（Ａ）７−１の送信タイミングコントロ
ーラ１０は、図３（ａ）の自己（Ａ）の送信タイミング
に同期して送信を行う。また、図３（ｅ）に示すよう
に、受信タイミングコントローラ９は自己（Ａ）の受信
タイミングに同期してゲート１２を開き受信を行う。
【００２９】アクセスモジュール（Ａ）７−１の送信タ
イミングにおいては、図３（ｆ）に示すように、アクセ
スモジュール（Ａ）７−１→アクセスモジュール（Ｄ）
７−４、アクセスモジュール（Ａ）７−１→アクセスモ
ジュール（Ｃ）７−３、アクセスモジュール（Ａ）７−
１→アクセスモジュール（Ｂ）７−２、アクセスモジュ
ール（Ａ）７−１→アクセスモジュール（Ｄ）７−４の
セル転送が行われる。
イミングにおいては、図３（ｆ）に示すように、アクセ
スモジュール（Ａ）７−１→アクセスモジュール（Ｄ）
７−４、アクセスモジュール（Ａ）７−１→アクセスモ
ジュール（Ｃ）７−３、アクセスモジュール（Ａ）７−
１→アクセスモジュール（Ｂ）７−２、アクセスモジュ
ール（Ａ）７−１→アクセスモジュール（Ｄ）７−４の
セル転送が行われる。
【００３０】また、アクセスモジュール（Ａ）７−１の
受信タイミングにおいては、図３（ｇ）に示すように、
アクセスモジュール（Ｂ）７−２→アクセスモジュール
（Ａ）７−１、アクセスモジュール（Ｃ）７−３→アク
セスモジュール（Ａ）７−１、アクセスモジュール
（Ｄ）７−４→アクセスモジュール（Ａ）７−１のセル
転送が行われる。
受信タイミングにおいては、図３（ｇ）に示すように、
アクセスモジュール（Ｂ）７−２→アクセスモジュール
（Ａ）７−１、アクセスモジュール（Ｃ）７−３→アク
セスモジュール（Ａ）７−１、アクセスモジュール
（Ｄ）７−４→アクセスモジュール（Ａ）７−１のセル
転送が行われる。
【００３１】このようにアクセスモジュール（Ａ）７−
１により受信されたセルは、速度変換用バッファ１３に
一時蓄積され、速度変換が施されて図３（ｈ）に示すよ
うに、出力端子２−１から出力される。
１により受信されたセルは、速度変換用バッファ１３に
一時蓄積され、速度変換が施されて図３（ｈ）に示すよ
うに、出力端子２−１から出力される。
【００３２】（第二実施例）本発明第二実施例を図４お
よび図５を参照して説明する。図４は本発明第二実施例
のＡＴＭスイッチの全体構成を示す概念図である。図５
は本発明第二実施例の動作を示すタイムチャートであ
る。
よび図５を参照して説明する。図４は本発明第二実施例
のＡＴＭスイッチの全体構成を示す概念図である。図５
は本発明第二実施例の動作を示すタイムチャートであ
る。
【００３３】本発明第二実施例では、前記受信タイミン
グおよび前記送信タイミングは、トラヒックの大きさに
応じてその長さが割当てられる。本発明第二実施例を実
現するためには、図４に示すように、トラヒック制御部
４０を備え、このトラヒック制御部４０では、信号線６
上のトラヒック状況を把握し、そのトラヒックに応じ、
図５に示すように、各アクセスモジュール７−１〜７−
４の送信タイミングおよび受信タイミングを設定する。
図５の例では、アクセスモジュール（Ａ）７−１のトラ
ヒック量が他のアクセスモジュール７−２〜７−４より
も多いため、アクセスモジュール（Ａ）７−１の送信タ
イミングの時間を他のアクセスモジュール７−２〜７−
４よりも大きく設定している。
グおよび前記送信タイミングは、トラヒックの大きさに
応じてその長さが割当てられる。本発明第二実施例を実
現するためには、図４に示すように、トラヒック制御部
４０を備え、このトラヒック制御部４０では、信号線６
上のトラヒック状況を把握し、そのトラヒックに応じ、
図５に示すように、各アクセスモジュール７−１〜７−
４の送信タイミングおよび受信タイミングを設定する。
図５の例では、アクセスモジュール（Ａ）７−１のトラ
ヒック量が他のアクセスモジュール７−２〜７−４より
も多いため、アクセスモジュール（Ａ）７−１の送信タ
イミングの時間を他のアクセスモジュール７−２〜７−
４よりも大きく設定している。
【００３４】なお、トラヒックの偏りが定常的であれ
ば、トラヒック制御部４０を用いることなく、図１に示
した本発明第一実施例と同様の構成により、単に、送信
タイミングおよび受信タイミングの割当て長さをトラヒ
ックの偏りに対応して固定的にそれぞれのアクセスモジ
ュール毎に変えて設定するようにすることもできる。
ば、トラヒック制御部４０を用いることなく、図１に示
した本発明第一実施例と同様の構成により、単に、送信
タイミングおよび受信タイミングの割当て長さをトラヒ
ックの偏りに対応して固定的にそれぞれのアクセスモジ
ュール毎に変えて設定するようにすることもできる。
【００３５】
【発明の効果】以上説明したように、本発明によれば、
入出力回線数の増減に簡単に対応することができる。ま
た、ＡＴＭスイッチの高速化および大規模化を簡単に図
ることができる。
入出力回線数の増減に簡単に対応することができる。ま
た、ＡＴＭスイッチの高速化および大規模化を簡単に図
ることができる。
【図１】本発明第一実施例のＡＴＭスイッチの全体構成
を示す概念図。
を示す概念図。
【図２】本発明実施例のＡＴＭスイッチのブロック構成
図。
図。
【図３】本発明第一実施例の動作を示すタイムチャー
ト。
ト。
【図４】本発明第二実施例のＡＴＭスイッチの全体構成
を示す概念図。
を示す概念図。
【図５】本発明第二実施例の動作を示すタイムチャー
ト。
ト。
【図６】従来のＡＴＭスイッチの構成を示す図。
１−１〜１−４ 入力端子
２−１〜２−４ 出力端子
３、３−１１ アドレスフィルタ
４−１〜４−４、４−１１ バッファ
６、２０、２１ 信号線
７−１〜７−４ アクセスモジュール
９ 受信タイミングコントローラ
１０ 送信タイミングコントローラ
１１ 順序カウンタ
１２ ゲート
１３ 速度変換用バッファ
３０ 同期モジュール
４０ トラヒック制御部
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 12/28
H04Q 3/00
Claims (4)
- 【請求項１】 Ｎ個の入力端子に到来するセルをそれぞ
れそのセルのヘッダに表示された宛先にしたがってＮ個
の出力端子に振り分けるＡＴＭスイッチにおいて、 前記入力端子と前記出力端子の組毎に設けられたＮ個の
アクセスモジュールと、このＮ個のアクセスモジュール
を連結する信号線と、このＮ個のアクセスモジュールを
同期させる同期手段とを備え、 この同期手段は、前記Ｎ個のアクセスモジュールに対し
て順次前記信号線からの受信タイミングを設定する手段
と、この受信タイミングの中で受信中のアクセスモジュ
ールに宛てる前記信号線への送信タイミングを順次設定
する手段とを含むことを特徴とするＡＴＭスイッチ。 - 【請求項２】 前記受信タイミングおよび前記送信タイ
ミングは、前記Ｎ個のアクセスモジュールに対して均等
に割当てられ、前記受信タイミングの長さは前記送信タ
イミングの長さの（Ｎ−１）倍である請求項１記載のＡ
ＴＭスイッチ。 - 【請求項３】 前記アクセスモジュールには、前記入力
端子に到来するセルをその宛先毎に一時蓄積するバッフ
ァを備えた請求項１記載のＡＴＭスイッチ。 - 【請求項４】 前記受信タイミングおよび前記送信タイ
ミングは、トラヒックの大きさに応じてその長さが割当
てられる請求項１記載のＡＴＭスイッチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27472397A JP3476660B2 (ja) | 1997-10-07 | 1997-10-07 | Ａｔｍスイッチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27472397A JP3476660B2 (ja) | 1997-10-07 | 1997-10-07 | Ａｔｍスイッチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11112520A JPH11112520A (ja) | 1999-04-23 |
| JP3476660B2 true JP3476660B2 (ja) | 2003-12-10 |
Family
ID=17545683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27472397A Expired - Fee Related JP3476660B2 (ja) | 1997-10-07 | 1997-10-07 | Ａｔｍスイッチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3476660B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4123845B2 (ja) * | 2002-07-02 | 2008-07-23 | 岩崎電気株式会社 | 紫外線センサおよび紫外線照度計 |
-
1997
- 1997-10-07 JP JP27472397A patent/JP3476660B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11112520A (ja) | 1999-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3899085B2 (ja) | ネットワーク装置 | |
| US4788679A (en) | Packet switch with variable data transfer rate links | |
| JPH02263260A (ja) | メモリアクセススイッチネットワーク | |
| JPH08235141A (ja) | 情報処理システム | |
| JP2002508099A (ja) | 異なるデータ・レートで動作するネットワーク・ポートに関して、共用メモリへのアクセスを調停する方法および装置 | |
| JPS6342542A (ja) | デ−タパケット空間分割スイッチおよびデ−タパケットの交換方法 | |
| US4796022A (en) | Double transit bus system | |
| JP3476660B2 (ja) | Ａｔｍスイッチ | |
| JPS6361530A (ja) | パケツトスイツチ | |
| JP3054395B2 (ja) | Ａｔｍスイッチ | |
| JPH064401A (ja) | メモリアクセス回路 | |
| JP3112208B2 (ja) | マトリクス網回路 | |
| JPH06187311A (ja) | マルチプロセッサシステムおよびプロセッサ間通信方法 | |
| JPH10145433A (ja) | データ転送速度変換装置および通信ネットワークシステム | |
| JP3497756B2 (ja) | 競合制御回路 | |
| JPH07191934A (ja) | 二重バス装置 | |
| JPH05199574A (ja) | Ａｔｍクロスコネクトスイッチ回路 | |
| SU734697A1 (ru) | Коммутационное устройство дл мультипроцессорной системы | |
| JP2785990B2 (ja) | 入出力ポートの状態管理機能を持ったパケット交換スイッチ | |
| JPS6332300B2 (ja) | ||
| JP2976254B2 (ja) | 情報処理装置 | |
| JPH04291548A (ja) | 高速大容量マトリクス型時間分割ラベル交換方式 | |
| JPH0427243A (ja) | Ａｔｍセル集線方式 | |
| CA1235229A (en) | Double transit bus system | |
| JP3505551B2 (ja) | データ転送制御装置とデータ転送制御システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080926 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080926 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090926 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |