JPH05199574A - Ａｔｍクロスコネクトスイッチ回路 - Google Patents
Ａｔｍクロスコネクトスイッチ回路Info
- Publication number
- JPH05199574A JPH05199574A JP774292A JP774292A JPH05199574A JP H05199574 A JPH05199574 A JP H05199574A JP 774292 A JP774292 A JP 774292A JP 774292 A JP774292 A JP 774292A JP H05199574 A JPH05199574 A JP H05199574A
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- output
- input
- switch circuit
- ports
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】
【目的】 本発明は、セルを単位としてＡＴＭ多重され
た信号を収容する複数の入出力ポート間で、入力セルを
その行き先の出力ポートにルーチングするＡＴＭクロス
コネクトスイッチ回路に関し、バッファ動作速度が小さ
く、かつ高い効率を実現できるとともに、小規模な構成
から大規模な構成まで容易に増設することができる大容
量化に適したものとすることを目的とする。 【構成】 複数の出力ポートをグループ化し、複数の入
力ポートを各出力グループ対応に並列展開し、各出力グ
ループ対応に入力セルのルーチングを行う単位スイッチ
モジュールをグループ数並列に配置したことを特徴とす
る。
た信号を収容する複数の入出力ポート間で、入力セルを
その行き先の出力ポートにルーチングするＡＴＭクロス
コネクトスイッチ回路に関し、バッファ動作速度が小さ
く、かつ高い効率を実現できるとともに、小規模な構成
から大規模な構成まで容易に増設することができる大容
量化に適したものとすることを目的とする。 【構成】 複数の出力ポートをグループ化し、複数の入
力ポートを各出力グループ対応に並列展開し、各出力グ
ループ対応に入力セルのルーチングを行う単位スイッチ
モジュールをグループ数並列に配置したことを特徴とす
る。
Description
【０００１】
【産業上の利用分野】本発明は、セルを単位としてＡＴ
Ｍ多重された信号を収容する複数の入出力ポート間で、
入力セルをその行き先の出力ポートにルーチングするＡ
ＴＭクロスコネクトスイッチ回路に関する。特に、最大
システム容量が数十Ｇb/s 以上の大容量のＡＴＭクロス
コネクトスイッチ回路に関する。
Ｍ多重された信号を収容する複数の入出力ポート間で、
入力セルをその行き先の出力ポートにルーチングするＡ
ＴＭクロスコネクトスイッチ回路に関する。特に、最大
システム容量が数十Ｇb/s 以上の大容量のＡＴＭクロス
コネクトスイッチ回路に関する。
【０００２】
【従来の技術】従来のＡＴＭクロスコネクトスイッチ回
路の構成法の中で最も基本的な共通バッファ構成につい
て図５に示す。
路の構成法の中で最も基本的な共通バッファ構成につい
て図５に示す。
【０００３】図５において、固定長の情報ブロックであ
るセル５１は、その宛先を示すヘッダ部と情報部から構
成される。ＡＴＭクロスコネクトスイッチ回路の各入力
ポート５０では宛先の異なるセルが多重化されており、
それらのセルは多重化部５２で時分割多重化されてバッ
ファ（共通バッファ）５３に書き込まれる。同時に、セ
ルの宛先が制御部５４に送られる。制御部５４は、宛先
に対応する出力ポート５６に送出可能となった時点でセ
ルをバッファ５３から読み出す制御を行う。バッファ５
３から読み出されたセルは、分離部５５で対応する出力
ポート５６に振り分けられる。
るセル５１は、その宛先を示すヘッダ部と情報部から構
成される。ＡＴＭクロスコネクトスイッチ回路の各入力
ポート５０では宛先の異なるセルが多重化されており、
それらのセルは多重化部５２で時分割多重化されてバッ
ファ（共通バッファ）５３に書き込まれる。同時に、セ
ルの宛先が制御部５４に送られる。制御部５４は、宛先
に対応する出力ポート５６に送出可能となった時点でセ
ルをバッファ５３から読み出す制御を行う。バッファ５
３から読み出されたセルは、分離部５５で対応する出力
ポート５６に振り分けられる。
【０００４】ここで、図５に示す従来のＡＴＭクロスコ
ネクトスイッチ回路の論理構成を図６に示す。入力ポー
ト５０に入力されるセル５１は、それぞれ速度変換部６
１を介してバス６２上に時分割多重化され、出力ポート
５６に対応するバッファ６３に転送される。このバス６
２とバッファ６３の動作速度は、入力ポート速度をＶ、
入力ポート数をＮとすると、Ｎ×Ｖとなり、入力ポート
速度あるいは入力ポート数に比例して増大する。共通バ
ッファ構成のＡＴＭクロスコネクトスイッチ回路では、
すべての入力ポートに到着したセルを時分割多重処理し
て共通のバッファに収容する構成になっているので、回
路の共用化が図られて回路規模を小さくすることができ
る。しかし、このような構成ではバッファの動作速度が
収容できる容量の上限を決め、従来の技術水準では最大
容量が数Ｇb/s 程度に制限されている。
ネクトスイッチ回路の論理構成を図６に示す。入力ポー
ト５０に入力されるセル５１は、それぞれ速度変換部６
１を介してバス６２上に時分割多重化され、出力ポート
５６に対応するバッファ６３に転送される。このバス６
２とバッファ６３の動作速度は、入力ポート速度をＶ、
入力ポート数をＮとすると、Ｎ×Ｖとなり、入力ポート
速度あるいは入力ポート数に比例して増大する。共通バ
ッファ構成のＡＴＭクロスコネクトスイッチ回路では、
すべての入力ポートに到着したセルを時分割多重処理し
て共通のバッファに収容する構成になっているので、回
路の共用化が図られて回路規模を小さくすることができ
る。しかし、このような構成ではバッファの動作速度が
収容できる容量の上限を決め、従来の技術水準では最大
容量が数Ｇb/s 程度に制限されている。
【０００５】この制限を回避して大容量化を図る構成法
として、図７に示すＡＴＭクロスコネクトスイッチ回路
が提案されている。このＡＴＭクロスコネクトスイッチ
回路は、入力ポート７０に対応してバッファ７１を設置
し、そのバッファ７１と出力ポート７５との間を空間ス
イッチ７３で結合する構成である。このような構成で
は、バッファ７１の先頭セルより順番に出力ポート７５
へ転送されるが、１つの出力ポートに対して複数の入力
ポートから送出要求が発生する場合がある。各時刻には
１つのセルしか転送できないので、バッファ制御部７２
と競合制御部７４が転送すべきセルの選定を行う。
として、図７に示すＡＴＭクロスコネクトスイッチ回路
が提案されている。このＡＴＭクロスコネクトスイッチ
回路は、入力ポート７０に対応してバッファ７１を設置
し、そのバッファ７１と出力ポート７５との間を空間ス
イッチ７３で結合する構成である。このような構成で
は、バッファ７１の先頭セルより順番に出力ポート７５
へ転送されるが、１つの出力ポートに対して複数の入力
ポートから送出要求が発生する場合がある。各時刻には
１つのセルしか転送できないので、バッファ制御部７２
と競合制御部７４が転送すべきセルの選定を行う。
【０００６】このような構成法では入力ポート対応にバ
ッファを設置すればよく、その動作速度はスイッチ規模
にかかわらず一定でよいことと、空間スイッチがバッフ
ァを含まないので全体の回路規模を小さくすることがで
きる利点がある。
ッファを設置すればよく、その動作速度はスイッチ規模
にかかわらず一定でよいことと、空間スイッチがバッフ
ァを含まないので全体の回路規模を小さくすることがで
きる利点がある。
【０００７】
【発明が解決しようとする課題】しかし、図７に示す構
成では、複数のバッファの先頭セルが同じ宛先となって
いる場合には、その中の１つのみが対応する出力ポート
にルーチング可能であるので、他のセルは各バッファで
待つ必要がある。この現象はブロッキングと呼ばれ、こ
れに起因して最大効率が約58％で飽和していた。また、
図７に示す構成では、実際に信号が収容されている入出
力ポートが小さい場合でも、大規模な空間スイッチを最
初から備える必要があり、適正な回路規模を実現するこ
とが困難となり、かつ容量の拡張に対しても柔軟に対応
できる増設性の面で不利であった。
成では、複数のバッファの先頭セルが同じ宛先となって
いる場合には、その中の１つのみが対応する出力ポート
にルーチング可能であるので、他のセルは各バッファで
待つ必要がある。この現象はブロッキングと呼ばれ、こ
れに起因して最大効率が約58％で飽和していた。また、
図７に示す構成では、実際に信号が収容されている入出
力ポートが小さい場合でも、大規模な空間スイッチを最
初から備える必要があり、適正な回路規模を実現するこ
とが困難となり、かつ容量の拡張に対しても柔軟に対応
できる増設性の面で不利であった。
【０００８】本発明は、従来の構成法で問題となってい
たバッファ動作速度が大きくなる点、あるいはバッファ
動作速度は小さくできるものの効率が低くなる点を解決
し、バッファ動作速度が小さく、かつ高い効率を実現で
きるとともに、小規模な構成から大規模な構成まで容易
に増設することができる大容量化に適したＡＴＭクロス
コネクトスイッチ回路を提供することを目的とする。
たバッファ動作速度が大きくなる点、あるいはバッファ
動作速度は小さくできるものの効率が低くなる点を解決
し、バッファ動作速度が小さく、かつ高い効率を実現で
きるとともに、小規模な構成から大規模な構成まで容易
に増設することができる大容量化に適したＡＴＭクロス
コネクトスイッチ回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】請求項１に記載の発明
は、複数の出力ポートをグループ化し、複数の入力ポー
トを各出力グループ対応に並列展開し、各出力グループ
対応に入力セルのルーチングを行う単位スイッチモジュ
ールをグループ数並列に配置したことを特徴とする。
は、複数の出力ポートをグループ化し、複数の入力ポー
トを各出力グループ対応に並列展開し、各出力グループ
対応に入力セルのルーチングを行う単位スイッチモジュ
ールをグループ数並列に配置したことを特徴とする。
【００１０】請求項２に記載の発明は、請求項１に記載
のＡＴＭクロスコネクトスイッチ回路において、単位ス
イッチモジュールは、それぞれ対応する出力グループを
宛先とするセルの蓄積および読み出しを各入力ポート対
応に行う入力バッファと、各出力ポートに送出されるセ
ルの蓄積および読み出しを各出力ポート対応に行う出力
バッファと、前記入力バッファと前記出力バッファとの
間を結合する空間スイッチと、前記入力バッファから前
記出力バッファへ送出されるセルの競合を制御する制御
手段とを備えたことを特徴とする。
のＡＴＭクロスコネクトスイッチ回路において、単位ス
イッチモジュールは、それぞれ対応する出力グループを
宛先とするセルの蓄積および読み出しを各入力ポート対
応に行う入力バッファと、各出力ポートに送出されるセ
ルの蓄積および読み出しを各出力ポート対応に行う出力
バッファと、前記入力バッファと前記出力バッファとの
間を結合する空間スイッチと、前記入力バッファから前
記出力バッファへ送出されるセルの競合を制御する制御
手段とを備えたことを特徴とする。
【００１１】請求項３に記載の発明は、請求項２に記載
のＡＴＭクロスコネクトスイッチ回路において、入力バ
ッファは、複数の入力ポートに対応する共通バッファ構
成とする。
のＡＴＭクロスコネクトスイッチ回路において、入力バ
ッファは、複数の入力ポートに対応する共通バッファ構
成とする。
【００１２】請求項４に記載の発明は、請求項２に記載
のＡＴＭクロスコネクトスイッチ回路において、出力バ
ッファは、各出力グループを構成する複数の出力ポート
に対応する共通バッファ構成とする。
のＡＴＭクロスコネクトスイッチ回路において、出力バ
ッファは、各出力グループを構成する複数の出力ポート
に対応する共通バッファ構成とする。
【００１３】
【作用】請求項１に記載の発明では、複数の出力ポート
をグループ化し、各出力グループ単位でセルのルーチン
グを行う小規模の単位スイッチモジュールを並列に配置
することにより、スループットを低下させることなくス
イッチ回路規模を大きくすることができ、かつ入出力ポ
ートの増設に対して容易にかつ効率よく対応することが
できる。
をグループ化し、各出力グループ単位でセルのルーチン
グを行う小規模の単位スイッチモジュールを並列に配置
することにより、スループットを低下させることなくス
イッチ回路規模を大きくすることができ、かつ入出力ポ
ートの増設に対して容易にかつ効率よく対応することが
できる。
【００１４】請求項２に記載の発明は、出力ポートのグ
ループ化により、出力バッファの最大動作速度がそのグ
ループ規模に対応する速度に限定され、スイッチ回路規
模に比例してバッファ動作速度が増大することを回避す
ることができる。また、入力バッファを宛先の出力グル
ープ対応に並列配置しているために、グループ規模に応
じた最小限のバッファ量で対応することができ、かつ入
力バッファでのブロッキングをほぼ回避することができ
る。
ループ化により、出力バッファの最大動作速度がそのグ
ループ規模に対応する速度に限定され、スイッチ回路規
模に比例してバッファ動作速度が増大することを回避す
ることができる。また、入力バッファを宛先の出力グル
ープ対応に並列配置しているために、グループ規模に応
じた最小限のバッファ量で対応することができ、かつ入
力バッファでのブロッキングをほぼ回避することができ
る。
【００１５】請求項３あるいは請求項４に記載の発明で
は、入力バッファあるいは出力バッファを複数の入力ポ
ートあるいは複数の出力ポートに対応する共通バッファ
とすることにより、回路規模をさらに低減することがで
きる。
は、入力バッファあるいは出力バッファを複数の入力ポ
ートあるいは複数の出力ポートに対応する共通バッファ
とすることにより、回路規模をさらに低減することがで
きる。
【００１６】
【実施例】図１は、本発明の第一実施例構成を示すブロ
ック図である。図において、出力ポート１２をグループ
化し、それぞれ第１出力グループ１２（♯１），第２出
力グループ１２（♯２），…，第ｎ出力グループ１２
（♯ｎ）とし、各出力グループごとに共通バッファを配
置する。この共通バッファは、図５に示す多重化部５
２，バッファ５３，制御部５４，分離部５５と同等の構
成により実現される。
ック図である。図において、出力ポート１２をグループ
化し、それぞれ第１出力グループ１２（♯１），第２出
力グループ１２（♯２），…，第ｎ出力グループ１２
（♯ｎ）とし、各出力グループごとに共通バッファを配
置する。この共通バッファは、図５に示す多重化部５
２，バッファ５３，制御部５４，分離部５５と同等の構
成により実現される。
【００１７】一方、入力ポート１１ごとに設置するバッ
ファを各出力グループ対応に並列に配置し、かつ各出力
グループ対応の共通バッファとの間を空間スイッチで結
合する。すなわち、入力ポート１１側のバッファ構成と
して図７に示すバッファ７１，バッファ制御部７２，空
間スイッチ７３，競合制御部７４と同等のものを配置
し、空間スイッチ７３と多重化部５２とを接続する。な
お、この入力バッファ構成は、図７に示すものに比べて
出力ポート数を少なくしたものに相当する。
ファを各出力グループ対応に並列に配置し、かつ各出力
グループ対応の共通バッファとの間を空間スイッチで結
合する。すなわち、入力ポート１１側のバッファ構成と
して図７に示すバッファ７１，バッファ制御部７２，空
間スイッチ７３，競合制御部７４と同等のものを配置
し、空間スイッチ７３と多重化部５２とを接続する。な
お、この入力バッファ構成は、図７に示すものに比べて
出力ポート数を少なくしたものに相当する。
【００１８】この各出力グループ対応の共通バッファ
と、それに結合される入力ポート１１側のバッファとに
より単位スイッチモジュール１３を構成する。ここで、
単位スイッチモジュール１３（♯１）は第１出力グルー
プ１２（♯１）に対応し、単位スイッチモジュール１３
（♯２）は第２出力グループ１２（♯２）に対応し、単
位スイッチモジュール１３（♯ｎ）は第ｎ出力グループ
１２（♯ｎ）に対応する。
と、それに結合される入力ポート１１側のバッファとに
より単位スイッチモジュール１３を構成する。ここで、
単位スイッチモジュール１３（♯１）は第１出力グルー
プ１２（♯１）に対応し、単位スイッチモジュール１３
（♯２）は第２出力グループ１２（♯２）に対応し、単
位スイッチモジュール１３（♯ｎ）は第ｎ出力グループ
１２（♯ｎ）に対応する。
【００１９】以下、入力セルがその宛先の出力ポートに
どのような手順で到達するかについて説明するが、ここ
では入力ポート１１に到着したセルの宛先が第１出力グ
ループ１２（♯１）の上の出力リンクとする。なお、入
力セルは、すべての単位スイッチモジュール１３にバス
を経由して送出されるので、他の出力グループ上の出力
リンク宛であってもまったく同様に説明される。
どのような手順で到達するかについて説明するが、ここ
では入力ポート１１に到着したセルの宛先が第１出力グ
ループ１２（♯１）の上の出力リンクとする。なお、入
力セルは、すべての単位スイッチモジュール１３にバス
を経由して送出されるので、他の出力グループ上の出力
リンク宛であってもまったく同様に説明される。
【００２０】各単位スイッチモジュール１３内の入力ポ
ートでは、そのセルの宛先をモニタし、対応する出力グ
ループ宛のセルのみそのバッファに取り込む。ここで
は、単位スイッチモジュール１３（♯１）内のバッファ
７１に収容される。バッファ７１はＦＩＦＯ（First-in
First-out) メモリであり、そのセルがバッファの先頭
に到達すると、バッファ制御部７２がセル送出要求信号
を競合制御部７４に送出する。競合制御部７４は、複数
のバッファからのセル送出要求信号を受け付け、空間ス
イッチ７３の出力ポートを割り当てる。
ートでは、そのセルの宛先をモニタし、対応する出力グ
ループ宛のセルのみそのバッファに取り込む。ここで
は、単位スイッチモジュール１３（♯１）内のバッファ
７１に収容される。バッファ７１はＦＩＦＯ（First-in
First-out) メモリであり、そのセルがバッファの先頭
に到達すると、バッファ制御部７２がセル送出要求信号
を競合制御部７４に送出する。競合制御部７４は、複数
のバッファからのセル送出要求信号を受け付け、空間ス
イッチ７３の出力ポートを割り当てる。
【００２１】一般に、単位スイッチモジュール１３の入
力ポート数はその出力ポート数より大きく設定されるの
で、セル送出要求数が空間スイッチ７３の出力ポート数
より大きい場合に、選択されなかったセルはバッファ７
１内に留まる。なお、入力ポートが各出力グループに対
応して並列化され、かつ各バッファ７１にはそれぞれ出
力グループ対応のセルのみが収容されているので、セル
がバッファ７１から空間スイッチ７３を介して転送され
るときには、セルの宛先はその動作に影響しない。すな
わち、本発明では、各単位スイッチモジュール１３の出
力ポートはグループ化されたものの１つであるために、
バッファ７１におけるブロッキングはほぼ解消される。
力ポート数はその出力ポート数より大きく設定されるの
で、セル送出要求数が空間スイッチ７３の出力ポート数
より大きい場合に、選択されなかったセルはバッファ７
１内に留まる。なお、入力ポートが各出力グループに対
応して並列化され、かつ各バッファ７１にはそれぞれ出
力グループ対応のセルのみが収容されているので、セル
がバッファ７１から空間スイッチ７３を介して転送され
るときには、セルの宛先はその動作に影響しない。すな
わち、本発明では、各単位スイッチモジュール１３の出
力ポートはグループ化されたものの１つであるために、
バッファ７１におけるブロッキングはほぼ解消される。
【００２２】空間スイッチ７３から出力されたセルは、
多重化部５２で時分割多重化されて共通のバッファ５３
に収容される。このとき制御部５４は、セルの宛先をチ
ェックし、対応する出力ポートに送出されるように制御
する。その結果、そのセルは最終的に希望する出力ポー
トに送出される。
多重化部５２で時分割多重化されて共通のバッファ５３
に収容される。このとき制御部５４は、セルの宛先をチ
ェックし、対応する出力ポートに送出されるように制御
する。その結果、そのセルは最終的に希望する出力ポー
トに送出される。
【００２３】なお、以上示した構成では、空間スイッチ
７３の後段に設置される小規模のスイッチ回路として従
来の共通バッファを適用した例を示したが、この部分を
図６に示すような出力バッファスイッチで置き換えるこ
とも可能である。また、出力グループごとに共通バッフ
ァを配置する例を示したが、各出力ポートごとに個別に
バッファあるいは出力バッファスイッチを配置してもよ
い。
７３の後段に設置される小規模のスイッチ回路として従
来の共通バッファを適用した例を示したが、この部分を
図６に示すような出力バッファスイッチで置き換えるこ
とも可能である。また、出力グループごとに共通バッフ
ァを配置する例を示したが、各出力ポートごとに個別に
バッファあるいは出力バッファスイッチを配置してもよ
い。
【００２４】図２は、本発明の第二実施例構成を示すブ
ロック図である。図において、出力ポート１２をグルー
プ化し、各出力グループごとに共通バッファ（多重化部
５１，バッファ５３，制御部５４，分離部５５）を配置
する構成は第一実施例と同様である。
ロック図である。図において、出力ポート１２をグルー
プ化し、各出力グループごとに共通バッファ（多重化部
５１，バッファ５３，制御部５４，分離部５５）を配置
する構成は第一実施例と同様である。
【００２５】本実施例の特徴とするところは、第一実施
例が入力ポート１１ごとに個別にバッファを設置したの
に対して、図５に示す構成と同様の共通バッファ（多重
化部５１，バッファ５３，制御部５４，分離部５５）に
より、バッファを共有化した構成にある。なお、競合制
御部７４は、各共通バッファの制御部５４に対して競合
制御を行う。
例が入力ポート１１ごとに個別にバッファを設置したの
に対して、図５に示す構成と同様の共通バッファ（多重
化部５１，バッファ５３，制御部５４，分離部５５）に
より、バッファを共有化した構成にある。なお、競合制
御部７４は、各共通バッファの制御部５４に対して競合
制御を行う。
【００２６】このようなバッファの共有化により回路規
模が削減でき、スイッチ回路の小型化が可能となる。な
お、本実施例構成における入力ポート側の共通バッファ
では、ある入力ポートからのセルはすべてその入力位置
と同じ位置から送出されるスイッチングパターンとな
る。この構成は、図１に示す各入力ポート対応のバッフ
ァ７１がバッファ５３に集約されただけであり、基本的
な動作は第一実施例のものと同じである。
模が削減でき、スイッチ回路の小型化が可能となる。な
お、本実施例構成における入力ポート側の共通バッファ
では、ある入力ポートからのセルはすべてその入力位置
と同じ位置から送出されるスイッチングパターンとな
る。この構成は、図１に示す各入力ポート対応のバッフ
ァ７１がバッファ５３に集約されただけであり、基本的
な動作は第一実施例のものと同じである。
【００２７】図３は、第一実施例あるいは第二実施例に
示した構成（１つの単位スイッチモジュール）のキュー
イングモデルを示す図である。図において、入力ポート
３０1 〜３０n のバッファに相当するＭ／Ｄ／Ｓ（Ｓ＞
１）モデル３１は、入力バッファ３２1 〜３２n と、入
力ポートに対するサーバ３３1 ，３３2 により構成され
る。出力ポート３４1 ，３４2 のバッファに相当するＭ
／Ｄ／１モデル３５1 ，３５2 は、それぞれ出力バッフ
ァ３６1，３６2と、出力ポートに対するサーバ３７1 ，
３７2 により構成される。
示した構成（１つの単位スイッチモジュール）のキュー
イングモデルを示す図である。図において、入力ポート
３０1 〜３０n のバッファに相当するＭ／Ｄ／Ｓ（Ｓ＞
１）モデル３１は、入力バッファ３２1 〜３２n と、入
力ポートに対するサーバ３３1 ，３３2 により構成され
る。出力ポート３４1 ，３４2 のバッファに相当するＭ
／Ｄ／１モデル３５1 ，３５2 は、それぞれ出力バッフ
ァ３６1，３６2と、出力ポートに対するサーバ３７1 ，
３７2 により構成される。
【００２８】入力ポート３０1 〜３０n に到着したセル
は入力バッファ３２1 〜３２n に収容され、複数個（こ
こでは２個）のサーバ３３1 ，３３2 の空いてるものに
よってサービスされ、その後対応する出力バッファに収
容され、そのサーバでサービスされた後に出力される。
この場合のセルの平均遅延時間特性は、Ｍ／Ｄ／ＳとＭ
／Ｄ／１の平均遅延時間特性の和となり、図４に示すも
のとなる。
は入力バッファ３２1 〜３２n に収容され、複数個（こ
こでは２個）のサーバ３３1 ，３３2 の空いてるものに
よってサービスされ、その後対応する出力バッファに収
容され、そのサーバでサービスされた後に出力される。
この場合のセルの平均遅延時間特性は、Ｍ／Ｄ／ＳとＭ
／Ｄ／１の平均遅延時間特性の和となり、図４に示すも
のとなる。
【００２９】図４において、横軸は入力ポートにおける
１スロット当たりの平均セル到着率を示し、縦軸は平均
遅延時間（セル単位）を示す。なお、図７に示す従来の
入力バッファ構成の平均遅延時間特性は、図４に点線で
示す。このように、従来の入力バッファ構成では最大で
も約58％の効率しか得られないが、本発明の構成法では
最大 100％近い効率を得ることができる。
１スロット当たりの平均セル到着率を示し、縦軸は平均
遅延時間（セル単位）を示す。なお、図７に示す従来の
入力バッファ構成の平均遅延時間特性は、図４に点線で
示す。このように、従来の入力バッファ構成では最大で
も約58％の効率しか得られないが、本発明の構成法では
最大 100％近い効率を得ることができる。
【００３０】ところで、上述した本発明実施例の構成
は、出力グループごとにモジュール化されており、入出
力ポート数に応じて単位スイッチモジュールを設置すれ
ばよいので、スイッチ規模の拡張が容易である。すなわ
ち、図１および図２に示す構成では、スイッチ規模の増
設に際して単位スイッチモジュールを追加し、入力ポー
ト信号バスに接続すればよいので、既存のスイッチモジ
ュールの動作に影響を与えることなく増設が可能であ
る。
は、出力グループごとにモジュール化されており、入出
力ポート数に応じて単位スイッチモジュールを設置すれ
ばよいので、スイッチ規模の拡張が容易である。すなわ
ち、図１および図２に示す構成では、スイッチ規模の増
設に際して単位スイッチモジュールを追加し、入力ポー
ト信号バスに接続すればよいので、既存のスイッチモジ
ュールの動作に影響を与えることなく増設が可能であ
る。
【００３１】
【発明の効果】本発明は、出力ポートをグループ化し、
入力ポートを出力グループ対応に並列展開することによ
り、大容量化に際しても小さなバッファ動作速度で対応
することができ、かつ高い効率を実現することができ
る。また、出力ポートのグループ化に伴って単位スイッ
チモジュール化を実現することにより、小規模な構成か
ら大規模な構成まで容易に増設することができ、ＡＴＭ
クロスコネクトスイッチ回路の大容量化に柔軟かつ経済
的に対応することができる。
入力ポートを出力グループ対応に並列展開することによ
り、大容量化に際しても小さなバッファ動作速度で対応
することができ、かつ高い効率を実現することができ
る。また、出力ポートのグループ化に伴って単位スイッ
チモジュール化を実現することにより、小規模な構成か
ら大規模な構成まで容易に増設することができ、ＡＴＭ
クロスコネクトスイッチ回路の大容量化に柔軟かつ経済
的に対応することができる。
【図１】本発明の第一実施例構成を示すブロック図であ
る。
る。
【図２】本発明の第二実施例構成を示すブロック図であ
る。
る。
【図３】第一実施例あるいは第二実施例に示した構成
（１つの単位スイッチモジュール）のキューイングモデ
ルを示す図である。
（１つの単位スイッチモジュール）のキューイングモデ
ルを示す図である。
【図４】第一実施例および第二実施例における平均遅延
時間−スループット特性を示す図である。
時間−スループット特性を示す図である。
【図５】従来の共通バッファ構成のＡＴＭクロスコネク
トスイッチ回路の基本構成を示すブロック図である。
トスイッチ回路の基本構成を示すブロック図である。
【図６】従来のＡＴＭクロスコネクトスイッチ回路の論
理構成を示す図である。
理構成を示す図である。
【図７】大容量化に適した従来のＡＴＭクロスコネクト
スイッチ回路の構成例を示すブロック図である。
スイッチ回路の構成例を示すブロック図である。
１１ 入力ポート １２ 出力ポート １３ 単位スイッチモジュール ３０ 入力ポート ３１ Ｍ／Ｄ／Ｓ（Ｓ＞１）モデル ３２ 入力バッファ ３３ サーバ ３４ 出力ポート ３５ Ｍ／Ｄ／１モデル ３６ 出力バッファ ３７ サーバ ５０ 入力ポート ５１ セル ５２ 多重化部 ５３ バッファ ５４ 制御部 ５５ 分離部 ５６ 出力ポート ７０ 入力ポート ７１ バッファ ７２ バッファ制御部 ７３ 空間スイッチ ７４ 競合制御部 ７５ 出力ポート
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｑ 3/52 １０１ Ｚ 9076−5Ｋ
Claims (4)
- 【請求項１】 複数の出力ポートをグループ化し、複数
の入力ポートを各出力グループ対応に並列展開し、各出
力グループ対応に入力セルのルーチングを行う単位スイ
ッチモジュールをグループ数並列に配置したことを特徴
とするＡＴＭクロスコネクトスイッチ回路。 - 【請求項２】 請求項１に記載のＡＴＭクロスコネクト
スイッチ回路において、 単位スイッチモジュールは、 それぞれ対応する出力グループを宛先とするセルの蓄積
および読み出しを各入力ポート対応に行う入力バッファ
と、 各出力ポートに送出されるセルの蓄積および読み出しを
各出力ポート対応に行う出力バッファと、 前記入力バッファと前記出力バッファとの間を結合する
空間スイッチと、 前記入力バッファから前記出力バッファへ送出されるセ
ルの競合を制御する制御手段とを備えたことを特徴とす
るＡＴＭクロスコネクトスイッチ回路。 - 【請求項３】 請求項２に記載のＡＴＭクロスコネクト
スイッチ回路において、 入力バッファは、複数の入力ポートに対応する共通バッ
ファ構成とすることを特徴とするＡＴＭクロスコネクト
スイッチ回路。 - 【請求項４】 請求項２に記載のＡＴＭクロスコネクト
スイッチ回路において、 出力バッファは、各出力グループを構成する複数の出力
ポートに対応する共通バッファ構成とすることを特徴と
するＡＴＭクロスコネクトスイッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP774292A JPH05199574A (ja) | 1992-01-20 | 1992-01-20 | Ａｔｍクロスコネクトスイッチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP774292A JPH05199574A (ja) | 1992-01-20 | 1992-01-20 | Ａｔｍクロスコネクトスイッチ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05199574A true JPH05199574A (ja) | 1993-08-06 |
Family
ID=11674158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP774292A Pending JPH05199574A (ja) | 1992-01-20 | 1992-01-20 | Ａｔｍクロスコネクトスイッチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05199574A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5619495A (en) * | 1994-09-02 | 1997-04-08 | Mitsubishi Denki Kabushiki Kaisha | Cell switching apparatus and a cell switching system |
| JP2011188155A (ja) * | 2010-03-08 | 2011-09-22 | Mitsubishi Electric Corp | 独自ネットワークを集線可能とした汎用スイッチングハブ |
| JP2013085193A (ja) * | 2011-10-12 | 2013-05-09 | Fujitsu Ltd | 回線切替装置 |
-
1992
- 1992-01-20 JP JP774292A patent/JPH05199574A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5619495A (en) * | 1994-09-02 | 1997-04-08 | Mitsubishi Denki Kabushiki Kaisha | Cell switching apparatus and a cell switching system |
| EP0700187A3 (en) * | 1994-09-02 | 1999-11-10 | Mitsubishi Denki Kabushiki Kaisha | A cell switching apparatus and a cell switching system |
| JP2011188155A (ja) * | 2010-03-08 | 2011-09-22 | Mitsubishi Electric Corp | 独自ネットワークを集線可能とした汎用スイッチングハブ |
| JP2013085193A (ja) * | 2011-10-12 | 2013-05-09 | Fujitsu Ltd | 回線切替装置 |
| US9277299B2 (en) | 2011-10-12 | 2016-03-01 | Fujitsu Limited | Line switching device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2618327B2 (ja) | 広帯域入力バッファａｔｍスイッチ | |
| US5475679A (en) | Large capacity ATM switch | |
| US5126999A (en) | Method and apparatus for input-buffered asynchronous transfer mode switching | |
| EP0300061B1 (en) | Self-routing switching system | |
| US4788679A (en) | Packet switch with variable data transfer rate links | |
| JPH05207062A (ja) | パケット交換方式 | |
| JPH10512422A (ja) | 大容量ａｔｍ交換機 | |
| JP3269273B2 (ja) | セル交換装置及びセル交換システム | |
| US6046982A (en) | Method and apparatus for reducing data loss in data transfer devices | |
| JP3368881B2 (ja) | 入力バッファ型パケット交換機 | |
| JPH05199574A (ja) | Ａｔｍクロスコネクトスイッチ回路 | |
| JPH06244869A (ja) | パケット交換方法および交換システム | |
| JPS6367047A (ja) | パケツトスイツチ | |
| JPH05160852A (ja) | Ａｔｍクロスコネクト装置 | |
| JPH04286438A (ja) | Ａｔｍクロスコネクト装置 | |
| JPH0831877B2 (ja) | パケツトスイツチ | |
| JPH01500634A (ja) | 自己ルーチング交換システム | |
| JP2962667B2 (ja) | 非同期転送モード交換システム | |
| JP3079068B2 (ja) | Ａｔｍスイッチ | |
| JPH06120973A (ja) | Ａｔｍクロスコネクト回路 | |
| JP3476660B2 (ja) | Ａｔｍスイッチ | |
| JP2700041B2 (ja) | セル交換装置 | |
| JPH08251173A (ja) | データ交換装置 | |
| JP2741110B2 (ja) | スイッチングシステム | |
| JPH0670350A (ja) | スイッチング・システム |