JPH06120973A

JPH06120973A - Ａｔｍクロスコネクト回路

Info

Publication number: JPH06120973A
Application number: JP26722792A
Authority: JP
Inventors: Hitoshi Obara; 仁小原; Yoshiyuki Hamazumi; 義之浜住; Mitsuhiro Tejima; 光啓手島
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1992-10-06
Filing date: 1992-10-06
Publication date: 1994-04-28

Abstract

(57)【要約】【目的】大容量のＡＴＭクロスコネクト回路を簡易か
つ経済的に実現することを目的とする。【構成】各入力バッファ部は、各バッファ部単位でセ
ルのルーチングを行う小規模のＡＴＭスイッチ回路、お
よび到着したセルの宛先情報を含むセル送出要求を出力
するとともにそれらのセル送出要求に応じた転送情報を
得る制御部を含む。各出力バッファ部は、各バッファ部
単位でセルのルーチングを行う小規模のＡＴＭスイッチ
回路で構成される。そして、各入力バッファ部と各出力
バッファ部との間が小規模の空間スイッチで結合され
る。また、共通制御部は、セル送出要求を受け取り、出
力バッファ部に至るセル転送制御に用いられる転送情報
を各入力バッファ部に返送する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、広帯域ＩＳＤＮ用の多
重化方式として国際標準化されているＡＴＭ方式を基本
とした通信網のノードにおいて使用され、入力セルを宛
先の出力ポートにルーチングするＡＴＭクロスコネクト
回路に関し、特に、入出力速度が数１００Ｍb/s 〜数Ｇ
b/s であって、入出力ポートが数１００本（システム容
量が数１０Ｇb/s 〜数１００Ｇb/s ）以上である高速大
容量のＡＴＭクロスコネクト回路に関する。

【０００２】

【従来の技術】図１２は、従来のＡＴＭクロスコネクト
回路の構成のうちもっとも基本的な構成である共通バッ
ファ構成によるＡＴＭクロスコネクト回路の構成を示す
構成図である。図１２において、１２１は固定長の情報
ブロックであるＡＴＭセル（いか、セルという。）を示
している。セル１２１は、長さ５３バイトであり、宛先
に対応する情報などを含む５バイトのヘッダ部と４８バ
イトの情報部で構成される。

【０００３】入力ポート部１０の各入力ポート１０ａ〜
１０ｃには、宛先の異なるセルが到着するが、それらの
セルは、多重化回路（ＭＵＸ）１２２で多重化され共通
メモリ１２３に書き込まれる。同時に、セルの宛先とそ
のセルが書き込まれた共通メモリ１２３の書き込みアド
レスが制御部１２４に送られる。多重分離回路（ＤＭ
Ｘ）１２５は、出力ポート部１２の各出力ポート１２ａ
〜１２ｃを順に共通メモリ１２３と接続し、制御部１４
から与えられる読み出しアドレスに従って、出力ポー
ト部１２に送出すべきセルを共通メモリ１２３から読み
出す。

【０００４】ここで、図１３に示す制御部１２４の構成
例にもとづいて、共通メモリ１２３の読み出し動作につ
いて説明する。制御部１２４には各出力ポート１２ａ〜
１２ｃに対応したＦＩＦＯメモリ１３１〜１３３が設け
られ、セルの書き込みアドレスは、そのセルの行き先
のポートに対応したＦＩＦＯメモリに書き込まれる。一
方、選択回路１３４は、多重分離回路１２５の出力ポー
ト接続動作と同期して、共通メモリ１２３に接続された
ポートに対応したＦＩＦＯメモリからアドレスを取り出
し、それを読み出しアドレスとして共通メモリ１２３
に供給する。

【０００５】このように、共通バッファ構成によるＡＴ
Ｍクロスコネクト回路は、セルそのものを時分割処理し
て単一の共通メモリに書き込むこととセルが書き込まれ
たメモリのアドレスを出力側のポート対応に配置するこ
ととでルーティング処理を進めている。ここで、アドレ
ス情報の大きさは高々２〜３バイトであり、セル長の５
３バイトに比べて非常に小さい。よって、入力ポート部
１０に到着したセルを出力ポート毎に配置された専用の
メモリに収容する場合に比べて、多重処理による回路の
共用化と大群化効果による必要メモリの削減により、回
路規模を小さくすることができる。

【０００６】しかし、共通バッファ構成では共通メモリ
の動作速度が収容できる容量の上限を決め、並列展開の
上限である５３バイト単位でセルを処理しても従来の技
術水準では最大容量が２０Ｇb/s 程度に制限される。

【０００７】このような容量制限を回避してさらに大容
量化を図る回路の構成法として、図１４〜図１６にそれ
ぞれ示すＡＴＭクロスコネクト回路が提案されている。
図１４に示すＡＴＭクロスコネクト回路は、図１２に基
本構成として示された回路の共通メモリを全ての出力ポ
ートに対応して設置し並列バッファ構成を特徴としてい
る。このＡＴＭクロスコネクト回路において、各入力ポ
ート部１０₁〜１０₃から入力されたセルは、各多重化
回路１４１₁〜１４１₃で１本の高速信号に多重化さ
れ、出力ポート部１２₁〜１２₃に対応して設置されて
いる共通メモリ１４２₁₁〜１４２₁₃，１４２₂₁〜１４２
₂₃，１４２₃₁〜１４２₃₃のうちの各多重化回路１４１₁
〜１４１₃に割り当てられているものに書き込まれる。

【０００８】ここで、共通メモリは出力ポート部１２₁
〜１２₃に対応して設置されているので、各出力ポート
部１２₁〜１２₃において、独立してセルを読み出すこ
とが可能になる。

【０００９】図１５に示すＡＴＭクロスコネクト回路
は、共通メモリがマトリックス状に配置されたクロスポ
イントバッファ構成を特徴としている。この構成は、図
１４に示したものと等価であり、両図において、同一符
号の共通メモリは同じ動作を行う。図１４に示したもの
との相違は、回路分割の違いにある。すなわち、図１４
に示した構成は、共通メモリを出力ポート部１２₁〜１
２₃対応に集中配置するものであるが、図１５に示す構
成は、クロスポイントに存在する個々の共通メモリを独
立させたものである。

【００１０】図１５に示すＡＴＭクロスコネクト回路に
おいても、共通メモリが出力ポート部１２₁〜１２₃に
対応して設置されているので、各出力ポート部１２₁〜
１２ ₃において、独立してセルを読み出すことが可能に
なる。従って、いずれの構成においても、入出力ポート
の増加に対して、共通メモリを追加することにより共通
メモリ動作速度が一定のままで対処でき、大容量化が可
能である。

【００１１】しかし、これらの構成では、複数の共通メ
モリが並列にあるいはマトリックス状に配置されるの
で、配線数と回路規模がポート数の２乗に比例して大き
くなり、実際に実現可能な容量は、図１２に示す基本構
成の場合に比べて数倍程度が限界である。

【００１２】図１４または図１５に示された複数の共通
メモリ配置によるＡＴＭクロスコネクト回路が有する問
題点を解決するために、図１６に示すＡＴＭクロスコネ
クト回路が提案されている。このＡＴＭクロスコネクト
回路は、各出力ポート部１２対応に共通バッファが配置
され、それらと入力側とを空間スイッチ１６６で結合す
ることを特徴とする。ここで、共通バッファを出力バッ
ファ部１６３と呼ぶ。入力ポート部１０の各入力ポート
に到着したセルは、各ヘッダチェック回路１６１に入力
する。ヘッダチェック回路１６１は、入力されたセルの
バッファ機能を有するが、さらにセルの宛先を解読し、
制御リンク１６８を介してその宛先に応じた出力ポート
番号をセル送出要求信号として共通制御部１６７に送出
する。共通制御部１６７は、セル転送に必要な制御デー
タ（空間スイッチ１６６のルーチング情報）を、制御リ
ンク１６８を介してヘッダチェック回路１６１に返送す
る。

【００１３】図１７は、共通制御部１６７の構成例を示
すものであり、図において、１７１は、出力ポート番号
が示す出力ポートが属する出力バッファ部１６３を識別
するデコーダ、１７２は、出力バッファ部対応に設置さ
れその出力バッファ部宛のセル数を計数するカウンタで
ある。

【００１４】共通制御部１６７において、セル送出要求
信号が受信されると、その信号が示す宛先に応じた出力
ポート番号に対応したカウンタの計数値が＋１される。
そして、その計数値はヘッダチェック回路１６１に返送
されるが、返送された値は、そのセルに割り当てられた
出力バッファ部１６３の入力リンク部１６５における入
力リンクの番号を示す制御データである。よって、その
セルは、空間スイッチ１６６によって、制御データの示
す番号の入力リンクを経由して宛先に応じた出力ポート
が属する出力バッファ部１６３に、転送される。そし
て、出力バッファ部１６３において、図１２に示した基
本構成における処理と同様の処理が行われる。

【００１５】ここで、ある出力バッファ部１６３には、
同時に、入力リンク数と同数のセルを出力することがで
きる。よって、複数の入力ポートに、ある１つの出力バ
ッファ部１６３に転送されるべきセルが同時に到着して
も、それらの数が出力バッファ部１６３の入力リンク数
以下であれば、それらは全てその出力バッファ部１６３
に転送される。ただし、到着したセルの数が入力リンク
数を越えると、入力リンク数の値を越えるリンク番号が
割り当てられるセルが生ずることになり、その場合にそ
のセルは廃棄される。ただし、出力バッファ部１６３の
リンクサイズをある程度大きくするとセルの廃棄率は小
さくなることが知られているので、そのようにして入力
リンク部１６５におけるセルの競合を緩和することがで
きる。

【００１６】

【発明が解決しようとする課題】図１６に示す構成は、
出力バッファ部１６３以外に空間スイッチ１６６および
共通制御部１６７を必要とするが、共通メモリ１４２₁₁
〜１４２₃₃が並列にまたはマトリックス状に接続された
構成に比べると、空間スイッチ１６６および共通制御部
１６７ともに回路規模は小さい。また、出力バッファ部
１６３の回路規模はＡＴＭクロスコネクト回路のスイッ
チサイズに比例して増加するので、所定のスイッチサイ
ズを越える場合には、図１２および図１４に示す共通バ
ッファ構成のＡＴＭクロスコネクト回路に比べ、回路規
模を小さくすることができる。

【００１７】しかし、図１６に示す構成にあっても、以
下のような問題点がある。 (1) スイッチサイズが大きくなると、大規模な空間スイ
ッチ１６６が必要になる。空間スイッチ１６６はゲート
回路のみで構成できるので、回路構成は簡単である。し
かし、クロスバ型の空間スイッチ１６６の回路規模はポ
ート数の２乗のオーダで増大するために、ある程度以上
の大規模な空間スイッチ１６６の実現は困難である。ま
た、空間スイッチ１６６を用いたものは、要求される容
量が小さい場合であっても、拡張性を考慮すると最初か
ら大規模な空間スイッチ１６６が求められるので、シス
テム導入当初の経済性が問題になる。

【００１８】(2) 出力バッファ部１６３へのセル転送に
先立って、ヘッダチェック回路１６１がセル送出要求信
号を共通制御部１６７に送出し共通制御部１６７から制
御データ受信する処理が必要である。この処理は１セル
時間内に実行されなければならないが、スイッチサイズ
が大きくなると、ヘッダチェック回路１６１と共通制御
部１６７との間の距離に起因する信号伝搬遅延時間が大
きくなり、処理時間が１セル時間を越えてしまう。

【００１９】(3) 到着した全てのセルの転送制御を共通
制御部１６７で集中的に実行するので、スイッチサイズ
が大きくなると共通制御部１６７に要求される処理能力
が増大する。すなわち、共通制御部１６７の処理能力で
スイッチサイズが規制される。

【００２０】よって、本発明は、大容量のＡＴＭクロス
コネクト回路を簡易かつ経済的に実現することを目的と
し、併せて、空間スイッチを用いた構成において回路構
成がモジュール化されたものを提供することを目的とす
る。また、ある１つの出力モジュールにその入力リンク
数を越えるセルが配信されないように競合制御を行う際
に、効率の改善を図りうるもの、および、競合制御に必
要な処理部分がモジュール化されるとともに簡易かつ低
速の回路で実現しうるものを提供することをも目的とす
る。

【００２１】

【課題を解決するための手段】請求項１記載の発明に係
るＡＴＭクロスコネクト回路は、セルが到着する複数の
入力ポートおよびセルが出力される出力ポートがグルー
プ分けされたものであって、各グループにおける入力ポ
ートを収容しそれらの入力ポートに到着したセルを転送
情報に従って複数の出力リンクのいずれかに出力する各
入力モジュールと、各グループにおける出力ポートを収
容しいずれかの入力リンクに入力したセルを宛先情報に
従って収容されている出力ポートのいずれかに送出する
各出力モジュールとを備え、さらに、各入力モジュール
の出力リンクおよび各出力モジュールの入力リンクがグ
ループ分けされたものであって、各グループにおける出
力リンクと各グループにおける入力リンクとを接続しそ
れらの出力リンクに出力されたセルを転送情報に従って
いずれかの出力モジュールの入力リンクに送出する各空
間スイッチと、各入力モジュール対応に設けられ、入力
モジュールに到着したセルの宛先情報を含むセル送出要
求を出力するとともに、それらのセル送出要求に応じた
転送情報を得てその転送情報を入力モジュールに供給す
る各入力制御手段と、各入力制御手段からセル送出要求
を受け取り、出力モジュールに至るセル転送制御に用い
られる転送情報を各入力制御手段に返送する競合制御手
段とを備えたものである。

【００２２】請求項２記載の発明に係るＡＴＭクロスコ
ネクト回路は、請求項１記載の発明に係るＡＴＭクロス
コネクト回路において、空間スイッチが、各入力モジュ
ールの出力リンクのそれぞれに対応して配置され転送情
報に応じた波長の光信号であって入力されたセルのデー
タで変調された光信号を送出する各波長可変光信号出力
手段と、各波長可変光信号出力手段が送出した光信号を
波長多重し、その多重光を分配する波長多重分配手段
と、各出力モジュールの入力リンクのそれぞれに対応し
て配置され、波長多重分配手段の出力信号から、対応す
る出力モジュール宛の光信号を選択的に受信する選択受
信手段とものである。

【００２３】請求項３記載の発明に係るＡＴＭクロスコ
ネクト回路は、請求項１記載の発明に係るＡＴＭクロス
コネクト回路において、空間スイッチが、各入力モジュ
ールの出力リンクのそれぞれに対応して配置され固定波
長の光信号であって入力されたセルのデータで変調され
た光信号を送出する各固定波長光信号出力手段と、各固
定波長光信号出力手段が送出した光信号を転送情報に応
じてスイッチングする光スイッチング手段と、各出力モ
ジュールに対応して配置され光スイッチング手段によっ
て配信されたその出力モジュールに至る光信号を波長多
重する波長多重手段と、波長多重手段によって波長多重
され光信号を単一波長光信号に分離して出力する波長分
離手段とを備えたものである。

【００２４】請求項４記載の発明に係るＡＴＭクロスコ
ネクト回路は、請求項１ないし請求項３記載の発明に係
るＡＴＭクロスコネクト回路において、各入力制御手段
が、入力モジュールから各空間スイッチに送出されるセ
ルの数をセル送出時間毎に管理する時間管理手段を備え
たものである。

【００２５】請求項５記載の発明に係るＡＴＭクロスコ
ネクト回路は、請求項１記載の発明に係るＡＴＭクロス
コネクト回路において、競合制御手段が、各出力モジュ
ールに対応して設けられ各入力モジュールから入力され
たセル送出要求の個数を計数するとともに積算値を保持
する競合制御エレメントと、それらの競合制御エレメン
トによって算出された計数値を転送情報として各入力モ
ジュールに返送する返送手段とを有するものである。

【００２６】そして、請求項６記載の発明に係るＡＴＭ
クロスコネクト回路は、請求項１記載の発明に係るＡＴ
Ｍクロスコネクト回路において、各入力制御手段が、セ
ル送出要求を蓄積する第１の蓄積手段と、その第１の蓄
積手段から出力されたセル送出要求を複製して蓄積する
第２の蓄積手段と、送出されたセルに対応したセル送出
要求を第２の蓄積手段から削除するとともに、第２の蓄
積手段および第１の蓄積手段に蓄積されているセル送出
要求のいずれかを競合制御手段に出力する出力手段と備
えたものである。

【００２７】

【作用】請求項１記載の発明において、各入力モジュー
ルおよび各出力モジュールは、各グループ単位でセルの
ルーチングを行う小規模のＡＴＭスイッチ回路を構成す
る。そして、各入力モジュールと各出力モジュールとの
間が小規模の空間スイッチで結合されることにより、装
置全体が複数の小規模モジュールで構成され、回路規模
の増加を最小限に抑えうる。

【００２８】例えば、空間スイッチの規模をクロスポイ
ント数で評価すると、Ｎ入力×Ｎ入力の空間スイッチ回
路のクロスポイント数はＮ²であるが、同じ入出力数の
空間スイッチ回路を（Ｎ／Ｋ）入力×（Ｎ／Ｋ）入力の
Ｋ個の空間スイッチで実現した場合には、クロスポイン
ト数は（Ｎ²／Ｋ）となり、クロスポイント数は１／Ｋ
で済む。

【００２９】請求項２記載の発明において、空間スイッ
チは波長多重技術で実現される。一般に、波長多重手段
等は小型受動部品で実現可能であり、空間スイッチを小
規模かつ低消費電力のものにする。

【００３０】請求項３記載の発明においても、空間スイ
ッチは波長多重技術で実現される。かつ、光スイッチン
グ手段や波長多重手段が分散配置され、そのような空間
スイッチの構成要素は、入力モジュールまたは出力モジ
ュールに分散設置することができる。すなわち、より少
ない種類のモジュールでＡＴＭクロスコネクト回路が実
現される。

【００３１】請求項４記載の発明において、時間管理手
段は、到着したセルのうち現在のセル送出時間において
送出できないものを管理し、それらのセルについて以降
のセル送出時間において再度競合制御を実行するという
スループットの低下を防止する。

【００３２】請求項５記載の発明においては、競合制御
エレメントが各出力モジュールに対応して設けられるの
で、競合制御手段もモジュール化される。また、入力し
たセルに対して、ある１つの出力モジュールにその入力
リンク数を越えるセルが配信されないように競合制御を
行う際に、各出力モジュールについて、その出力モジュ
ールに至るセル送出要求の数を積算するだけでセルの転
送に必要な転送情報を容易に得られるので、回路構成は
簡略化される。

【００３３】そして、請求項６記載の発明において、第
２の蓄積手段は、第１の蓄積手段から出力されたセル送
出要求を複製して蓄積するので、競合制御手段の応答に
対応したセル送出要求は必ず第２の蓄積手段に保持され
ている。すなわち、応答待ちのセル送出要求は第２の蓄
積手段に転送されていることになり、出力手段は、後続
のセル送出要求を第１の蓄積手段から取り出して競合制
御手段に連続的に送出できる。

【００３４】

【実施例】図１は、本発明の一実施例によるＡＴＭクロ
スコネクト回路の構成を示す構成図である。この場合に
は、複数の入出力リンクを収容する共通バッファ構成の
小規模のＡＴＭスイッチ回路が入力側と出力側に複数設
置され、それらが複数の空間スイッチで結合されること
により、全体のスイッチサイズが拡張される。以下、入
力側に設置される小規模のＡＴＭスイッチ回路を有する
部分を入力バッファ部、出力側に設置される小規模のＡ
ＴＭスイッチ回路を出力バッファ部と呼ぶ。

【００３５】図１において、入力ポート部１０の各入力
ポートには、入力バッファ部１１が接続される。また、
出力ポート部１２の各出力ポートには、出力バッファ部
１３が接続される。入力バッファ部１１の出力リンク部
１４における各出力リンクと出力バッファ部１３の入力
リンク部１４における各入力リンクとは、空間スイッチ
１６₁〜１６₂を介して結合される。そして、共通制御
部１７は、各入力バッファ部１１の制御部２５と制御リ
ンク１８により接続される。

【００３６】よって、この場合には、特許請求の範囲に
記載された入力モジュールは入力バッファ部１１のＡＴ
Ｍスイッチ回路部分で実現され、出力モジュールは出力
バッファ部１３で実現される。また、入力制御部は入力
バッファ部１１の制御部２５で、競合制御手段は共通制
御部１７で実現される。

【００３７】このような構成において、入力ポート部１
０に到着したセルは、一旦入力バッファ部１１に収容さ
れる。同時に、そのセルの宛先の出力ポート番号が、セ
ル送出要求信号として共通制御部１７に送出される。ま
た、共通制御部１７は、それに応じてそのセルを出力ポ
ート番号に対応する出力バッファ部１３に転送するため
に必要となる制御データを返送する。

【００３８】ここで、各入力バッファ部１１に収容され
る入力ポートの数および各出力バッファ部１３に収容さ
れる出力ポートの数をそれぞれｋ、各入力バッファ部１
１の出力リンクの数および各出力バッファ部１３の入力
リンクの数をそれぞれｎ、各入力バッファ部１１から１
つの空間スイッチに至る出力リンクの数および１つの空
間スイッチから各出力バッファ部１３に至る入力リンク
の数をそれぞれｍとする。また、入力バッファ部１１の
個数および出力バッファ部１３の個数をｇとする。する
と、ＡＴＭクロスコネクト回路全体のスイッチサイズは
ｋ・ｇ×ｋ・ｇ、１つの空間スイッチのスイッチサイズ
はｍ・ｇ×ｍ・ｇ、空間スイッチの個数はｎ／ｍであ
る。

【００３９】次に、図２に示す入力バッファ部１１の構
成例を参照して、到着したセルを転送する制御について
説明する。図２において、入力ポート部１０の各入力ポ
ートに到着したセルは、多重化回路２１で時分割多重さ
れる。その際、１セル毎に共通メモリ２２の空きアドレ
スが書き込みアドレス発生回路２２から供給され、セル
は共通メモリ２２の空きアドレスに書き込まれる。同時
に、そのセルの宛先に応じた出力ポート番号と書き込
みアドレスが、宛先に応じた出力リンクに対応して設
置されたＦＩＦＯ２３に蓄積される。また、出力ポート
番号は、セル送出要求キュー２８にも蓄積される。そ
して、セル送出要求キュー２８から、出力ポート番号
がセル送出要求信号として共通制御部１７に送出され
る。なお、セル送出要求キュー２８の詳しい動作につい
ては後で述べる。

【００４０】共通制御部１７は、セル送出要求信号の応
答である制御データとして、宛先に応じた出力ポート
が属する出力バッファ部１３の各入力リンクのうち空い
ている入力リンクの番号を返送する。その際、共通制御
部１６７において、各出力バッファ部１３に対応したカ
ウンタが設けられているが、セル送出要求信号を受ける
と、その信号が示す宛先に応じた出力バッファ部１３の
カウンタの計数値が＋１される。そして、その計数値が
制御データとして返送される。なお、共通制御部１７
の詳しい構成については後で述べる。

【００４１】制御データの値が出力バッファ部１３の
入力リンク数ｎを越えている場合には、セルの転送は不
可能であるため、以下に述べる空間スイッチの経路探索
処理は実行されず、次の時刻で再度セル転送制御が実行
される。制御データの値が出力バッファ部１３の入力
リンク数ｎ以下であれば、以下の処理が実行される。

【００４２】すなわち、宛先の出力バッファ部１３の入
力リンクが与えられれば、そのセルが送出されるべき空
間スイッチの番号とその空間スイッチの出力リンク番号
は、以下のように容易に導出される。

【００４３】このＡＴＭクロスコネクト回路全体におけ
る出力ポート番号を上から０，１，・・・，ｋ・ｇ−１
とする。また、各出力バッファ部１３の番号を上から
０，１，・・・，ｇ−１とし、各出力バッファ部１３に
おける入力リンクの番号を上から０，１，・・・，ｎ−
１とし、空間スイッチの番号を順に０，１，・・・，ｎ
／（ｍ−１）とする。そして、セルの宛先に応じた出力
ポート番号をｄとし、共通制御部１７によって割り当て
られた出力バッファ部１３の入力リンク番号をｊ（０≦
Ｊ≦ｎ−１）とする。すると、宛先の出力ポートが属す
る出力バッファ部１３の番号Ｂ_iは、Ｂ_i＝ＩＮＴ〔ｄ／ｋ〕で与えられる。ここで、ＩＮＴ〔ｘ〕は、ｘを越えない
最大の整数を示す。

【００４４】また、割り当てられた出力バッファ部１３
の入力リンク番号をｊに対応する空間スイッチの番号ｓ
は、ｓ＝ＩＮＴ〔ｊ／ｍ〕で与えられる。ここで、ｄおよびｋが２のべき乗なら
ば、Ｂ_iはｄを２進表示したベクトルの上位の部分ベク
トルとして容易に与えられる。また、ｊおよびｍが２の
べき乗ならば、ｓはｊを２進表示したベクトルの上位の
部分ベクトルとして容易に与えられる。

【００４５】割り当てられた出力バッファ部１３の入力
リンク番号をｊに対応する空間スイッチの出力リンク番
号ｌは、ｌ＝（ｍ×Ｂ_i）＋（ｊ−ｍ×ｓ）で与えられる。ここで、ｍ，Ｂ_iおよびｊが２のべき乗
ならば、ｌは、レジスタのシフト動作と加算処理によっ
て容易に得られる。

【００４６】このように、宛先の出力ポート番号と出力
バッファ部１３の入力リンク番号が与えられれば、容易
に空間スイッチの経路が導出される。さらに、入力バッ
ファ部１１の制御部２５は、接続される空間スイッチ１
６₁〜１６₂毎に送出すべきセルの個数を積算するレジ
スタ（アキュムレータ）を有し、共通制御部１７から制
御データを受信する度にセルの送出個数を積算する。
積算の結果各空間スイッチ１６₁〜１６₂に送出するセ
ルの個数がｍ以下であれば、それらのセルを送出可能で
あるから、該当するセルが共通メモリ２２から読み出さ
れる。すなわち、制御部２５は、選択回路２４に対し
て、ＦＩＦＯメモリ２３から該当するもののアドレスを
取り出しそれを読み出しアドレスとして共通メモリ２２
に与えるように指示する。また、それに応じて共通メモ
リ２２から読み出されたセルに空間スイッチの出力リン
ク番号を付加し、多重分離回路２６に対して、入力リ
ンク部１１の出力リンクのうちそのセルが送出されるべ
き空間スイッチへのリンクを選ぶよう指示する。

【００４７】各空間スイッチ１６₁〜１６₂は、セルに
付加された出力リンク番号に従ってセルを該当する出
力バッファ部１３に転送する。なお、空間スイッチ１６
₁〜１６₂は、公知のクロスバ型やバッチャ−バンヤン
（Batcher-Banyan）型の空間スイッチな実現できる。

【００４８】以上の処理の結果、入力したセルについて
のセル送出要求信号に応じて共通制御部１７が返送した
制御データによって、入力バッファ部１１は、そのセル
が送出可能かどうか判定できる。そして、送出可能であ
れば、そのセルは、指定された経路で出力バッファ部１
３に転送され、送出不可であれば、次の時刻で再度上述
した処理が行われる。

【００４９】上述のように、１つの出力バッファ部１３
に同時に到着するセルの数は、ｎ個以下に設定され、各
セルは、該当する出力バッファ部１３に正しくルーチン
グされる。出力バッファ部１３に到着したセルは、該当
する出力ポートに出力される必要があるが、出力バッフ
ァ部１３を、例えば、図１２に示す共通バッファ構成に
よるスイッチ回路で構成することにより、そのルーチン
グは実現される。

【００５０】以上の動作説明は、入力バッファ部１１が
共通制御部１７から応答信号（制御データ）として該
当する出力バッファ部１３の入力リンク番号のみを受け
取る場合についての説明である。以下、その場合の制御
方法を第１の制御法と呼ぶ。これに対して、共通制御部
１７から該当する出力バッファ部１３の入力リンク番号
とともに、セルの送出可能な時刻に関する情報を受け取
る制御方法が考えられる。以下、その制御方法を第２の
制御法と呼ぶ。

【００５１】第１の制御法によれば、制御データの値
が出力バッファ部１３の入力リンク数ｎを越えている場
合には、そのセルはその時間では送出不可と判定されて
いた。よって、次のセル送出時間において、再度セル送
出要求信号を共通制御部１７に出力する必要がある。こ
れはスループット低下の一因となる。これに対して、第
２の制御法では、制御データの値が出力バッファ部１
３の入力リンク数ｎを越えている場合には以下のような
処理を行う。

【００５２】第１の制御法においては、制御データの
値はセル送出要求数の積算値であったが、扱い方によっ
ては、制御データの値に送出時刻の情報を含ませるこ
とができる。すなわち、第１の制御法においては、共通
制御部１７における各出力バッファ部１３に対応した各
カウンタは、その値がセル送出時刻が更新される毎にリ
セットされるものであるが、この場合には、リセットさ
れない。

【００５３】例えば、時刻０において、制御部２５は、
ある出力バッファ部１３へのセル送出要求数がｎを越
え、一部のセルについてはｎ＋ｘ（１≦ｘ≦ｎ−１）の
制御データを受け取ったとする。すると、制御部２５
は、それらのセルについて次の時刻（時刻１）において
空間スイッチ１６₁〜１６₂に送出する処理を行う。要
求セルが多い場合には、２ｎ＋ｘの制御データを受け
取る場合がある。その場合には、それらのセルを時刻２
において送出する処理を行う。同様に、セル送出要求数
がＩｎ＋ｘ（Ｉは自然数）の場合には、それらのセルを
時刻Ｉにおいて送出する。このように、第２の制御法
は、第１の制御法における制御データの時間の次元を
拡張したものである。

【００５４】ある時刻において同時に送出しうるセルに
関しては、出力バッファ部１３の入力リンク数ｎによる
制約とともに入力バッファ部１１から１つの空間スイッ
チに至る出力リンクの数ｍによる制約があった。そこ
で、現在の時刻以外の時刻において送出されるセルに関
して、空間スイッチに至る出力リンク数についての管理
する他に、出力バッファ部についてその時刻とセル数を
管理する必要がある。そこで、図２に示す管理テーブル
２７が活用される。管理テーブル２７には、時刻に対応
しておよび各空間スイッチに対応して、その入力バッフ
ァ部１１から送出されるセルのアドレスあるいはそのア
ドレスを間接的に指し示すポインタなどを記録するアド
レステーブルと、各時刻における各空間スイッチに送出
予定のセル数を記録する送出数管理テーブルとが含まれ
る。送出数管理テーブルの内容はアドレステーブルの参
照により求めることもできるので省略することも可能で
あるが、送出数管理テーブルの設置によりその参照処理
が不要になる。

【００５５】前述のように、制御部２５は、セル送出要
求を共通制御部１７に送出し、それに対する応答（制御
データ）を受信する。その応答にもとづいて、前述の
演算によりセル送出時刻と送出経路（空間スイッチの番
号とその出力リンク番号）とを得る。その入力バッファ
部１１より指定時刻にセルが送出可能であるかどうか
は、該当する空間スイッチに対応する送出数管理テーブ
ルの内容を参照すれば即座に判定できる。

【００５６】すなわち、演算によって得られた空間スイ
ッチの指定された時刻における送出数管理テーブルの内
容がｍ−１以下であれば、制御部２５は、そのセルを送
出可能と判断する。そして、送出数管理テーブルの内容
を＋１するとともに、その空間スイッチに対応するアド
レステーブルの指定時刻にそのセルのアドレスを書き込
む。送出不可能な場合、すなわち、送出数管理テーブル
の内容がｍに達している場合には、制御部２５は、送出
数管理テーブルおよびアドレステーブルに対して何の処
理も行わない。そのセルについては、次の時刻に再度セ
ル送出要求が出される。

【００５７】制御部２５は、セル送出時間毎にアドレス
テーブルを参照することによって送出すべきセルのアド
レス情報を得て、該当するセルをその入力バッファ部１
１から送出する制御を行う。この場合、アドレステーブ
ルの内容を各時刻に各空間スイッチに対して読み出され
る共通メモリ２２のアドレスそのものとしてもよいが、
アドレステーブルの内容をどの出力バッファ部を選択す
るか示すポインタ値として、図２に示す出力バッファ部
対応に設けられているＦＩＦＯ２３からアドレスを得る
ようにしてもよい。

【００５８】上に説明したような入力バッファ部１１の
動作は、指定された時刻に指定したアドレスのデータを
読み出すという従来の時間スイッチ（Ｔスイッチ）の動
作と同様である。だだし、ＡＴＭクロスコネクト回路の
場合には、セルの書き込みアドレスと読み出しアドレス
とがいずれもランダムになる。ＡＴＭスイッチ用に設計
されたこのような入力バッファ部の構成については、例
えば、文献（H.Obara,M.Sasagawa, I.Tokizawa, ”An
ATM Cross-Connect System for Broadband Transport N
etworks Based on Virtual Path Concept ”, Proceed
ing of the International Conference on Communicati
ons, Atlanta, Georgia, U.S.A, 1991年 4月, pp.839-8
43）にも詳述されている。

【００５９】各空間スイッチ１６₁〜１６₂は、第１の
制御法による場合と同様に、セルに付加された出力リン
ク番号に従ってセルを該当する出力バッファ部１３に
転送する。この場合にも、１つの出力バッファ部１３に
同時に到着するセルの数は、ｎ個以下に設定され、各セ
ルは、該当する出力バッファ部１３に正しくルーチング
される。そして、出力バッファ部１３に到着したセル
は、該当する出力ポートに出力される。ただし、図１に
示す出力バッファ部１３の入力リンク部１５において、
上側の入力リンクに到着したセルが時間的に早く入力ポ
ート部１０に到着したものであるから、セルの時間順序
を保存するためには、出力バッファ部１３の入力リンク
部１５の上側の入力リンクから順に処理する必要があ
る。

【００６０】以上のように、第２の制御法によれば、共
通制御部１７における各出力バッファ部１３に対応した
各カウンタをリセットしなくてよく単に積算動作を継続
すればよいという利点がある。また、セル割当情報（制
御データ）の時間の次元を拡張したものとなっている
ので、出力バッファ部１３のサイズを等価的に大きくし
たことに相当し、大群化効果によりスイッチング効果が
改善される。

【００６１】図３は、本発明の他の実施例によるＡＴＭ
クロスコネクト回路の構成を示す構成図である。その論
理的な構成は、図１に示したものの構成と同じである
が、この場合には、空間スイッチとして公知の波長多重
光スイッチが用いられる。図において、３１₁〜３１₁₂
は各入力バッファ部１０の各出力リンクにそれぞれ設け
られた発振波長がλ₁〜λ₆のうちの任意の波長にチュ
ーニングできるチューナブルレーザ、３２₁〜３２₂は
スターカプラ、３３₁，３３₂，３３₅，３３₆，３３
₉，３３₁₀はスターカプラ３２₁から各出力バッファ部
１３の各入力リンクにいたる経路にそれぞれ設けられた
それぞれの選択波長の中心波長がλ₁，λ ₂，λ₃，λ
₄，λ₅，λ₆のフィルタおよび光電変換回路を含む回
路（以下、フィルタの呼称で代表させる。）、３３₃，
３３₄，３３₇，３３₈，３３₁₁，３３₁₂はスターカプ
ラ３２₂から各出力バッファ部１３の各入力リンクにい
たる経路にそれぞれ設けられたそれぞれの中心波長がλ
₁，λ₂，λ₃，λ₄，λ₅，λ₆のフィルタである。

【００６２】なお、この場合には、特許請求の範囲に記
載された波長可変光信号出力手段は、チューナブルレー
ザ３１₁〜３１₁₂および図示されていない光変調器で、
波長多重分配手段はスターカプラ３２₁〜３２₂で、選
択受信手段はフィルタ３３₁〜３３₁₂で実現される。こ
こで、チューナブルレーザ３１₁，３１₂，３１₅，３
１₆，３１₉，３１₁₀、スターカプラ３２₁およびフィ
ルタ３３₁，３３₂，３３₅，３３₆，３３₉，３３₁₀
は図１における空間スイッチ１６₁に相当し、チューナ
ブルレーザ３１ ₃，３１₄，３１₇，３１₈，３１₁₁，
３１₁₂、スターカプラ３２₂およびフィルタ３３₃，３
３₄，３３₇，３３₈，３３₁₁，３３₁₂は図１における
空間スイッチ１６₂に相当する。

【００６３】この構成により、例えば、チューナブルレ
ーザ３１₁の発振波長をλ₁にチューニングすれば、そ
の出力光はフィルタ３３₁に接続される。また、λ₄に
チューニングすれば、その出力光はフィルタ３３₆に接
続される。よって、空間スイッチにおけるルーチングを
実現するために、各チューナブルレーザ３１₁〜３１ ₁₂
は、共通制御部１７が割り当てた出力バッファ部１３の
入力リンクの番号に応じて制御部２５が設定した空間ス
イッチの出力リンク番号に対応した発振波長で発振す
る。そして、光変調器（図示せず）がセルのデータ（２
値の場合には０または１）に応じてレーザの振幅や位相
を変調することにより、セルデータが転送される。

【００６４】図１に示す構成によれば、空間スイッチに
おける接続制御に関するデータとして、共通メモリ２２
から読み出されたセルに空間スイッチの出力リンク番号
を付加したり、あるいは、外部からデータが設定され
る必要があった。そして、各空間スイッチ１６₁〜１６
₂がその接続制御に関するデータに従ってルーチング処
理を行う必要があった。しかし、図３に示す構成によれ
ば、各チューナブルレーザ３１₁〜３１₁₂の発振波長
を、設定された空間スイッチの出力リンク番号に対応し
た波長にチューニングするだけで空間スイッチにおける
ルーチングが実現できる。

【００６５】スターカプラは小型の受動回路部品で実現
できるため、この場合には、空間スイッチは小規模かつ
低消費電力で実現される。また、複数の空間スイッチを
設置したこと、すなわち、スターカプラを複数個設置し
たことにより波長の重複使用が可能になり、各チューナ
ブルレーザ３１₁〜３１₁₂に要求される波長可変幅は小
さくてよい。

【００６６】ところで、図３に示す構成では、チューナ
ブルレーザ３１₁〜３１₁₂の発振波長を高速に切り替え
る必要がある。そのために、駆動回路が複雑化したり大
規模化する点が問題となる場合がある。その問題を解決
した本発明のさらに他の実施例によるＡＴＭクロスコネ
クト回路の空間スイッチの構成を図４に示す。なお、図
４に示す構成は、論理的には、図１に示す構成における
空間スイッチの個数が入力バッファ部１１および出力バ
ッファ部１３の個数に等しい場合に対応している。図４
において、４１₁〜４１₄は発振波長がそれぞれλ₁，
λ₂，λ₃，λ ₄の固定波長レーザ、４１₅〜４１₈も
発振波長がそれぞれλ₁，λ₂，λ₃，λ₄の固定波長
レーザであり、４１₉〜４１₁₂も発振波長がそれぞれλ
₁，λ₂，λ₃，λ₄の固定波長レーザである。また、
４２₁〜４２₃は多波長選択型の光スイッチ、４３は各
光スイッチ４２₁〜４２₃と各光カプラ４４₁〜４４₃
とを接続する各光ファイバを含む光ファイバ部、４５₁
〜４５₃は波長多重分離回路、４６₁〜４６₁₂は光─電
気変換器である。

【００６７】なお、この場合には、特許請求の範囲に記
載された固定波長光信号出力手段が、レーザ４１₁〜４
１₁₂および図示されていない光変調器で、光スイッチン
グ手段が多波長選択型の光スイッチ４２₁〜４２₃で、
波長多重手段が光カプラ４４ ₁〜４４₃で、波長分離手
段が波長多重分離回路４５₁〜４５₃で実現される。

【００６８】ここで、光─電気変換器４６₁〜４６₄は
それぞれ波長がλ₁，λ₂，λ₃，λ₄の光信号を受信
し、受信した信号を電気信号に変換する。また、光─電
気変換器４６₅〜４６₈もそれぞれ波長がλ₁，λ₂，
λ₃，λ₄の光信号を受信し、受信した信号を電気信号
に変換し、光─電気変換器４６₉〜４６₁₂もそれぞれ波
長がλ₁，λ₂，λ₃，λ₄の光信号を受信し、受信し
た信号を電気信号に変換する。

【００６９】そして、空間スイッチの出力リンク番号が
λ₁，λ₂，λ₃，λ₄の波長に対応付けられる。例え
ば、空間スイッチの出力リンク番号が１〜１２であると
すると、１，５，９がλ₁に、２，６，１０がλ₂に、
３，７，１１がλ₃に、そして、４，８，１２がλ₄に
対応付けられる。入力バッファ部１１において扱われる
セルは、出力ポート番号とともに割当済の空間スイッ
チの出力リンク番号を含んでいるので、入力バッファ
部１１は、送出すべきセルを、出力リンク部１４におい
て、空間スイッチの出力リンク番号に対応した波長を
発振する固定波長レーザが位置する出力リンクに出力す
る。各光スイッチ４２₁〜４２₃は波長λ₁，λ₂，λ
₃，λ₄の光信号を任意の光ファイバにスイッチングす
る機能を有する。従って、波長λ₁，λ₂，λ₃，λ₄
の光信号を全て１の光ファイバに送出することもある。

【００７０】光変調器（図示せず）によってセルのデー
タで変調された出力光は、光スイッチによって、出力ポ
ート番号が示す出力ポートを収容する出力バッファ部
１３に至る光カプラに向けて、光ファイバ部４３の該当
する光ファイバに送出される。各光カプラ４４₁〜４４
₃に到達した光信号は、そこでカップリングされて各波
長多重分離回路４５₁〜４５₃に与えられる。そして、
多重光は、各波長多重分離回路４５₁〜４５₃で分離さ
れ、各光─電気変換器４６₁〜４６₁₂で各電気信号とな
る。

【００７１】ここで、波長選択型の光スイッチ４２₁〜
４２₃は、公知のＡＯ（音響光学）スイッチを適用する
ことにより、単一の素子で実現できる。また、図５に示
すように、個別の光素子の組合せによって構成すること
もできる。図５において、５１₁〜５１₄はそれぞれ１
入力×ｓ出力（ｓは正の整数）の光マルチプレクサ、５
２は光マルチプレクサ５１₁〜５１₄の出力リンク、５
３₁〜５３₃は図４に示した光カプラ４４₁〜４４₃と
同様の光カプラである。この場合には、固定波長レーザ
４１₁〜４１₄が出力した光信号は、光マルチプレクサ
５１₁〜５１₄によって宛先に対応する方路に振り分け
られる。そして、光カプラ５３₁〜５３ ₄は、同一の出
力バッファ部１３に向かう光信号を合流させる。

【００７２】図４に示す構成は、レーザの発振波長が固
定でよく発振波長の切替えが不要なこと、多波長選択型
の光スイッチ４２₁〜４２₃を適用したこと、および光
カプラ４４₁〜４４₃を各出力バッファ部１３対応に設
けたことが特徴である。

【００７３】また、図４に示すように構成すると、光フ
ァイバ部４３を除き、入力バッファ部１１、固定波長レ
ーザ４１₁、光スイッチ４２₁、光カプラ４４₁および
光─電気変換器４６₁を１つの入出力モジュールとする
ことができ、図４に示す例では計３つの入出力モジュー
ルで実現することができる。よって、図１に示すような
独立した空間スイッチ１６₁〜１６₂を設置する必要は
ない。すなわち、回路モジュールの種類が少なくなり、
ＡＴＭクロスコネクト回路全体がモジュール化される。
また、モジュール間の配線数が少なく増設が容易にな
る。つまり、図１に示すような構成にあっては最初から
増設を見越して余裕をもって空間スイッチを設置する必
要があるが、図４に示す構成であれば、増設の際に必要
な回路モジュールを新たに用意しそれらの間を光ファイ
バ部４３で接続するだけでよい。さらに、必要な入出力
モジュールを統合してＡＴＭクロスコネクト回路を全体
を単一モジュール化することもできる。

【００７４】ここで、共通制御部１７の動作について詳
しく説明する。共通制御部１７は、入力バッファ部１１
から出力ポート番号をセル送出要求信号として受け取
ると、その出力ポートが属する出力バッファ部１３の各
入力リンクのうち空いている入力リンクの番号を返送す
る制御を行うものであった。その制御は、例えば、図６
に示すような構成で実現される。

【００７５】図６において、６１〜６３は各入力バッフ
ァ部１１に対応して設けられている計数回路であり、対
応する入力バッファ部１１に入力したセルについてのセ
ル要求を、そのセルの宛先の出力ポートが属する出力バ
ッファ部１３対応に集計するものである。６５〜６７は
それぞれ各出力バッファ部１３に対応して設けられてい
る競合制御回路であり、各入力バッファ部１１に返送さ
れる制御データ（出力バッファ部１３の入力リンク番
号）のもとになる値を発生するものである。また、６４
は計数回路６１〜６３と競合制御エレメント６５〜６７
とをスター状に接続する結合リンクであり、２０は、入
力バッファ部１１との間の制御リンクである。

【００７６】各計数回路６１〜６３には、各出力バッフ
ァ部１３に対応して計数処理エレメントが設けられる
が、図７は計数回路６１の構成例を示したものである。
計数回路６２〜６３も図７に示したものと同一構成であ
る。計数回路６１には、各出力バッファ部１３に対応し
た計数処理エレメントが設けられるが、図７には、その
一部が示されている。すなわち、ある１つの出力バッフ
ァ部１３に対応した計数処理エレメント７４が示されて
いる。なお、その出力バッファ部１３に競合制御エレメ
ント６５が対応しているとする。

【００７７】入力バッファ部１１から送出されたセル送
出要求信号（セルの宛先の出力ポート番号を示す。）
は、計数回路６１の内部バス７０〜７３に与えられ、全
ての計数処理エレメントに分配される。計数処理エレメ
ント７４は、競合制御エレメント６５に対応した出力バ
ッファ部１３に収容されている出力ポートの出力ポート
番号に応じたセル送出要求のみの個数を計数する。例え
ば、内部バス７０，７３に該当するセル送出要求が現れ
たとする。すると、計数処理エレメント７４は、競合制
御エレメント６５に至るデータ出力パス８０ａにセル送
出要求数「２」を出力する。このような処理は、内部バ
ス７０〜７３をアドレス入力とし、データ出力パス８０
ａをデータ出力とするメモリ（ＲＯＭ）で容易に実現さ
れる。もちろん、個別回路の組合せでも実現できる。

【００７８】図８は競合制御エレメント６５の構成例を
示したものである。競合制御エレメント６６〜６７も図
８に示したものと同一構成である。図において、８１〜
８３は各計数回路６１〜６３の競合制御エレメント６５
宛の各データ出力パスが結合リンク６４を通ってきたも
のであるデータ入力パス、８５〜８７は各計数回路６１
〜６３に至るデータ出力パス、８９は最後に割り当てら
れた送出制御情報（制御データ）を保持するレジス
タ、８４はレジスタ８９からメモリ９０に至るパス、８
８はメモリ９０からレジスタ８９に至るパスである。こ
の場合にも、各データ入力パス８１〜８３およびパス８
４をアドレス入力とし、データ出力パス８５〜８７およ
びパス８９をデータ出力とするメモリ９０で、競合制御
エレメントが実現されている。

【００７９】メモリ９０は、各計数回路６１〜６３が出
力したセル送出要求数に応じて送出制御情報のベース値
を出力する。例えば、レジスタ８９に「Ｔ」という値が
保持され、データ入力パス８２に「３」、データ入力パ
ス８３に「２」のセル送出要求数が現れたとする。それ
らの入力に応じて、メモリ９０は、データ出力パス８６
に「Ｔ」、データ出力パス８７に「Ｔ＋３」、パス８８
に「Ｔ＋５」を出力する。「Ｔ＋５」は、次の処理のた
めに、レジスタ８９に保持される。なお、ある出力バッ
ファ部１３についてセル送出要求がない状態が続いた場
合、レジスタ８９の値は更新される必要があるが、レジ
スタ内容を書き換えることにより容易に実現される。

【００８０】各計数回路６１〜６３は、競合制御エレメ
ント６５〜６７から送出制御情報のベース値を結合リン
ク６４を介して受け取ると、送出制御情報を入力バッフ
ァ部１１に返送する。例えば、図７において、計数回路
６１は、競合制御エレメント６５から結合リンク６４を
介したデータ入力パス８０ｂによって、送出制御情報の
ベース値として「Ｓ」を受け取ったとする。上述のよう
に、内部バス７０，７３に該当するセル送出要求が現れ
ていたのであるから、メモリ８０は、データ入力パス８
０ｂをもアドレス入力として、出力７６に「Ｓ」、出力
７９に「Ｓ＋１」を出力する。それらの出力は、各３ス
テートゲート７５を介して内部出力バスに出力され、さ
らに、入力バッファ部１１に返送される。よって、入力
バッファ部１１は、制御データによって、出力ポート
番号「Ｓ」および「Ｓ＋１」が通知されたことになる。
なお、３ステートゲート７５は、その競合制御エレメン
ト６５が送出制御情報を出力していないときに、競合制
御エレメント６５を内部出力バスから切り離すためのも
のである。以上のことから、この場合には、特許請求の
範囲に記載された演算手段はメモリ８０で実現され、返
送手段は計数回路６１〜６３の一部で実現されているこ
とになる。共通制御部１７は、図９に示すように構成す
ることもできる。図９において、９１〜９３はそれぞれ
選択回路、９４〜９６はそれぞれ選択回路９１〜９３の
１つに接続され、入力バッファ部１１からのセル送出要
求信号および入力バッファ部１１への送出制御情報が多
重化されて通過するバス、９７〜９９はそれぞれ各出力
バッファ部１３に対応して設けられている競合制御エレ
メントである。

【００８１】制御リンク２０を通ったセル送出要求信号
は、各選択回路９１〜９３に入力する。各選択回路９１
〜９３は、セル送出要求信号を多重化して各バス９４〜
９６に送出する。競合制御エレメント９７〜９９は、バ
ス９４〜９６上のセル送出要求信号をモニタし、自エレ
メント宛の要求を検出するとその要求を積算する。そし
て、各要求に対する送出制御情報を作成しバス９４〜９
６に出力する。各選択回路９１〜９３は、バス上の送出
制御情報を入力バッファ部１１に返送する。

【００８２】図１０は競合制御エレメント９７の構成例
を示したものである。競合制御エレメント９８〜９９も
図１０に示したものと同一構成である。図において、１
００〜１０２は各バス９４〜９６に対応して設けられて
いる比較回路であり、バス９４〜９６において自エレメ
ント宛の要求を検出すると「１」を出力する。そうでな
ければ、「０」を出力する。１０９は図８におけるメモ
リ９０と同様のメモリであり、アドレス信号１０３〜１
０５，１１１の状態に応じてデータ出力１０６〜１０
８，１１２を出力するものである。データ出力１０６〜
１０８はバス９４〜９６に出力される送出制御情報であ
り、データ出力１１２は次の処理のためにレジスタ１１
０に保持される累積セル送出要求数である。

【００８３】例えば、レジスタ１１０に「Ｔ」という値
が保持され、２つのバス９４，９５に同時にセル送出要
求があったとする。それらの要求は比較回路１００また
は比較回路１０１で検出され、アドレス信号１０３，１
０４が「１」になる。それらのアドレス信号１０３，１
０４は、レジスタ１１０からのアドレス信号に現れる
「Ｔ」とともにメモリ１０９に与えられる。メモリ１０
９は、それらのアドレス信号に応じて、データ出力１０
６に「Ｔ」を出力しデータ出力１０７に「Ｔ＋１」を出
力する。また、メモリ１０９は、さらに、その次の値
「Ｔ＋２」を累積セル送出要求数として出力するように
その内容が設定されているので、データ出力１１２に
「Ｔ＋２」を出力する。この値は、次の処理のためにレ
ジスタ１１０に保持される。以上のことから、この場合
には、特許請求の範囲に記載された返送手段は選択回路
９１〜９３の一部で実現されていることになる。

【００８４】共通制御部１７は、図６または図９に示す
構成とすることができるが、図６に示す構成によれば、
共通制御部１７はモジュール化され、また、全ての回路
が１セル時間単位で動作するので、スイッチ規模が大き
くなっても処理時間は大きくならない。図９に示す構成
によっても、共通制御部１７はモジュール化される。こ
の場合、図６に示す構成に比べて処理時間は大きくなる
が、図１７に示す従来の構成に比べれば処理時間は小さ
くなっている。

【００８５】図１１はセル入力バッファ部１１の送出要
求キュー２８の構成例を示したものである。図におい
て、１１ａは到着したセルの宛先に応じた出力ポート番
号を示している。また、１１ｂは出力ポート番号を蓄積
する第１のＦＩＦＯ、１１ｃは共通制御部１７に送出さ
れたセル送出要求信号（出力ポート番号を示してい
る。）を再度収容する第２のＦＩＦＯ、１１ｄはセル送
出要求信号として第１のＦＩＦＯ１１ｂと第２のＦＩＦ
Ｏ１１ｃとのいずれかの出力を選択するセレクタ回路で
ある。

【００８６】この場合には、特許請求の範囲に記載され
た第１の蓄積手段は第１のＦＩＦＯ１１ｂで実現され、
第２の蓄積手段は第２のＦＩＦＯ１１ｃで実現されてい
る。また、出力手段はセレクタ回路１１ｄで実現されて
いる。

【００８７】このような構成によれば、セル送出要求信
号送出後、１セル送出時間以上遅れて共通制御部１７か
ら応答（送出制御情報）が返送されるような場合であっ
ても、それを待たずに次のセル送出要求信号を連続的に
送出できる。応答を受信した場合に、それは第２のＦＩ
ＦＯ１１ｃの先頭の出力ポート番号に対応したセルにつ
いてのものであり、そのセルが送出可能であれば、第２
のＦＩＦＯ１１ｃの先頭のデータは除去される。なお、
セルが送出可能か否かの判定の制御については既に述べ
た。そのセルが送出不可能であれば、セレクタ回路１１
ｄは、次のセル送出時間で、第２のＦＩＦＯ１１ｃの先
頭の出力ポート番号をセル送出要求信号として共通制御
部１７に送出する。この場合も、送出されたセル送出要
求信号は第２のＦＩＦＯ１１ｃに再度収容される。

【００８８】このように、セル送出要求キュー２８の構
成を２つのＦＩＦＯを持つ構成としたので、応答時間が
１セル送出時間以上であっても、入力バッファ部１１
は、連続的（パイプライン的）に処理を行える。また、
処理待ちキューをＦＩＦＯで構成できるので、回路構成
は簡単である。なお、第２のＦＩＦＯ１１ｃの深さは応
答の遅れ時間に相当するものでよく小さくてよい。

【００８９】

【発明の効果】以上説明したように、請求項１記載の発
明によれば、ＡＴＭクロスコネクト回路が、複数の小規
模の入出力モジュールと複数の小規模の空間スイッチと
の組み合わせによって構成されるので、大規模なＡＴＭ
クロスコネクト回路をモジュール化されているものとし
て得ることができ、かつ、全体の回路規模を小さくでき
るという効果がある。

【００９０】請求項２記載の発明によれば、ＡＴＭクロ
スコネクト回路における空間スイッチが、波長多重技術
によって実現されるので、空間スイッチにおけるルーチ
ング処理を分散処理で実現できる効果がある。また、波
長多重分配手段は一般に小型の受動回路部品で実現でき
るので、空間スイッチを小規模かつ低消費電力で実現で
きる。

【００９１】請求項３記載の発明によれば、ＡＴＭクロ
スコネクト回路における空間スイッチが、波長多重技術
によって実現され、かつ、かつ、光スイッチング手段や
波長多重手段が分散配置されるので、空間スイッチを入
力モジュールまたは出力モジュールに分散設置すること
ができる効果がある。すなわち、より少ない種類のモジ
ュールでＡＴＭクロスコネクト回路が実現され、モジュ
ール間の配線数も減らすことができる。さらには、回路
全体を単一のモジュールで構成することもでき、モジュ
ールの追加接続によって、既存の回路部分が動作状態の
ままで容易に増設を行うことができる。

【００９２】請求項４記載の発明によれば、ＡＴＭクロ
スコネクト回路における入力制御手段が、入力モジュー
ルから各空間スイッチに送出されるセルの数をセル送出
時間毎に管理する時間管理手段を有する構成であるの
で、時間次元での大群化効果によってスイッチ効率が改
善される効果がある。また、ＡＴＭクロスコネクト回路
における競合制御動作を時間次元でパイプライン化で
き、入力制御手段の処理能力は改善される。

【００９３】請求項５記載の発明によれば、ＡＴＭクロ
スコネクト回路における競合制御手段が、各出力モジュ
ールに対応して設けられた競合制御エレメントが競合制
御を分散処理する構成としたので、競合制御手段のモジ
ュール化が図られ、処理能力の改善と増設の容易化が実
現される。

【００９４】そして、請求項６記載の発明によれば、Ａ
ＴＭクロスコネクト回路における入力制御手段が、２つ
の蓄積手段を有する構成としたので、あるセル送出要求
に対する応答が得られる前に後続のセル送出要求を競合
制御手段に送出でき、あるセル送出要求の送出とそれに
対する応答の受信との間の時間が１セル時間を越えて
も、その影響を回避しうる効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例によるＡＴＭクロスコネクト
回路の構成を示す構成図である。

【図２】入力バッファ部の構成を示す構成図である。

【図３】本発明の他の実施例によるＡＴＭクロスコネク
ト回路の構成を示す構成図である。

【図４】空間スイッチの一構成例を示す構成図である。

【図５】空間スイッチの他の構成例を示す構成図であ
る。

【図６】共通制御部の一構成例を示す構成図である。

【図７】図６における計数回路の構成例を示す構成図で
ある。

【図８】図６における競合制御回路の構成例を示す構成
図である。

【図９】共通制御部の他の構成例を示す構成図である。

【図１０】図９における競合制御エレメントの構成例を
示す構成図である。

【図１１】セル送出要求キューの構成例を示す構成図で
ある。

【図１２】従来のＡＴＭクロスコネクト回路の基本構成
を示す構成図である。

【図１３】図１２における制御部の構成を示す構成図で
ある。

【図１４】大容量化に適した従来のＡＴＭクロスコネク
ト回路の構成を示す構成図である。

【図１５】大容量化に適した従来のＡＴＭクロスコネク
ト回路の他の構成を示す構成図である。

【図１６】大容量化に適した従来のＡＴＭクロスコネク
ト回路のさらに他の構成を示す構成図である。

【図１７】従来の共通制御部の構成を示す構成図であ
る。

【符号の説明】

１０入力ポート部１１入力バッファ部１２出力ポート部１３出力バッファ部１６₁〜１６₂ 空間スイッチ１７共通制御部２２共通メモリ２４選択回路２５制御部２７管理テーブル３２₁〜３２₂ スターカプラ４２₁〜４２₃ 光スイッチ４４光カプラ４５₁〜４５₃ 波長多重分離回路５１₁〜５１₄ 光マルチプレクサ５３₁〜５３₃ 光カプラ６１〜６３計数回路６５〜６７競合制御回路７４競合制御エレメント８９レジスタ９０メモリ９１〜９３選択回路９７〜９９競合制御エレメント１００〜１０２比較回路１０９メモリ１１０レジスタ１１ｄセレクタ回路

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０４Ｑ 3/52 Ｃ 9076−5Ｋ１０１Ｚ 9076−5Ｋ 11/04 9076−5ＫＨ０４Ｑ 11/04 Ｒ

Claims

【特許請求の範囲】

【請求項１】それぞれにセルが到着する複数の入力ポ
ートがグループ分けされたものの各グループの入力ポー
トを収容し、それらの入力ポートに到着したセルを転送
情報に従って複数の出力リンクのいずれかに出力する各
入力モジュールと、それぞれからセルが送出される複数の出力ポートがグル
ープ分けされたものの各グループの出力ポートを収容
し、いずれかの入力リンクに入力したセルを宛先情報に
従って収容されている出力ポートのいずれかに送出する
各出力モジュールと、前記各入力モジュールの出力リンクがグループ分けされ
たものの各グループの出力リンクと前記各出力モジュー
ルの入力リンクがグループ分けされたものの各グループ
の入力リンクとを接続し、グループ内の出力リンクに出
力されたセルを転送情報に従ってグループ内のいずれか
の出力モジュールの入力リンクに送出する各空間スイッ
チと、前記各入力モジュール対応に、入力モジュールに到着し
たセルの宛先情報を含むセル送出要求を出力するととも
に、それらのセル送出要求に応じた転送情報を得てその
転送情報を入力モジュールに供給する入力制御手段と、前記入力制御手段からセル送出要求を受け取り、前記出
力モジュールに至るセル転送制御に用いられる転送情報
を入力制御手段に返送する競合制御手段とを備えたＡＴ
Ｍクロスコネクト回路。
【請求項２】空間スイッチは、各入力モジュールの出
力リンクのそれぞれに対応して配置され転送情報に応じ
た波長の光信号であって入力されたセルのデータで変調
された光信号を送出する各波長可変光信号出力手段と、前記各波長可変光信号出力手段が送出した光信号を波長
多重し、その多重光を分配する波長多重分配手段と、各出力モジュールの入力リンクのそれぞれに対応して配
置され前記波長多重分配手段の出力信号から、対応する
出力モジュール宛の光信号を選択的に受信する選択受信
手段とを備えた請求項１記載のＡＴＭクロスコネクト回
路。
【請求項３】空間スイッチは、各入力モジュールの出
力リンクのそれぞれに対応して配置され固定波長の光信
号であって入力されたセルのデータで変調された光信号
を送出する各固定波長光信号出力手段と、前記各固定波長光信号出力手段が送出した光信号を転送
情報に応じてスイッチングする光スイッチング手段と、各出力モジュールに対応して配置され、前記光スイッチ
ング手段によって配信されたその出力モジュールに至る
光信号を波長多重する波長多重手段と、前記波長多重手段によって波長多重され光信号を単一波
長光信号に分離して出力する波長分離手段とを備えた請
求項１記載のＡＴＭクロスコネクト回路。
【請求項４】各入力制御手段は、入力モジュールから
各空間スイッチに送出されるセルの数をセル送出時間毎
に管理する時間管理手段を備えた請求項１ないし請求項
３記載のＡＴＭクロスコネクト回路。
【請求項５】競合制御手段は、各出力モジュールに対
応して設けられたエレメントであって、各入力モジュー
ルからのセル送出要求の個数を計数するとともに積算値
を保持する競合制御エレメントと、前記競合制御エレメントの計数値を転送情報として前記
各入力モジュールに返送する返送手段とを有する請求項
１記載のＡＴＭクロスコネクト回路。
【請求項６】各入力制御手段は、セル送出要求を蓄積
する第１の蓄積手段と、この第１の蓄積手段から出力されたセル送出要求を複製
して蓄積する第２の蓄積手段と、送出されたセルに対応したセル送出要求を前記第２の蓄
積手段から削除するとともに、前記第２の蓄積手段およ
び第１の蓄積手段に蓄積されているセル送出要求いずれ
かを競合制御手段に出力する出力手段と備えた請求項１
記載のＡＴＭクロスコネクト回路。