JPWO2006129789A1 - スイッチ装置、スイッチング方法およびスイッチ制御用プログラム - Google Patents
スイッチ装置、スイッチング方法およびスイッチ制御用プログラム Download PDFInfo
- Publication number
- JPWO2006129789A1 JPWO2006129789A1 JP2007519084A JP2007519084A JPWO2006129789A1 JP WO2006129789 A1 JPWO2006129789 A1 JP WO2006129789A1 JP 2007519084 A JP2007519084 A JP 2007519084A JP 2007519084 A JP2007519084 A JP 2007519084A JP WO2006129789 A1 JPWO2006129789 A1 JP WO2006129789A1
- Authority
- JP
- Japan
- Prior art keywords
- stage switch
- input
- group
- scheduler
- switch group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
- H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
- H04L49/254—Centralised controller, i.e. arbitration or scheduling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
- H04L49/1515—Non-blocking multistage, e.g. Clos
- H04L49/1546—Non-blocking multistage, e.g. Clos using pipelined operation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
- H04Q3/52—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker using static devices in switching stages, e.g. electronic switching arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3018—Input queuing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3027—Output queuing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/1301—Optical transmission, optical switches
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/1302—Relay switches
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/1304—Coordinate switches, crossbar, 4/2 with relays, coupling field
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
Description
前記中間段スイッチ群を複数のグループに分けたときに、グループ単位で前記スケジューラが分散的に配置され、各スケジューラは独立に動作することを特徴とする。
各入力回線に入力される情報に基づいて前記中間段スイッチ群を介した前記入力段スイッチ群と前記出力段スイッチ群との間の信号経路を決定するスケジューリングを、前記中間段スイッチ群を複数のグループに分けてグループ単位で独立に行うことを特徴とする。
前記中間段スイッチ群を複数のグループに分けたときに、グループ単位で前記演算処理部及び記憶部が分散的に配置されてなるスイッチ装置のスイッチ制御用プログラムであって、
各入力回線に入力される情報と前記記憶部に記憶されたスケジューリング優先処理順位情報とに基づいて、前記演算処理部は、前記スケジューリングをグループ単位で独立に行うことを特徴とする。
1−2 中間段スイッチ群
1−3 出力段スイッチ群
1−10 入力段スイッチボード部
1−11 入力バッファ部
1−12 入力段スイッチ部
1−13 入力段スケジューラインターフェース部
1−20 中間段スイッチボード部
1−21 中間段スイッチ部
1−22 スケジューラ部
1−30 出力段スイッチボード部
1−31 出力バッファ部
1−32 出力段スイッチ部
1−33 出力段スケジューラインターフェース
2−1 リクエスト発行部
2−2 許可受信部
3−1 リクエスト受信部
3−2 スケジューラ制御部
3−3 許可発行部
4−1 許可受信部
[1] 構成の説明
図1は本発明の第1の実施形態のスイッチ装置の構成を示すブロック図である。本実施形態のスイッチング装置は入力段スイッチ群1−1、中間段スイッチ群1−2、出力段スイッチ群1−3に分かれており、それぞれの段は複数のスイッチボードから構成される。
以下、上記スイッチ装置のスイッチング動作について説明するが、ここでは説明の簡易化のために、スイッチ装置は図5に示す構成のものを用いて説明を行う。図5に示すように入力段スイッチボード(ボードごとに3ポートを有する)が3枚、中間段スイッチが4枚、出力段スイッチボード(ボードごとに3ポート)が3枚、スケジューラが2つ設けられ、それぞれのスケジューラは中間段スイッチを2つずつ制御する。入力段スイッチボードはそれぞれ、3つの入力バッファと、3つの入力バッファに接続される入力段スイッチと、入力段スイッチと3つの入力バッファが接続される入力段スケジューラインターフェース(図5ではSCD I/Fと記載している)とを備えている。出力段スイッチボードはそれぞれ、出力段スイッチ、出力段スイッチに接続される3つの出力バッファと、出力段スイッチと3つの出力バッファが接続される出力段スケジューラインターフェース(図5ではSCD I/Fと記載している)とを備えている。
次に本発明の第2の実施形態について説明する。
次に本発明の第3の実施形態について説明する。
Claims (13)
- 複数の入力回線と接続される入力段スイッチ群と、複数の出力回線と接続される出力段スイッチ群と、前記入力段スイッチ群と前記出力段スイッチ群とを接続する中間段スイッチ群と、各入力回線に入力される情報に基づいて前記中間段スイッチ群を介した前記入力段スイッチ群と前記出力段スイッチ群との間の信号経路を決定するスケジューリングを行うスケジューラと、を備え、
前記中間段スイッチ群を複数のグループに分けたときに、グループ単位で前記スケジューラが配置され、各スケジューラは独立に動作することを特徴とするスイッチ装置。 - 前記各スケジューラは並列にスケジューリングを行うことを特徴とする請求項1記載のスイッチ装置。
- 前記各スケジューラは、各スケジューラで異なる優先順位に基づいてスケジューリングを行うことを特徴とする請求項1又は2に記載のスイッチ装置。
- 前記各スケジューラは、前記グループ内の管理する中間段スイッチのスケジューリング情報を互いに共有しないことを特徴とする請求項1から3のいずれか1項に記載のスイッチ装置。
- 前記入力段スイッチ群の入力段スイッチを制御する入力段制御部を有し、該入力段制御部は入力段スイッチと接続される中間段スイッチの選択情報を前記スケジューラへ返信しないことを特徴とする請求項1から4のいずれか1項に記載のスイッチ装置。
- 前記スケジューラはスケジューリング開始点とスケジューリング順番を管理することを特徴とする請求項1から5のいずれか1項に記載のスイッチ装置。
- 前記入力段スイッチ群は複数のグループに分けられ、前記スケジューラは入力回線番号及び前記入力段スイッチ群の各グループを示すグループ番号に基づいて前記優先順位を決定することを特徴とする請求項3に記載のスイッチ装置。
- 複数の前記スケジューラのうち、一又は二以上のスケジューラは入力回線番号、又は/及びグループ番号について、番号が増える方向に入力回線番号又は/及びグループ番号を選択してスケジューリングを行い、残りのスケジューラは番号が減る方向に入力回線番号又は/及びグループ番号を選択してスケジューリングを行うことを特徴とする請求項7に記載のスイッチ装置。
- 前記スケジューラは、前記入力回線番号を選択し、選択された入力回線番号で前記グループ番号を順次選択していき、前記グループ番号の選択終了後に前記入力回線番号を変え、変えられた入力回線番号で前記グループ番号を順次選択していく処理を行う請求項7又は8に記載のスイッチ装置。
- 前記スケジューラは、前記グループ番号を選択し、選択されたグループ番号で前記入力回線番号を順次選択していき、前記入力回線番号の選択終了後に前記グループ番号を変え、変えられたグループ番号で前記入力回線番号を順次選択していく処理を行う請求項7又は8に記載のスイッチ装置。
- 複数の入力回線と接続される入力段スイッチ群と、複数の出力回線と接続される出力段スイッチ群と、前記入力段スイッチ群と前記出力段スイッチ群とを接続する中間段スイッチ群と、を備えたスイッチ装置のスイッチング方法において、
各入力回線に入力される情報に基づいて前記中間段スイッチ群を介した前記入力段スイッチ群と前記出力段スイッチ群との間の信号経路を決定するスケジューリングを、前記中間段スイッチ群を複数のグループに分けてグループ単位で独立に行うことを特徴とするスイッチング方法。 - 各スケジューリングは、各グループで異なる優先順位に基づいて行われることを特徴とする請求項11に記載のスイッチング方法。
- 複数の入力回線と接続される入力段スイッチ群と、複数の出力回線と接続される出力段スイッチ群と、前記入力段スイッチ群と前記出力段スイッチ群とを接続する中間段スイッチ群と、各入力回線に入力される情報に基づいて前記中間段スイッチ群を介した前記入力段スイッチ群と前記出力段スイッチ群との間の信号経路を決定するスケジューリングを行う演算処理部及び記憶部と、を備え、
前記中間段スイッチ群を複数のグループに分けたときに、グループ単位で前記演算処理部及び記憶部が分散的に配置されてなるスイッチ装置のスイッチ制御用プログラムであって、
各入力回線に入力される情報と前記記憶部に記憶されたスケジューリング優先処理順位情報とに基づいて、前記演算処理部は、前記スケジューリングをグループ単位で独立に行うことを特徴とするスイッチ制御用プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007519084A JP4698673B2 (ja) | 2005-06-02 | 2006-06-02 | スイッチ装置、スイッチング方法およびスイッチ制御用プログラム |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005162753 | 2005-06-02 | ||
JP2005162753 | 2005-06-02 | ||
JP2007519084A JP4698673B2 (ja) | 2005-06-02 | 2006-06-02 | スイッチ装置、スイッチング方法およびスイッチ制御用プログラム |
PCT/JP2006/311085 WO2006129789A1 (ja) | 2005-06-02 | 2006-06-02 | スイッチ装置、スイッチング方法およびスイッチ制御用プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2006129789A1 true JPWO2006129789A1 (ja) | 2009-01-08 |
JP4698673B2 JP4698673B2 (ja) | 2011-06-08 |
Family
ID=37481716
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007519084A Expired - Fee Related JP4698673B2 (ja) | 2005-06-02 | 2006-06-02 | スイッチ装置、スイッチング方法およびスイッチ制御用プログラム |
Country Status (4)
Country | Link |
---|---|
US (1) | US8040821B2 (ja) |
JP (1) | JP4698673B2 (ja) |
CN (1) | CN101189841A (ja) |
WO (1) | WO2006129789A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2525534B1 (en) * | 2011-05-18 | 2018-04-18 | Xelerated NewCo AB | Network traffic scheduler and associated method, computer program and computer program product |
US9693124B2 (en) * | 2015-06-09 | 2017-06-27 | Oracle International Corporation | Macro-switch with a buffered switching matrix |
US10499125B2 (en) * | 2016-12-14 | 2019-12-03 | Chin-Tau Lea | TASA: a TDM ASA-based optical packet switch |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04326837A (ja) * | 1991-04-26 | 1992-11-16 | Matsushita Electric Ind Co Ltd | 調停装置 |
JPH06120973A (ja) * | 1992-10-06 | 1994-04-28 | Nippon Telegr & Teleph Corp <Ntt> | Atmクロスコネクト回路 |
JPH0787094A (ja) * | 1993-08-20 | 1995-03-31 | Internatl Business Mach Corp <Ibm> | Atmスイッチにおける調停機構 |
US6876649B1 (en) * | 1999-09-27 | 2005-04-05 | Nortel Networks Limited | High-capacity WDM-TDM packet switch |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2979825B2 (ja) | 1991-02-27 | 1999-11-15 | 日本電気株式会社 | 三段クロスコネクトスイッチに分岐経路を設定する方法 |
JPH05336555A (ja) | 1992-05-28 | 1993-12-17 | Nec Corp | 三段スイッチパス設定方式 |
JP2917678B2 (ja) | 1992-06-23 | 1999-07-12 | 日本電気株式会社 | 三段スイッチパス設定方式 |
US6747971B1 (en) * | 1999-04-20 | 2004-06-08 | Cisco Technology, Inc. | Crosspoint switch with independent schedulers |
JP3736338B2 (ja) | 2000-11-13 | 2006-01-18 | 株式会社日立製作所 | パケットスイッチ |
JP3575688B2 (ja) * | 2001-02-16 | 2004-10-13 | 日本電気株式会社 | パケットスイッチ |
JP2002325087A (ja) | 2001-04-25 | 2002-11-08 | Nec Corp | 非閉塞スイッチシステム及びそのスイッチング方法並びにプログラム |
US7586909B1 (en) * | 2002-03-06 | 2009-09-08 | Agere Systems Inc. | Striping algorithm for switching fabric |
-
2006
- 2006-06-02 US US11/915,699 patent/US8040821B2/en not_active Expired - Fee Related
- 2006-06-02 WO PCT/JP2006/311085 patent/WO2006129789A1/ja active Application Filing
- 2006-06-02 JP JP2007519084A patent/JP4698673B2/ja not_active Expired - Fee Related
- 2006-06-02 CN CNA2006800192217A patent/CN101189841A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04326837A (ja) * | 1991-04-26 | 1992-11-16 | Matsushita Electric Ind Co Ltd | 調停装置 |
JPH06120973A (ja) * | 1992-10-06 | 1994-04-28 | Nippon Telegr & Teleph Corp <Ntt> | Atmクロスコネクト回路 |
JPH0787094A (ja) * | 1993-08-20 | 1995-03-31 | Internatl Business Mach Corp <Ibm> | Atmスイッチにおける調停機構 |
US6876649B1 (en) * | 1999-09-27 | 2005-04-05 | Nortel Networks Limited | High-capacity WDM-TDM packet switch |
Also Published As
Publication number | Publication date |
---|---|
WO2006129789A1 (ja) | 2006-12-07 |
JP4698673B2 (ja) | 2011-06-08 |
CN101189841A (zh) | 2008-05-28 |
US8040821B2 (en) | 2011-10-18 |
US20090028140A1 (en) | 2009-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4686539B2 (ja) | 集積回路及びタイムスロット割当て方法 | |
JP4756158B2 (ja) | 通信リソース割り当て電子デバイスおよび方法 | |
US7161943B2 (en) | Two-dimensional pipelined scheduling technique | |
CN103348640B (zh) | 中继装置 | |
KR101110808B1 (ko) | 시간 슬롯 할당을 위한 집적 회로 및 방법 | |
EP2549388A1 (en) | Computer system | |
US8964760B2 (en) | Interprocessor communication system and communication method, network switch, and parallel calculation system | |
US10305825B2 (en) | Bus control device, relay device, and bus system | |
US10547514B2 (en) | Automatic crossbar generation and router connections for network-on-chip (NOC) topology generation | |
JPS60500935A (ja) | 分布優先度集中機 | |
CN116235469A (zh) | 网络芯片和网络设备 | |
JP4698673B2 (ja) | スイッチ装置、スイッチング方法およびスイッチ制御用プログラム | |
JP2002325087A (ja) | 非閉塞スイッチシステム及びそのスイッチング方法並びにプログラム | |
US8670454B2 (en) | Dynamic assignment of data to switch-ingress buffers | |
US8130753B2 (en) | Two-dimensional circulating switch | |
Wang et al. | Efficient designs of optical LIFO buffer with switches and fiber delay lines | |
US7345995B2 (en) | Conflict resolution in data stream distribution | |
Chi et al. | An Efficient Scheduler for Circuit-Switched Network-on-Chip Architectures |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090519 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090709 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20101013 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101013 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101105 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101224 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110215 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110301 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4698673 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |