JP3736338B2 - パケットスイッチ - Google Patents
パケットスイッチ Download PDFInfo
- Publication number
- JP3736338B2 JP3736338B2 JP2000350555A JP2000350555A JP3736338B2 JP 3736338 B2 JP3736338 B2 JP 3736338B2 JP 2000350555 A JP2000350555 A JP 2000350555A JP 2000350555 A JP2000350555 A JP 2000350555A JP 3736338 B2 JP3736338 B2 JP 3736338B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- block
- packet
- switches
- crossbar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/101—Packet switching elements characterised by the switching fabric construction using crossbar or matrix
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
- H04L49/1553—Interconnection of ATM switching modules, e.g. ATM switching fabrics
- H04L49/1576—Crossbar or matrix
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
- H04L49/1515—Non-blocking multistage, e.g. Clos
- H04L49/1523—Parallel switch fabric planes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3027—Output queuing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3045—Virtual queuing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3072—Packet splitting
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/45—Arrangements for providing or supporting expansion
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＩＰ（Ｉｎｔｅｒｎｅｔ Ｐｒｏｔｏｃｏｌ）などの可変長パケットや非同期転送モード（以下ＡＴＭという。）の固定長パケット（一般的にセルと呼ばれる）をスイッチングするパケットデータ通信装置に関する。
【０００２】
【従来の技術】
近年、インターネットをはじめとするデータトラヒックは急激に増加している。また、従来専用線を使用して行なわれていたトランザクション処理など、高品質で、高信頼のサービスをインターネットで行なおうとする動きも見られている。これに対応するため、伝送路だけでなく、パケットデータ通信装置の大容量化、高速化、高信頼化が必要とされる。
【０００３】
特開平１１−１５４９５４号公報（以下「文献１」という。）は、ＡＴＭスイッチの大容量化に関する技術を開示する。このＡＴＭスイッチは、それぞれ入力ハイウエイが接続されるｎ個のセル分配部と、それぞれ出力ハイウエイが接続されるｎ個のセル集中部とを有し、交換容量がｎ×ｎの単位ＡＴＭスイッチがｋ個並列に設置される。ｎ個のセル分配部のそれぞれおよびｎ個のセル集中部のそれぞれは、ｋ個の単位ＡＴＭスイッチに接続される。セル分配部は、ｎ個のセル集中部対応にｎ個のキューバッファを有し、入力ハイウエイからセルを受信すると、そのセルが出力されるセル集中部に対応するキューバッファ、すなわち、そのセルの宛先に対応するキューバッファにそのセルをバッファリングする。セル分配部は、選択したキューバッファから、読み出し回数指定レジスタにより指定された回数だけ連続してセルを読み出し、宛先が同じｋ個のセルをほぼ同タイミングで、ｋ個の単位ＡＴＭスイッチに並列に出力する。ほぼ同タイミングでセルを並列に出力するのは、セルの順序逆転を防止するためである。セル集中部は、ｋ個の単位ＡＴＭスイッチから宛先が同じｋ個のセルを受信する。選択したキューバッファにキューイングされているセルが読み出し回数指定レジスタにより指定された値より少ない場合には、その差のセル数分だけダミーセルを生成し、選択されたキューバッファと生成したダミーセルとをほぼ同タイミングで、ｋ個の単位ＡＴＭスイッチに並列に出力する。セル集中部は、ｋ個の単位ＡＴＭスイッチからダミーセルを受信すると、それを廃棄する。文献１が開示する技術は、このような構成により、セルベースの負荷分散を行い、大容量化を可能としている。
【０００４】
また、文献１では、各単位ＡＴＭスイッチは、共通バッファ型、出力バッファ型、クロスポイントバッファ型など、それ自体が内部ブロッキングを生じないスイッチを用いると記述されている。共通バッファ型スイッチの構成を図２５に示す。入力５００から入力されたセルは、セル多重部５０１で時間多重される。時間多重されたセルは、共通バッファメモリ５０３に格納される。より具体的には、セルは、そのヘッダ情報に従って、共通バッファメモリ５０３内に論理的に構成された出力方路ごとのキューバッファに格納されるように、制御部５０２により制御される。また、各出力方路単位に割り当てられたタイミングで共通バッファメモリ５０３より読み出されたセルは、セル分離部５０４で出力単位に分離されて出力５０５に送出される。出力バッファ型スイッチの構成を図２６に示す。入力５００から入力されたセルは、セル多重部５０１で時間多重されて、共通バス５０６に出力される。各出力５０５においては、共通バス上のセルをアドレスフィルタ（ＡＦ）５０７によりフィルタリングして、キューバッファ５０８に、時方路宛てのセルのみを格納する。キューバッファ５０８からは出力回線５０５の速度でセルが読み出されて送出される。クロスポイントバッファ型スイッチの構成を図２７に示す。それぞれの入力５００に入力されたセルは、各出力５０５にとの交点に配置されたキューバッファ５０９にセルを格納する。各出力５０５は、時方路宛のキューバッファ５０９間で調停処理を行なって、セルの読み出しを行なう。共通バッファ型、出力バッファ型およびクロスポイントバッファ型のスイッチは、何れもセルの出力衝突を吸収するバッファリング手段を有するものである。
【０００５】
クロスバスイッチを用いるパケットスイッチとを開示するものとしては、"The Tiny Tera: A Packet Switch Core"、 Nick McKeown、 Martin Izzard、 Adisak Mekkittikul、 William Ellersick、 and Mark Horowitz、 IEEE MICRO、 January/February 1997（以下「文献２」という。）がある。文献２が開示するスイッチは、概ね図２８に示すようなスイッチであると考えられる。ｎ本の入出力ポートを有するクロスバスイッチ７０６の前段には、ｎ個のポートカード７０１が設けられ、ポートカード７０１ごとに、入力バッファ７０３が配置される。入力回線７００から入力された可変長パケットは固定長パケット（セル）単位に分割される。入力バッファ７０３にバッファリングされたセルは、スケジューラ７０５にて入出力ポート間の接続スケジューリングを行なった後に、各ポートカード７０１より出力されて、クロスバスイッチ７０６にてスイッチングされる。入出力ポート間の接続は１セル単位で変更される。特に、この構成においては、各入力バッファ７０３は出力方路別のキューバッファ（ＶＯＱ：Ｖｉｒｔｕａｌ Ｏｕｔｐｕｔ Ｑｕｅｕｅ）に分割されていて、スケジューラ７０５により出力指示された任意のキューバッファからの読み出しを可能とすることで、ＨＯＬ（Ｈｅａｄ Ｏｆ Ｌｉｎｅ Ｂｌｏｃｋｉｎｇ）によるスループットの低下を防止している。クロスバスイッチ７０６は、セル７０４を、例えば６４ビット単位にスライスして、複数のスイッチ面で並列処理する。
【０００６】
特開２０００−２３２４８２号公報（以下「文献３」という。）は、クロスバスイッチを使用したパケットスイッチを開示する。このパケットスイッチでは、スイッチの入力側インタフェースにて、複数の可変長パケットを、パケットの切れ目を意識せず固定長のコンテナに搭載して、コンテナ単位でスイッチングを行なう。このスイッチでは、スイッチ内部の処理単位を大きくすることで、パケットの並列展開のネックを解消し、大容量化を実現しようとしている。
【０００７】
特開平５-１９１４４０号公報（以下「文献４」という。）は、現用系として動作するセルスイッチと、待機系として動作するセルスイッチと、これら２つのセルスイッチの出力の何れか一方を選択し、現用系と予備系の切り替えを行うセレクタとを有するセル交換装置を開示する。これら２つのセルスイッチに同一のセルが同一の位相で入力されるが、出力されるセルの順序が両スイッチで異なる場合がある。そこで、両スイッチからアイドルセルが出力されたことを検出した場合に、セレクタが系を切り替えるようしている。
【０００８】
【発明が解決しようとする課題】
文献１に開示されるパケットスイッチは拡張性の点において優れている。しかし、並列配置される単位スイッチは、出力衝突回避のためのバッファリング要素を有する構造となる。したがって、ＡＴＭスイッチの動作を止めないでスイッチ面を増設した場合には、既に搭載されているスイッチ面と、新たに搭載されるスイッチ面とのバッファリング状態の不一致が生じるため、セルの順序逆転が発生する可能性がある。よって、通信サービスを中断することなくスイッチ容量の増設・減設またはスイッチの保守を行うことは難しい。また、文献１は、スイッチの冗長構成を開示していない。
【０００９】
文献２で示したスイッチは、クロスバスイッチを用いるため、共通バッファなどの共通リソース型のスイッチと比較して、バッファメモリのアクセス速度がネックになりにくいという点で大容量化に向いている。しかし、今後、さらなる高速回線をサポートする超大容量スイッチを構成しようとする場合、ＡＴＭセルや可変長パケットを分割したセル（以下、セルとは６４バイト程度の短い固定長データを意味するものとする）を処理単位とするスイッチ方式では、入出力ポートの接続関係を決定するスケジューリング時間がネックとなり、スループットの高いスイッチを構成することが難しくなる。また、文献２は、スイッチ容量の増設・減設またはスイッチの保守をどのように行うか、また、スイッチの冗長構成を開示していない。
【００１０】
文献３は、スイッチを複数のクロスバスイッチで構成することを開示していない。また、文献３は、スイッチ容量の増設・減設またはスイッチの保守をどのように行うか、また、スイッチの冗長構成を開示していない。
【００１１】
文献４で示した冗長構成を有するスイッチでは、スイッチ部のハードウエア量が２倍必要となり、低コストでかつコンパクトなパケット通信装置を構成することが難しい。また、文献４は、通信サービスを中断することなくスイッチ容量の増設・減設またはスイッチの保守をどのように行うかを開示してない。
【００１２】
そこで、本発明の目的の一側面は、大容量のパケット通信装置を構成する場合に、スループットの高いパケット通信装置を提供することにある。より具体的には、ＡＴＭセルや短パケットが連続して入力された場合においても、高いスループットが実現可能な大容量のパケット通信装置を提供することである。
【００１３】
また、本発明の目的の他の側面は、大容量のパケット通信装置を構成する場合に、容易に、増設・減設が可能なパケット通信装置を提供することにある。より具体的には、スイッチ容量の拡張、縮小、および保守点検ができるように、サービスを中断すること無く、容易にスイッチ面の追加およびの切り離しがが可能なパケット通信装置を提供することにある。しかも、スイッチ容量の拡張、縮小を行なう場合に、スイッチ容量と必要なスイッチ面数が比例関係となるような、スケーラブルなパケット通信装置を提供することである。
【００１４】
また、本発明の目的の他の側面は、大容量のパケット通信装置を構成する場合に、少ないハード量で高信頼化を容易に実現可能なパケット通信装置を提供することである。より具体的には、ハード量の多い完全二重化の冗長スイッチ構成を必要とせず、コンパクトなスイッチ構成で、かつ、障害発生時には、障害発生箇所を切り離すことによりサービスを続行可能とするスイッチ構造をもつパケット通信装置を提供することにある。また、さらに、複数面のスイッチが故障した場合においても、故障スイッチ部分を順次切り離すことが可能であり、サポート可能な容量は減少するものの、サービスダウンに対して頑強なパケット通信装置を提供することにある。
【００１５】
【課題を解決するための手段】
スイッチ部を、複数のクロスバスイッチで構成する。各インタフェース部は、宛先が同一のパケットを上記複数のクロスバスイッチにブロック単位で並列に出力する。パケットスイッチにｎ枚のクロスバスイッチを搭載できる場合、上記インタフェース部は、ｎ枚のクロスバスイッチに対応するタイムスロットを割り当てておく。ｎ―１個のクロスバスイッチで通信サービスを運用中には、各インタフェース部は、使用中のｎ―１個のクロスバスイッチに対応するタイムスロットで同一宛先のブロックを読み出し、読み出したｎ−１個のブロックをｎ―１個のクロスバスイッチに並列に出力し、搭載されていない、または、搭載されているが使用していない１個のクロスバスイッチに対応するタイムスロットは空スロットとし、そのスイッチにブロックが出力されないようにする。この状態で、１個のクロスバスイッチを増設する場合、または、搭載されていないが使用してないクロスバスイッチを使用するようにする場合は、各インタフェース部は、そのクロスバスイッチに対応するタイムスロットでもブロックを読み出して、同一宛先のブロックをｎ個読み出し、それらをｎ個のクロスバスイッチに並列に出力する。ｎ個のクロスバスイッチで通信サービスを運用中に、１個のスイッチが障害により使用できなくなった場合、または、保守のために一時的にその動作をとめる場合には、そのスイッチに対応するタイムスロットを空スロットとして、そのスイッチにブロックが出力されないようにする。
【００１６】
【発明の実施の形態】
本発明によるパケットスイッチの実施例を説明する。以下では、特定容量（ｎ×ｎ）のクロスバスイッチを５面使用した構成のパケットスイッチを例にして説明を行う。このパケットスイッチの搭載可能な最大数の回線インタフェースが搭載された場合であっても、処理能力的にはクロスバスイッチ面数は４面で十分であるものとする。つまり、４枚のスイッチを使用すれば、入力トラヒックのブロッキングなど、スイッチ性能の劣化は発生しないものとする。スイッチ容量的に余分な１枚分のスイッチの使い方は後述する。
【００１７】
図１は、本発明のパケットスイッチの構成例を示す図である。このパケット通信装置は、それぞれｎ個の入出力ポートを有し、ｎ×ｎの交換を行う複数のクロスバスイッチ１０−１〜１０−５、クロスバスイッチ１０−１〜１０−５と接続される回線インタフェース２０−１〜２０−ｎ、および制御部６０とを有する。回線インタフェース２０−１〜２０−ｎは、入力回線４０−１〜４０−ｎおよび出力回線５０−１〜５０−ｎを収容し、入力された固定長もしくは可変長パケットのルーティング処理やパケットバッファリングを行い、固定長ブロックの形式でクロスバスイッチ１０−１〜１０−５との間で送受信を行なう。制御部６０は、制御バス６０−１により、クロスバスイッチ１０および回線インタフェース２０と接続され、これらの設定、障害監視などを行なう。クロスバスイッチ１０は、入出力ポートの接続関係を決定する機能を有するスケジューラ１１を内蔵する。
【００１８】
回線インタフェース２０は、入力回線４０から入力されたパケットデータを５本の接続リンク（４１−１−ｘ〜４１−５−ｘ、但しｘは１〜ｎのいずれか）を介してクロスバスイッチ１０−１〜１０−５に固定長ブロックの形式で分配する。また、クロスバスイッチ１０−１〜１０−５からは、固定長ブロックを５本の接続リンク（４５−１−ｘ〜４５−５−ｘ、但しｘは１〜ｎのいずれか）から受信する。
【００１９】
回線インタフェース２０の入力側は、入力処理部２１、ブロック化ＶＯＱ２３、ＶＯＱ制御部２４、およびブロック分配部２２を有する。回線インタフェース２０の出力側は、ブロック多重部３１、パケット化ＶＩＱ（Ｖｉｒｔｕａｌ Ｉｎｐｕｔ Ｑｕｅｕｅ）３３、ＶＩＱ制御部３４、および出力処理部３２を有する。
【００２０】
図２Ａを用いて、入力処理部２１の構成例を説明する。パケットデータは入力回線４０を通じて装置に入力されると、光・電気信号変換部（Ｏ／Ｅ）２１−１にて、電気信号に変換される。その後、ＰＨＹ２１−２にてＳＯＮＥＴ（ｓｙｎｃｈｒｏｎｏｕｓ ｏｐｔｉｃａｌ ｎｅｔｗｏｒｋ）フレームなどの物理レイヤ処理が行なわれる。次に、Ｌ２処理部２１−３にてパケットの抽出、エラーチェックなどのレイヤ２処理が行なわれる。その後、検索エンジン２１−４にて、宛先ＩＰアドレスをもとにした、出力ポート検索、品質クラス検索などの、レイヤ３処理が行なわれる。検索処理は、具体的には、検索エンジン２１−４に接続されたＬ３ＴＡＢＬＥ２１−５を使用する。Ｌ３ＴＡＢＬＥ２１−５には、予め宛先ＩＰアドレスと、出力ポート、品質クラス、次の転送先のＩＰアドレスであるネクストホップＩＰアドレスとの対応関係がテーブル形式で格納されている。検索結果はパケットのヘッダ部分に付与する。ここで、パケットフォーマットの例を図１２に示す。パケットはＩＰパケットデータ１０３、宛先のＩＰアドレス等が付与されているＩＰパケットヘッダ１０２、および、本パケット通信装置の内部で使用するパケット情報１０１より構成される。パケット情報１０１は、パケットの有効／無効を示すＰＫＴ１０１−１、パケットの品質クラスを示すＱＯＳ１０１−２、スイッチの宛先ポートを示すルーティング情報ＲＴＧ１０１−３、自パケットのパケット長（ＬＥＮ）１０１−４、およびネクストホップＩＰアドレス（ＮＨＩＰ）１０１−５より構成される。
【００２１】
図３を用いて、回線インタフェース２０の入力側のその他の部分の機能および動作について説明する。検索エンジン２１−４から出力された可変長パケット１００Ａ、１００Ｂのパケット情報１０１は、接続線２５を通じて、ＶＯＱ制御部２４に送信される。ＶＯＱ制御部２４はそのパケット情報を解析し、可変長パケットが該当する出力方路に対応するブロック化ＶＯＱ（２３−１〜２３−ｎのいずれか）に順次格納されるように、ブロック化ＶＯＱ２３のライトアドレスＷＡ２４−１を指示する。ブロック化ＶＯＱ２３からの読み出し時に、キューに格納されている複数の可変長パケットは、固定長のブロック単位に分割される。
【００２２】
ブロック化処理について図４を用いて説明する。図４では、複数の可変長パケット（１００Ａ〜１００Ｅ）が、ブロック１（２００−１）、ブロック２（２００−２）、および、ブロック３（２００−３）の３つの固定長ブロックに分割される例を示している。なお、可変長パケット１００Ｃ−１、１００Ｃ−２のように１つの可変長パケットは、複数のブロック間にまたがることも許容される。このように、ブロック間にまたがったパケット分割を許容することで、可変長パケットを複数のセルに分割する場合に発生するような空バイトの挿入が低減され、スイッチスループットの低減を抑制することができる。
【００２３】
再び、図３を参照する。ＶＯＱ制御部２４は、リードイネーブルレジスタ（ＲＥＲＥＧ）２４−３を内蔵している。本レジスタの各ビットは、クロスバスイッチ１０−１〜１０−５に対応しており、該当するレジスタビットが“１”に設定されている場合には、対応するクロスバスイッチ１０−１〜１０−５に対して、ブロックの送信を行い、該当するレジスタビットが“０”に設定されている場合には、対応するクロスバスイッチ１０−１〜１０−５に対して、ブロックの送信を行なわない。ＲＥＲＥＧ２４−３は、制御部６０よりマイクロプロセッサ２８経由で設定される。もしくは、各クロスバスイッチ１０−１〜１０−５の搭載状態に従ってＲＥＲＥＧ２４−３を自律的に設定する構成としてもよい。これは、図２９に示すように、各クロスバスイッチ１０−１〜１０−５が装置に搭載もしくは抜去されたことを、バックパネル６００が検出し、これを実装情報としてハード線６１１〜６１５で直接ＲＥＲＥＧ２４−３に引き込む構成にすればよい。図２９では、クロスバスイッチ１０−１〜１０−４がバックパネル６００に搭載されており、クロスバスイッチ１０−５は、未搭載の状態を示している。ＶＯＱ制御部２４は、リードアドレスＲＡ２４−２を通じて、ＶＯＱ２３−１〜２３−ｎのいずれかに読み出し指示を与えると、そのＶＯＱに該当する方路の情報を、制御線２４−４を通じてブロックヘッダ付与部２７に指示する。（ＶＯＱ２３−１〜２３−ｎの選択方法については後述する。）さらに、ＶＯＱ制御部２４は、自身が管理しているブロック化ＶＯＱのパケット格納状態を、制御線２４−５を通じてＡＲＢ−ＲＥＱ生成部２６に通知する。ＡＲＢ−ＲＥＱ生成部２６では、受信した情報をもとに、各ＶＯＱ２３−１〜２３−ｎの送出リクエスト情報を作成しその結果を、制御線２６−１を通じて、ブロックヘッダ付与部２７に送信する。ＶＯＱ制御部２４は、クロスバスイッチ１０−１〜１０−５に対応したタイムスロットに対して、ＲＥＲＥＧ２４−３の設定状態に従って、選択されたＶＯＱ２３−１〜２３−ｎからブロックの読み出しを行なうかどうかを判定する。本実施例では、最大で５個のブロックが連続で読み出される。以後、ＶＯＱ制御部２４からの読み出し指示により、一連して読み出される複数ブロック（最大で５個）をブロック群と呼ぶことにする。ＶＯＱ２３から読み出されたブロックは、ブロックヘッダ付与部２７にてブロックヘッダが付与される。ブロックヘッダの詳細について図１０に示す。ブロックデータ２０２に対して付与されるブロックヘッダ２０１は、ブロック種別（有効ブロック／無効ブロック／その他の特殊ブロック）を示すＢＬＫ２０１−１、品質クラスを示すＱＯＳ２０１−２、宛先情報を示すＲＴＧ２０１−３、入力された回線インタフェースを示すＩＦＮｏ２０１−４、ＶＯＱ２３の出力リクエストを示すＲＥＱ２０１−６、ブロックの連続性検査用のＳＥＱ２０１−７、および、リサーブ領域ＲＥＳ２０１−５が含まれる。
【００２４】
各タイムスロットに対するブロックの送出およびブロック分配部の機能について、図５を用いて説明する。図５においては、クロスバスイッチ１０−１〜１０−５に対応した周期的なタイムスロットとして、２９−１から２９−５が与えられている。これら５個のタイムスロットが１周期となる。ＶＯＱ制御部２４は、それぞれのスロットに対して、ブロック２１０−１から２１０−５が読み出されるように制御する。クロスバスイッチ１０−１に対する次周期スロット２９−１において、ブロック２１０−６が読みだされる。それぞれのブロックにはブロックヘッダ２０１が付与されており、ブロック種別を示すＢＬＫ２０１−１には、“１（有効）”が設定されている。なお、選択されたブロック化ＶＯＱ（２３−１から２３−ｎのいずれか）に読み出すブロックが存在しない場合には、ブロック種別を示すＢＬＫ２０１−１を“０（無効）”に設定し、ＩＤＬＥブロック（空ブロック）を送出する。また、図５では明示されていないが、タイムスロット１周期内にＶＯＱ（２３−１から２３−ｎのいずれか）から連続して読み出されるブロック（言い換えると、同一ブロック群に属する有効ブロック）のブロックヘッダ２０１の領域は、ＳＥＱ２０１−７を除き、全て同一のブロックヘッダ２０１が付与されている。ＳＥＱ２０１−７には有効ブロック送出毎に変化する連続値がブロックヘッダ付与部２７にて付与される。ブロック分配部２２に入力されたブロックは、順次ＤＭＸ（分離）メモリ２２−１に格納され、各スロット２９−１〜２９−５に対応する各ブロックを、対応するクロスバスイッチ１０−１から１０−５に送出するように、タイミング調整をして順次読み出される。その後、各ブロックは、Ｐ／Ｓ（パラレル／シリアル変換）２２−２にてシリアル信号に変換されてから、クロスバスイッチ１０への接続リンク４１へ送出される。なお、図５においては、クロスバスイッチ１０−１〜１０−５に送出するブロックの出力位相をそろえているが、ＤＭＸメモリ２２−１のメモリ量やタイミング調整に要する遅延時間を削減するために、図６に示すように、それぞれのクロスバスイッチ１０−１〜１０−５に対して、出力位相をずらして、ブロックを送出する構成にしてもよい。次にクロスバスイッチ１０の構成について図７を用いて説明する。各クロスバスイッチには回線インタフェース２０−１〜２０−ｎのブロック分配部２２から、それぞれ接続リンク４１−ｘ−１〜４１−ｘ−ｎ（ｘはクロスバスイッチ１０の面番号１〜５のいずれかを示す）を通じて、ブロックが入力される。入力されたブロックは、Ｓ／Ｐ（シリアル／パラレル変換）１７にてパラレル信号に変換される。次にＡＲＢ−ＲＥＱ（アービトレーションリクエスト）抽出部１２にてブロックヘッダ２０１に付与された送出リクエストＲＥＱ２０１−６が抽出され、スケジューラ１１へ送出される。その後、ブロックからは、ブロックヘッダ抽出部１３にて、宛先情報ＲＴＧ２０１−３が抽出されて、クロスバ制御部１５へ送出される。クロスバ制御部１５では、クロスバ１４の入力ポートに入力されるブロックを、宛先情報ＲＴＧ２０１−３に従って、該当する出力ポートに接続するように、制御線１５−１を通じてクロスバ１４に対して指示する。なお、同一のタイミングにおいて入力されるブロックには、異なる宛先情報ＲＴＧ２０１−３が付与されるようにスケジューリングされることを前提としているため、クロスバ１４の内部には出力衝突回避用のキューバッファを持つ必要はない。これは、クロスバスイッチ１０は、従来の共通バッファ型スイッチ（図２５Ａ、出力バッファ型スイッチ（図２５Ｂ）、クロスポイントバッファ型スイッチ（図２５Ｃ）のようなバッファリング手段をもつ必要が無いため、複数のクロスバスイッチ１０を並列配置して使用数する場合においても、全てのクロスバスイッチ１０−１〜１０−５を同期させる手段が不要であることを意味する。スケジューラ部１１では、ＲＥＱ２０１−６の内容から、各回線インタフェース２０のブロック化ＶＯＱ２３の状態を把握し、次のタイミングでの回線インタフェース２０間での最適な入出力接続関係を予め設定されたスケジューリングアルゴリズムにより決定する。スケジューラ部１１は、ぞれぞれの回線インタフェース２０にについて、次のタイミングでのブロック化ＶＯＱ２３−１〜２３−ｎに対しての読み出し許可指示（アービタアクノリッジ）をあたえる。読み出し許可指示は、ＡＲＢ−ＡＣＫ付与部１６にて、クロスバ１４から出力されたブロックのヘッダに付与される。
【００２５】
クロスバ１４の出力側におけるブロックフォーマットを図１１に示す。図１１に示すように、クロスバ１４出力側のブロックヘッダ３０１では、クロスバ１４の入力側におけるＲＥＱ２０１−６の領域（図１０）に上書きする形で、アービタアクノリッジ（ＡＣＫ）３０１−６を付与する。その後、ブロックは、Ｐ／Ｓ（パラレル／シリアル変換）１８にてシリアル信号に変換されてから、それぞれ、接続リンク４５−ｘ−１〜４５−ｘ−ｎ（ｘはクロスバスイッチ１０の面番号１〜５のいずれかを示す）を通じて回線インタフェース２０−１〜２０−ｎへ送出される。
【００２６】
次に、再び図３を用いて、回線インタフェース２０の出力側の機能および動作について説明する。クロスバスイッチ１０−１〜１０−５にてスイッチングされたブロックは、接続リンク４５−１〜４５−５を通じて回線インタフェース２０に入力され、ブロック多重部３１にて、時間多重される。ブロック多重部３１の動作を図８に示す。ブロック多重部３１に入力されたブロックは、Ｐ／Ｓ（パラレル／シリアル変換）３２−２にてパラレル信号に変換された後、ＭＵＸ（多重）メモリ３２−１に格納され、各クロスバスイッチの入力１０−１〜１０−５に対応する各スロット３９−１〜３９−５に対してシリアルにブロックを送出するようにタイミングを調整して、順次読み出しを行なう。
【００２７】
各クロスバスイッチの入力１０−１〜１０−５のそれぞれから入力されるブロック２１０−１〜２１０−５が、各々対応するスロット３９−１〜３９−５に読み出される例を図８に示す。その後、ブロックはＡＲＢ−ＡＣＫ抽出部３６にて、クロスバスイッチ１０で付与された、ブロック化ＶＯＱ２３−１〜２３−ｎに対しての読み出し許可指示であるＡＣＫ３０１−６を抽出する。本例においては、５枚のクロスバスイッチ１０−１から１０−５が搭載されており、同一のブロック群に属する全てのブロック（例えば、図８では、ブロック２１０−１〜２１０−５）に、同一のＡＣＫ２０１−６が付与されるが、ＡＲＢ−ＡＣＫ抽出部３６では、この中で最も早いタイミングに到着するブロック（例えば、図８ではブロック２１０−１）のＡＣＫ３０１−６のみ、抽出すれば良い。各スロットに到着するブロックが有効であるか、無効であるかの判断は、ブロックヘッダ３０１に付与されているＢＬＫ２０１−１により行なうことが可能である。
【００２８】
再び図３を参照する。ＡＲＢ−ＡＣＫ抽出部３６で抽出されたＶＯＱの読み出し許可情報は、制御線３６−１を通じて、ＶＯＱ制御部２４およびＡＲＢ−ＲＥＱ生成部２６に通知される。ＡＲＢ−ＲＥＱ生成部２６では、制御線２４−５により通知されるブロック化ＶＯＱ２３のパケット格納状態と読み出し許可情報を使用して、次のタイミングにおいての送出リクエスト情報を作成する。その後、ブロックからは、ブロックヘッダ抽出部３７にて、ブロックヘッダ３０１が抽出され、これを解析する。ブロックヘッダ抽出部３７は、自ブロックが入力された回線インタフェース２０に該当するパケット化ＶＩＱ（３３−１〜３３−ｎのいずれか）に格納されるように、制御線３７−１を通じてＶＩＱ制御部３４に通知する。具体的には、入力された回線インタフェースを示すＩＦＮｏ２０１−４、品質クラスを示すＱｏｓ２０１−２、もしくは、これをもとに作成した情報を通知する。また、ブロックヘッダ抽出部３７では、ブロックの連続性検査用情報ＳＥＱ２０１−７により、同一の回線インタフェースから入力されたブロックおよびブロック群が連続しているかどうかの検証を行なう。もし、異常が発見された場合には、異常ブロックをパケット化ＶＩＱ３３へ書き込まないようにＶＩＱ制御部３４に通知する。正常なブロック到着時には、ＶＩＱ制御部３４は、パケット化ＶＩＱ３３に対して、到着ブロックの書込みをライトアドレス（ＷＡ）３４−１を通じて指示する。
【００２９】
パケット化ＶＩＱ３３からの読み出し時には、キューに格納されている固定長のブロックから可変長パケットを取り出すようにパケット化処理を行なう。パケット化処理について図４を用いて説明する。図４では、ブロック１（２００−１）、ブロック２（２００−２）、および、ブロック３（２００−３）の３つの固定長ブロックから、複数の可変長パケット（１００Ａ〜１００Ｅ）が取り出される例を示している。なお、パケット化ＶＩＱ３３からの読み出し時には、可変長パケットの境界を識別する必要がある。パケットの境界は図１２に示すパケット情報１０１内の、自パケット長情報（ＬＥＮ）１０１−４を使用して、該当するパケット長分だけを読み出すことによって、パケットの境界を識別することができる。また、その他の境界識別方法として、パケット化ＶＩＱ３３への格納時に、可変長パケットと並列に、パケットの境界を示すためのビットを格納しておく方法も考えられる。パケット化ＶＩＱ３３から、出力された可変長パケットは、次に出力処理部３２に送信される。
【００３０】
出力処理部３２の構成を図２Ｂを用いて説明する。入力された可変長パケットはＬ２処理部３２−３にてレイヤ２の処理が行なわれる。例えば、出力回線がイーサーネットの場合には、次の転送先のＩＰアドレスであるネクストホップＩＰアドレスから、接続先ルータのレイヤ２アドレス（ＭＡＣアドレス）を検索して付与する処理を行なう。ネクストホップＩＰアドレスと、接続先ルータのレイヤ２アドレスの対応は、Ｌ２ＴＡＢＬＥ３２−５に格納されている。レイヤ２処理の終了後、可変長パケットはＰＨＹ３２−２にて、例えばＳＯＮＥＴフレームへマッピング処理が行なわれ、その後電気・光信号変換部（Ｅ／Ｏ）３２−１にて、光信号に変換された後、出力回線５０へ送出される。図９にパケット通信装置のクロスバスイッチ１０−１〜１０−５を全て使用している状態での、ブロックスイッチングの様子を示す。
【００３１】
以上示したように、本発明によるパケット通信装置は、クロスバスイッチ１０を介した複数の回線インタフェース２０間でのパケットデータの送受を、複数の固定長ブロック単位で行うので、入出力ポート間の接続関係を決定するアービトレーション処理の時間制約が緩和される。図１３に、従来のセル単位でのアービトレーション時間の例を、また、図１４に、本発明による複数（図１４の例では４個）の固定長ブロック単位でのアービトレーション時間の例を示す。図１３においての、セル長（時間換算でＴ１）と図１４においての固定長ブロック長（時間換算でＴ２）が同じであると仮定すると、従来方式では、回線インタフェースが送出リクエストを送出してアービトレーション結果を受け取るべき時間が１セル長時間と同じＴ１であるのに対して、本発明による複数固定長ブロック単位でのアービトレーション時間Ｔ３はその４倍の時間を取ることができるので、大容量のスイッチを構成する際のアービトレーション処理時間のネックが緩和できる。今後、更なる高速回線を収容する大容量のパケット通信装置を構成する場合には、固定ブロック長（時間換算でＴ２）を長くする、もしくはスイッチ面数を増加して、連続して読み出すブロック数を増加させることで、アービトレーションにかけられる時間Ｔ３を増やすことができる。その結果、短パケット入力時においてもスループットネックを抑制可能な大容量のパケット通信装置が構成できる。図１５に、従来のセル単位のスイッチ方式のスループット特性（３４０）と本発明による固定長ブロック単位でのスイッチ方式のスループット特性（３５０）の比較を示す。本発明による固定長ブロック単位でのスイッチ方式は、セル化にともなう空バイトの挿入や、アービトレーションの処理時間ネックが発生しにくいので、短パケット入力時においても、高いスループット特性を実現できる。
【００３２】
次に、本発明のパケット通信装置を構成する５枚のクロスバスイッチ１０−１〜１０−５の１つ（例えばクロスバスイッチ１０−１）に障害が発生した場合の処理手順について以下に説明する。クロスバスイッチ１０−１に障害が発生すると、クロスバスイッチ１０−１は制御バス６０−１を通じて、制御部６０に障害通知を行なう。制御部６０はこれを受けて、回線インタフェース２０−１〜２０−ｎに対して、制御バスを通じて、ＶＯＱ制御部２４内のリードイネーブルレジスタ（ＲＥＲＥＧ）２４−３内のクロスバスイッチ１０−１に該当するビットを“０”に設定する。ＶＯＱ制御部２４は、以降はクロスバスイッチ１０−１に相当するタイムスロット２９−１には、ブロック化ＶＯＱからブロックを読み出さず、ＩＤＬＥブロック（空ブロック）２２０を送出する。また、ブロックヘッダ付与部２７において、ヘッダを付与する際にも、クロスバスイッチ１０−１に相当するブロックヘッダ２０１についてはＢＬＫ２０１−１（ブロック種別識別子）を”０（無効）”に設定する。図１６に、ＲＥＲＥＧ２４−３内のクロスバスイッチ１０−１に該当するビットを“０”に切り替えた後の、各タイムスロットに対するブロックの送出の様子について示す。切替え後、クロスバスイッチ１０−１に相当するタイムスロット２９−１には、ＩＤＬＥブロック２２０が読み出され、ブロック分配部３２通過後には、クロスバスイッチ１０−１に対しては、ＩＤＬＥブロック２２０のみが送出される。
【００３３】
図１７に回線インタフェース２０の出力側においての、クロスバスイッチ１０−１〜１０−５からの入力ブロックの様子を示す。クロスバスイッチ１０−１からは、ＩＤＬＥブロック２２０のみが回線インタフェース２０に入力される。ブロック多重部３２通過後の、クロスバスイッチ１０−１に対応するスロット３９−１においては、ＩＤＬＥブロック２２０が入力される。図３のブロックヘッダ抽出部３７では、ＩＤＬＥブロック２２０を検出すると、これをパケット化ＶＩＱ３３には格納しないようにＶＩＱ制御部３４に通知し、有効なブロックのみをパケット化ＶＩＱ３３に格納する。
【００３４】
図１８にパケット通信装置のクロスバスイッチ１０−１を回避して運用している状態での、ブロックスイッチングの様子を示す。以上の手順により、障害の発生しているクロスバスイッチ１０−１を回避して、その他のクロスバスイッチ１０−２〜１０−５のみでパケットをスイッチングすることが可能になる。前述したように、本パケット通信装置は搭載されている５枚のスイッチのうち４枚のみ正常に動作すれば、入力トラヒックのブロッキングなどのスイッチ性能劣化は発生しないので、サービスに影響を与えることがない。つまり、５枚目のスイッチは付加容量分と考えることができる。本実施例のパケット通信装置では、正常動作時に付加容量分のスイッチを未使用状態にしなくても良い。つまり、付加容量分のスイッチを、常に動作させておくことで、スイッチ全体を、“ホットスタンバイ”状態にしておくことが可能であり、高信頼化が実現できる。また、完全２２重化構造とは異なり、付加容量分のスイッチには、他のスイッチに入力されるデータのコピーが入力されるわけではないので、付加容量分のスイッチを正常時に動作させておくことで、内部のスイッチ速度を１．２５倍にすることができる。これにより、スループット特性の良いスイッチを実現できる。さらに、付加容量分のスイッチも常に動作させておくことで、複数のスイッチ面についてマスタ・スレーブの管理をする必要がなく、管理を容易化できる。
【００３５】
他の実施例として、複数のクロスバスイッチ１０に障害が発生する場合を考える。５枚のクロスバスイッチ１０−１〜１０−５の１つ（例えばクロスバスイッチ１０−１）が障害発生中で未使用の状態において、さらに別のクロスバスイッチ（例えばクロスバスイッチ１０−３）に障害が発生した場合の処理手順について説明する。第１の実施例と同様に、クロスバスイッチ１０−３に障害が発生すると、クロスバスイッチ１０−３は制御バス６０−１を通じて、制御部６０に障害通知を行なう。制御部６０はこれを受けて、回線インタフェース２０−１〜２０−ｎに対して、制御バスを通じて、ＶＯＱ制御部２４内のリードイネーブルレジスタ（ＲＥＲＥＧ）２４−３内のクロスバスイッチ１０−３に該当するビットを“０”に設定する。（クロスバスイッチ１０−１に該当するビットは既に“０”に設定されている。）ＶＯＱ制御部２４は、以降はクロスバスイッチ１０−１および１０−３に相当するタイムスロット２９−１および２９−３には、ブロック化ＶＯＱ２３からブロックを読み出さず、ＩＤＬＥブロック（空ブロック）２２０を送出する。また、ブロックヘッダ付与部２７において、ヘッダを付与する際に、クロスバスイッチ１０−３に相当するブロックヘッダ２０１についはＢＬＫ２０１−１（ブロック種別識別子）を”０（無効）”に設定する。図１９に、ＲＥＲＥＧ２４−３内のクロスバスイッチ１０−３に該当するビットを“０”に切り替えた後の、各タイムスロットに対するブロックの送出の様子について示す。実施例１と同様の考え方で、クロスバスイッチ１０−１および１０−３に対しては、ＩＤＬＥブロック２２０のみが送出され、障害発生したクロスバスイッチ１０−１および１０−３を回避して、ブロックを分散可能であることがわかる。また、さらなる、クロスバスイッチ１０の障害が発生した場合においても、同様な設定方法により、障害が発生したクロスバスイッチ１０を順次切り離すことが可能である。図２０に本発明による本パケット通信装置における稼動クロスバスイッチ枚数２５０と、スイッチスループット２６０の関係２７０を示す。同条件のクロスバスイッチ枚数とした場合（必要容量分４枚、付加容量分１枚）、ビットスライスによる並列スイッチ方式（図２８）を考えると、４枚を現用系、１枚を予備系とした場合、正常時に、予備系分の１枚を有効利用することはできない。また、２枚以上のクロスバスイッチが故障するとサービスダウンとなる。
【００３６】
このように、本発明による本パケット通信装置は、複数のクロスバスイッチ１０が順次、もしくは同時に障害発生した場合においても、サービスダウンが起こることなく、正常動作可能なクロスバスイッチ１０の枚数に応じたスループットのスイッチング機能を提供できる。よって、本発明による本パケット通信装置は、サービスダウンに対して頑強で、高信頼化を実現できる。
【００３７】
他の実施例として、正常動作しているクロスバスイッチ１０に対して、保守点検、増設、減設を行なう場合の処理手順について説明する。保守点検とは、例えば、クロスバスイッチ１０に搭載されている、ファームウエアおよび、ハードウエアの機能拡張やバグ修正のための処理である。また、増設とは、パケット通信装置の交換可能容量を増やしたり、性能向上の目的で、クロスバスイッチ１０の搭載数を増やす処理である。また、減設とは、ネットワーク構成の変更などの理由でクロスバスイッチ１０の搭載数を増やす処理である。保守点検、増設、減設は、パケット通信装置で行なわれているサービスを中断することなく、実施できることが望ましい。
【００３８】
本例では、まず、使用されているクロスバスイッチ１０−１〜１０−５のうち、クロスバスイッチ１０−１を未使用状態に変更して、抜去可能とする減設手順について説明する。パケット通信装置に入力されるデータトラヒックに対して、クロスバスイッチ１０−１を回避して、スイッチング処理を行なうための手順としては、実施例１の障害発生時の処理で示した場合と同様に、制御バス６０−１を通じて、回線インタフェース２０の入力側にあるＶＯＱ制御部２４内のリードイネーブルレジスタ（ＲＥＲＥＧ）２４−３内のクロスバスイッチ１０−１に該当するビットを“０”に設定すれば良い。前述したように、本パケット通信装置は搭載されている５枚のスイッチのうち４枚のみ正常に動作すれば、入力トラヒックのブロッキングなどのスイッチ性能劣化は発生しない。言い方を換えれば、クロスバスイッチ１０−１を未使用にしたことによるスループットの減少がサービスに影響を与えることはない。
【００３９】
次に、使用されているクロスバスイッチ１０−２〜１０−５（クロスバスイッチ１０−１は装置に未搭載）に対して、クロスバスイッチ１０−１を追加搭載して使用可能な状態とする増設手順例について説明する。パケット通信装置に入力されるデータトラヒックに対して、クロスバスイッチ１０−１を追加してスイッチング処理を行なうための手順としては、制御バス６０−１を通じて、回線インタフェース２０の入力側にあるＶＯＱ制御部２４内のリードイネーブルレジスタ（ＲＥＲＥＧ）２４−３内のクロスバスイッチ１０−１に該当するビットを“０”の状態から“１”に変更すれば良い。図２１に、ＲＥＲＥＧ２４−３内のクロスバスイッチ１０−１に該当するビットを“１”に切り替えた後の、各タイムスロットに対するブロック送出の様子について示す。また、本発明によるパケット通信装置はスイッチ部にクロスバスイッチ１０を用いている。クロスバスイッチ１０は、共通バッファ型スイッチ（図２５Ａ）、出力バッファ型スイッチ（図２５Ｂ）、クロスポイントバッファ型スイッチ（図２５Ｃ）にあるようなバッファリング手段を持たないため、状態の管理が不要である。つまり、クロスバスイッチを追加搭載して使用する場合においても、既に搭載されているスイッチとのバッファ状態を一致させるような複雑な制御手段は不要である。
【００４０】
増設、減設を行なう場合、回線インタフェース２０の入力側において、ＲＥＲＥＧ２４−３の設定を、制御部６０経由で、回線インタフェース２０−１〜２０−ｎに対して順次行なうことを考えると、過渡状態として、複数の回線インタフェース２０−１〜２０−ｎ間でＲＥＲＥＧ２４−３の設定が異なる状態が存在する。本発明のパケット通信装置では、回線インタフェース２０の出力側においては、どのブロックスロット（３９−１〜３９−５）が有効であるかの情報は保持しない。つまり、回線インタフェース２０は、出力側においては、ＲＥＲＥＧ２４−３内のような状態レジスタを不要として、ブロックヘッダ２０１に含まれるＢＬＫ２０１−１識別子を使用して、パケット化ＶＩＱ３３の格納判定を行なうことを特徴とする。従って、ＲＥＲＥＧ２４−３の設定が異なる回線インタフェース２０−１〜２０−ｎ状態が存在しても、ブロックもしくは、ユーザパケットの瞬断が発生することはない。
【００４１】
保守点検手順は、前述した、減設、増設の繰り返し手順でサービス断なく実施可能である。具体的な手順例としては、クロスバスイッチ１０−２〜１０−５が搭載されている状態においてクロスバスイッチ１０−１を減設して、抜去し、点検実施後のクロスバスイッチ１０−１、もしくは、新しいクロスバスイッチ１０−１を、装置に搭載して増設手順を行なえば良い。その他の全てのクロスバスイッチ１０−２〜１０−５に対しても、順次、同様の減設・増設手順を行なうことで、サービスの瞬断なく、クロスバスイッチ全体の保守点検を行なうことが可能となる。
【００４２】
以上に示したように、本実施例によれば、完全二重化冗長構成に比べ少ないハード量で、また、サービスの瞬断なく、増設、減設、および保守点検を容易に実施可能である。また、本発明のパケット通信装置では、スイッチ容量と必要なスイッチ面数が比例関係となるようなリニアスケーラビリティを有する。
【００４３】
他の実施例として、クロスバスイッチ１０−１〜１０−５の１つを冗長系に設定しておく使用形態および障害発生時の切替手順について説明する。クロスバスイッチ１０−１〜１０−５の１つを冗長系に設定しておく使用形態における障害発生時の切替処理の一例を示す。本例のおいてはパケット通信装置には５枚のクロスバスイッチ１０−１〜１０−５を搭載しておき、クロスバスイッチ１０−５を冗長系に設定する。具体的には、初期設定時に全ての回線インタフェース２０−１〜２０−ｎのリードイネーブルレジスタ（ＲＥＲＥＧ）２４−３のクロスバスイッチ１０−５に該当するビットを“０”に設定し、それ以外のビットを“１”に設定しておく。例えば、クロスバスイッチ１０−３に障害が発生した場合には、クロスバスイッチ１０−３は制御バス６０−１を通じて、制御部６０に障害通知を行なう。制御部６０はこれを受けて、回線インタフェース２０−１〜２０−ｎに対して、制御バス６０−１を通じて、ＶＯＱ制御部２４内のリードイネーブルレジスタ（ＲＥＲＥＧ）２４−３内のクロスバスイッチ１０−３の該当するビットを“０”に、また、冗長系に設定されていたクロスバスイッチ１０−５に該当するビットを“１”に同時に設定する。ＶＯＱ制御部２４は、設定変更後、障害の発生したクロスバスイッチ１０−３に相当するタイムスロット２９−３には、ブロック化ＶＯＱからブロックを読み出さず、ＩＤＬＥブロック（空ブロック）２２０を送出する。また、それ以外のタイムスロット２９−１、２９−２、２９−４、２９−５については、ブロック読み出す処理を行なう。図２２に、ＲＥＲＥＧ２４−３内の、クロスバスイッチ１０−３に該当するビットを“０”に、クロスバスイッチ１０−５に該当するビットを“１”に、切り替えた後の、各タイムスロットに対するブロックの送出の様子について示す。
【００４４】
また、冗長系を有する形態においては、正常動作時に、冗長系の導通試験手段を有することで、障害切替時の信頼性を高めることができる。そこで、本発明による冗長系の導通試験手段を持つ回線インタフェースを図２３に示す。本構成では、回線インタフェース２０の入力側のブロックヘッダ付与部２７の後段にテストブロック発生部２９を、また、回線インタフェース２０の出力側において、ブロック多重部３１の後段にテストブロック回収部３９を有する。ブロックヘッダ付与部２７は、マイクロプロセッサ２８経由で、ＶＯＱ制御部２４から制御線２４−４を通じて、冗長系に設定さるクロスバスイッチ情報が通知される。
【００４５】
ブロックヘッダ付与部２７では、ヘッダを付与する際に、クロスバスイッチ１０−５（冗長系）に相当するブロックヘッダ２０１についてはＢＬＫ２０１−１（ブロック種別識別子）を“Ｔ（テストブロック）”に設定しておく。その他のブロックヘッダ２０１の領域は、ＳＥＱ２０１−７も含めて、他のユーザデータブロックと同じ値を設定する。テストブロック発生部２９では、ＢＬＫ２０１−１によりテストブロックを検出すると、ブロックのデータ部分をテストブロックパターンに上書きする。テストブロックパターンの例としては、テストブロック発生部２９内に設定された特定のビットパターンとする。なお、テストブロックパターンは、テストブロック発生部２９とテストブロック回収部３９において、予め同一のパターンを設定しておく。テストブロック回収部３９においては、ＢＬＫ２０１−１によりテストブロックを検出すると、テストブロックを回収すると同時に、代わりにＩＤＬＥブロック（空ブロック）２２０を送出する。なお、ＢＬＫ２０１−１（ブロック種別識別子）も“０（無効）”に設定する。ＩＤＬＥブロック（空ブロック）２２０は、パケット化ＶＩＱ３３の格納判定時に廃棄される。テストブロック回収部３９においては、予め設定されている特定のビットパターンと回収されたテストブロックのビットパターンが等しいかどうかを比較判定する。検査結果が異なる場合には、冗長系クロスバスイッチの故障と判断する。先ほどの例と同様に、クロスバスイッチ１０−５が冗長系に設定されている状態において、クロスバスイッチ１０−３に障害が発生した場合に、ＲＥＲＥＧ２４−３内の、クロスバスイッチ１０−３に該当するビットを“０”に、クロスバスイッチ１０−５に該当するビットを“１”に切り替えて、障害復旧を行なう場合の、各タイムスロットに対するブロックの送出の様子について図２４に示す。
【００４６】
このように、本発明による本パケット通信装置は、クロスバスイッチ１０の１つを冗長系に設定しておく使用形態において、冗長系の導通検査が可能で、障害発生時にも、簡単な制御手順で障害復旧が可能であり、信頼性の高いスイッチを提供可能である。
【００４７】
他の実施例として、スイッチ部において品質クラス制御を行なう形態について図３０を用いて説明する。図３０に示す品質制御対応回線インタフェースにおいては、図３に示した回線インタフェース２０との差分のみを示す。品質制御対応回線インタフェースにおいては、ブロック化ＶＯＱ２３内にｎ本の出力方路対応かつ２クラスの品質クラス別のＶＯＱ（高優先２３−１Ｈ〜２３−ｎＨ、低優先２３−１Ｌ〜２３−ｎＬ）を有する。入力処理部２１より転送されたパケットは、パケット情報１０１内の、ＲＴＧ１０１−３およびＱＯＳ１０１−２に従って該当するＶＯＱに入力される。該当するＶＯＱ制御部２４は、ある方路への読出し指示を受け取ると、方路セレクタ（ＳＥＬ）８２２により方路選択を行なうが、同時に品質クラスセレクタ（ＳＥＬ）８２１により、高優先ＶＯＱ２３−ｘＨ（ｘは１からｎのいずれかを示す）にブロックが存在する場合にはそれを読み出し、存在しない場合には、低優先ＶＯＱ２３−ｘＬよりブロックを読み出しを行なう。各ブロックについては、ブロックヘッダ付与部２７にて、ブロックヘッダ２０１内のＱＯＳ２０１−２ビットにより、品質クラスが識別される。クロスバスイッチ１０でスイッチングされたブロックについては、品質制御対応回線インタフェースの下り側において、ｎ本の入力方路対応かつ２クラスの品質クラス別のＶＩＱ（高優先３３−１Ｈ〜３３−ｎＨ、低優先３３−１Ｌ〜３３−ｎＬ）にＶＩＱ制御部２７により振り分けられて、各ＶＩＱにて元のパケットに復元される。
【００４８】
この実施例では、ブロック単位に品質クラスを分ける例を示したが、１つのブロックに、高優先、低優先のブロックが混在するように制御する構成としても良い。この場合、高優先ＶＯＱ２３−ｘＨ（ｘは１からｎのいずれかを示す）にパケットが存在する場合にはそれを読み出し、存在しない場合には、低優先ＶＯＱ２３−ｘＬよりパケットを読み出して、１つのブロックを生成する構成とする。
【００４９】
このように、本発明による本パケット通信装置は、ブロック化ＶＯＱ２３、パケット化ＶＩＱ３３の双方に、複数品質クラスを設けることにより、動画像通信、トランザクション処理などに必要とされる高品質サービスに対応できる。
【００５０】
【発明の効果】
以上説明した実施例によれば、次のような効果が期待できる。
【００５１】
（１）大容量のパケット通信装置を構成する場合に、少ないハード構成で、信頼性の高い障害復旧機能をもつスイッチを提供することができる。
【００５２】
（２）サービス断なく増設、減設が容易にでき、また、障害耐性の高いパケット通信装置を構成することができる。
【００５３】
（３）クロスバスイッチは、各ブロックを、それに付与されているルーティングタグに従い、所望の出力ポートに自律的に送出する構成になっているので、他のスケジューラからのクロスバ設定を不要になる。
【００５４】
（４）すべての、もしくは、代表のクロスバスイッチでは、全ての回線インタフェースから入力されたブロックに付与されているアービタリクエスト情報を元に、クロスバの入出力ポートの最適な接続関係を選択するようにスケジューリングを行い、その結果（アービタアクノリッジ情報）を、回線インタフェースに対して出力されるブロックのヘッダ部分に付与する構成となっているので、クロスバスイッチの内部高速処理、およびクロスバスイッチ制御の制約を緩和することができる。
【図面の簡単な説明】
【図１】本発明のパケット通信装置の全体構成を示すブロック図である。
【図２】図２(a)は、本発明のパケット通信装置の回線インタフェースカード（入力側）の構成を示すブロック図である。図２(b)は、本発明のパケット通信装置の回線インタフェースカード（出力側）の構成を示すブロックである。
【図３】本発明のパケット通信装置の回線インタフェースカードの構成を示すブロック図である。
【図４】本発明のパケット通信装置内部でのブロック分割、パケット組立ての動作を示すブロック図である。
【図５】本発明のパケット通信装置のブロック分配部の動作を示す説明図である。
【図６】本発明のパケット通信装置のブロック分配部の動作を示す説明図である。
【図７】本発明のパケット通信装置のクロスバスイッチのブロック図である。
【図８】本発明のパケット通信装置のブロック多重部の動作を示す説明図である。
【図９】本発明のパケット通信装置内のブロックフローの説明図である。
【図１０】本発明のパケット通信装置で使用する、ブロックフォーマット例である。
【図１１】本発明のパケット通信装置で使用する、ブロックフォーマット例である。
【図１２】本発明のパケット通信装置で使用する、パケットフォーマット例である。
【図１３】従来のパケット通信装置のアービトレーション周期を示すタイムチャートである。
【図１４】本発明のパケット通信装置のアービトレーション周期を示すタイムチャートである。
【図１５】本発明のパケット通信装置のブロック化の効果を示す説明図である。
【図１６】本発明のパケット通信装置のクロスバスイッチ切替例を示すタイムチャートである。
【図１７】本発明のパケット通信装置のブロック多重部の動作を示す説明図である。
【図１８】本発明のパケット通信装置のクロスバスイッチ切替時のブロックフローの説明図である。
【図１９】本発明のパケット通信装置のクロスバスイッチ切替例を示す説明図である。
【図２０】本発明のパケット通信装置のスケーラビリティを示す説明図である。
【図２１】本発明のパケット通信装置のクロスバスイッチ切替例を示す説明図である。
【図２２】本発明のパケット通信装置のクロスバスイッチ切替例を示す説明図である。
【図２３】本発明のパケット通信装置の回線インタフェースカードの別構成を示すブロック図である。
【図２４】本発明のパケット通信装置のクロスバスイッチ切替例を示す説明図である。
【図２５】従来のバッファ要素をもつパケットスイッチのブロック図である。
【図２６】従来のバッファ要素をもつパケットスイッチのブロック図である。
【図２７】従来のバッファ要素をもつパケットスイッチのブロック図である。
【図２８】従来の大容量パケットスイッチのブロック図である。
【図２９】本発明のパケット通信装置の回線インタフェースカード（入力側）の一構成を示すブロック図である。
【図３０】本発明のパケット通信装置の回線インタフェースカードの他の構成を示すブロックである。
【符号の説明】
１０・・・クロスバスイッチ、１１・・・スケジューラ、２０・・・回線インタフェース、２３・・・ブロック化ＶＯＱ、２４ＶＯＱ制御部、２２・・・ブロック分配部、３１・・・ブロック多重部、３３・・・パケット化ＶＩＱ、３４ＶＩＱ制御部、６０・・・制御部。
【発明の属する技術分野】
本発明は、ＩＰ（Ｉｎｔｅｒｎｅｔ Ｐｒｏｔｏｃｏｌ）などの可変長パケットや非同期転送モード（以下ＡＴＭという。）の固定長パケット（一般的にセルと呼ばれる）をスイッチングするパケットデータ通信装置に関する。
【０００２】
【従来の技術】
近年、インターネットをはじめとするデータトラヒックは急激に増加している。また、従来専用線を使用して行なわれていたトランザクション処理など、高品質で、高信頼のサービスをインターネットで行なおうとする動きも見られている。これに対応するため、伝送路だけでなく、パケットデータ通信装置の大容量化、高速化、高信頼化が必要とされる。
【０００３】
特開平１１−１５４９５４号公報（以下「文献１」という。）は、ＡＴＭスイッチの大容量化に関する技術を開示する。このＡＴＭスイッチは、それぞれ入力ハイウエイが接続されるｎ個のセル分配部と、それぞれ出力ハイウエイが接続されるｎ個のセル集中部とを有し、交換容量がｎ×ｎの単位ＡＴＭスイッチがｋ個並列に設置される。ｎ個のセル分配部のそれぞれおよびｎ個のセル集中部のそれぞれは、ｋ個の単位ＡＴＭスイッチに接続される。セル分配部は、ｎ個のセル集中部対応にｎ個のキューバッファを有し、入力ハイウエイからセルを受信すると、そのセルが出力されるセル集中部に対応するキューバッファ、すなわち、そのセルの宛先に対応するキューバッファにそのセルをバッファリングする。セル分配部は、選択したキューバッファから、読み出し回数指定レジスタにより指定された回数だけ連続してセルを読み出し、宛先が同じｋ個のセルをほぼ同タイミングで、ｋ個の単位ＡＴＭスイッチに並列に出力する。ほぼ同タイミングでセルを並列に出力するのは、セルの順序逆転を防止するためである。セル集中部は、ｋ個の単位ＡＴＭスイッチから宛先が同じｋ個のセルを受信する。選択したキューバッファにキューイングされているセルが読み出し回数指定レジスタにより指定された値より少ない場合には、その差のセル数分だけダミーセルを生成し、選択されたキューバッファと生成したダミーセルとをほぼ同タイミングで、ｋ個の単位ＡＴＭスイッチに並列に出力する。セル集中部は、ｋ個の単位ＡＴＭスイッチからダミーセルを受信すると、それを廃棄する。文献１が開示する技術は、このような構成により、セルベースの負荷分散を行い、大容量化を可能としている。
【０００４】
また、文献１では、各単位ＡＴＭスイッチは、共通バッファ型、出力バッファ型、クロスポイントバッファ型など、それ自体が内部ブロッキングを生じないスイッチを用いると記述されている。共通バッファ型スイッチの構成を図２５に示す。入力５００から入力されたセルは、セル多重部５０１で時間多重される。時間多重されたセルは、共通バッファメモリ５０３に格納される。より具体的には、セルは、そのヘッダ情報に従って、共通バッファメモリ５０３内に論理的に構成された出力方路ごとのキューバッファに格納されるように、制御部５０２により制御される。また、各出力方路単位に割り当てられたタイミングで共通バッファメモリ５０３より読み出されたセルは、セル分離部５０４で出力単位に分離されて出力５０５に送出される。出力バッファ型スイッチの構成を図２６に示す。入力５００から入力されたセルは、セル多重部５０１で時間多重されて、共通バス５０６に出力される。各出力５０５においては、共通バス上のセルをアドレスフィルタ（ＡＦ）５０７によりフィルタリングして、キューバッファ５０８に、時方路宛てのセルのみを格納する。キューバッファ５０８からは出力回線５０５の速度でセルが読み出されて送出される。クロスポイントバッファ型スイッチの構成を図２７に示す。それぞれの入力５００に入力されたセルは、各出力５０５にとの交点に配置されたキューバッファ５０９にセルを格納する。各出力５０５は、時方路宛のキューバッファ５０９間で調停処理を行なって、セルの読み出しを行なう。共通バッファ型、出力バッファ型およびクロスポイントバッファ型のスイッチは、何れもセルの出力衝突を吸収するバッファリング手段を有するものである。
【０００５】
クロスバスイッチを用いるパケットスイッチとを開示するものとしては、"The Tiny Tera: A Packet Switch Core"、 Nick McKeown、 Martin Izzard、 Adisak Mekkittikul、 William Ellersick、 and Mark Horowitz、 IEEE MICRO、 January/February 1997（以下「文献２」という。）がある。文献２が開示するスイッチは、概ね図２８に示すようなスイッチであると考えられる。ｎ本の入出力ポートを有するクロスバスイッチ７０６の前段には、ｎ個のポートカード７０１が設けられ、ポートカード７０１ごとに、入力バッファ７０３が配置される。入力回線７００から入力された可変長パケットは固定長パケット（セル）単位に分割される。入力バッファ７０３にバッファリングされたセルは、スケジューラ７０５にて入出力ポート間の接続スケジューリングを行なった後に、各ポートカード７０１より出力されて、クロスバスイッチ７０６にてスイッチングされる。入出力ポート間の接続は１セル単位で変更される。特に、この構成においては、各入力バッファ７０３は出力方路別のキューバッファ（ＶＯＱ：Ｖｉｒｔｕａｌ Ｏｕｔｐｕｔ Ｑｕｅｕｅ）に分割されていて、スケジューラ７０５により出力指示された任意のキューバッファからの読み出しを可能とすることで、ＨＯＬ（Ｈｅａｄ Ｏｆ Ｌｉｎｅ Ｂｌｏｃｋｉｎｇ）によるスループットの低下を防止している。クロスバスイッチ７０６は、セル７０４を、例えば６４ビット単位にスライスして、複数のスイッチ面で並列処理する。
【０００６】
特開２０００−２３２４８２号公報（以下「文献３」という。）は、クロスバスイッチを使用したパケットスイッチを開示する。このパケットスイッチでは、スイッチの入力側インタフェースにて、複数の可変長パケットを、パケットの切れ目を意識せず固定長のコンテナに搭載して、コンテナ単位でスイッチングを行なう。このスイッチでは、スイッチ内部の処理単位を大きくすることで、パケットの並列展開のネックを解消し、大容量化を実現しようとしている。
【０００７】
特開平５-１９１４４０号公報（以下「文献４」という。）は、現用系として動作するセルスイッチと、待機系として動作するセルスイッチと、これら２つのセルスイッチの出力の何れか一方を選択し、現用系と予備系の切り替えを行うセレクタとを有するセル交換装置を開示する。これら２つのセルスイッチに同一のセルが同一の位相で入力されるが、出力されるセルの順序が両スイッチで異なる場合がある。そこで、両スイッチからアイドルセルが出力されたことを検出した場合に、セレクタが系を切り替えるようしている。
【０００８】
【発明が解決しようとする課題】
文献１に開示されるパケットスイッチは拡張性の点において優れている。しかし、並列配置される単位スイッチは、出力衝突回避のためのバッファリング要素を有する構造となる。したがって、ＡＴＭスイッチの動作を止めないでスイッチ面を増設した場合には、既に搭載されているスイッチ面と、新たに搭載されるスイッチ面とのバッファリング状態の不一致が生じるため、セルの順序逆転が発生する可能性がある。よって、通信サービスを中断することなくスイッチ容量の増設・減設またはスイッチの保守を行うことは難しい。また、文献１は、スイッチの冗長構成を開示していない。
【０００９】
文献２で示したスイッチは、クロスバスイッチを用いるため、共通バッファなどの共通リソース型のスイッチと比較して、バッファメモリのアクセス速度がネックになりにくいという点で大容量化に向いている。しかし、今後、さらなる高速回線をサポートする超大容量スイッチを構成しようとする場合、ＡＴＭセルや可変長パケットを分割したセル（以下、セルとは６４バイト程度の短い固定長データを意味するものとする）を処理単位とするスイッチ方式では、入出力ポートの接続関係を決定するスケジューリング時間がネックとなり、スループットの高いスイッチを構成することが難しくなる。また、文献２は、スイッチ容量の増設・減設またはスイッチの保守をどのように行うか、また、スイッチの冗長構成を開示していない。
【００１０】
文献３は、スイッチを複数のクロスバスイッチで構成することを開示していない。また、文献３は、スイッチ容量の増設・減設またはスイッチの保守をどのように行うか、また、スイッチの冗長構成を開示していない。
【００１１】
文献４で示した冗長構成を有するスイッチでは、スイッチ部のハードウエア量が２倍必要となり、低コストでかつコンパクトなパケット通信装置を構成することが難しい。また、文献４は、通信サービスを中断することなくスイッチ容量の増設・減設またはスイッチの保守をどのように行うかを開示してない。
【００１２】
そこで、本発明の目的の一側面は、大容量のパケット通信装置を構成する場合に、スループットの高いパケット通信装置を提供することにある。より具体的には、ＡＴＭセルや短パケットが連続して入力された場合においても、高いスループットが実現可能な大容量のパケット通信装置を提供することである。
【００１３】
また、本発明の目的の他の側面は、大容量のパケット通信装置を構成する場合に、容易に、増設・減設が可能なパケット通信装置を提供することにある。より具体的には、スイッチ容量の拡張、縮小、および保守点検ができるように、サービスを中断すること無く、容易にスイッチ面の追加およびの切り離しがが可能なパケット通信装置を提供することにある。しかも、スイッチ容量の拡張、縮小を行なう場合に、スイッチ容量と必要なスイッチ面数が比例関係となるような、スケーラブルなパケット通信装置を提供することである。
【００１４】
また、本発明の目的の他の側面は、大容量のパケット通信装置を構成する場合に、少ないハード量で高信頼化を容易に実現可能なパケット通信装置を提供することである。より具体的には、ハード量の多い完全二重化の冗長スイッチ構成を必要とせず、コンパクトなスイッチ構成で、かつ、障害発生時には、障害発生箇所を切り離すことによりサービスを続行可能とするスイッチ構造をもつパケット通信装置を提供することにある。また、さらに、複数面のスイッチが故障した場合においても、故障スイッチ部分を順次切り離すことが可能であり、サポート可能な容量は減少するものの、サービスダウンに対して頑強なパケット通信装置を提供することにある。
【００１５】
【課題を解決するための手段】
スイッチ部を、複数のクロスバスイッチで構成する。各インタフェース部は、宛先が同一のパケットを上記複数のクロスバスイッチにブロック単位で並列に出力する。パケットスイッチにｎ枚のクロスバスイッチを搭載できる場合、上記インタフェース部は、ｎ枚のクロスバスイッチに対応するタイムスロットを割り当てておく。ｎ―１個のクロスバスイッチで通信サービスを運用中には、各インタフェース部は、使用中のｎ―１個のクロスバスイッチに対応するタイムスロットで同一宛先のブロックを読み出し、読み出したｎ−１個のブロックをｎ―１個のクロスバスイッチに並列に出力し、搭載されていない、または、搭載されているが使用していない１個のクロスバスイッチに対応するタイムスロットは空スロットとし、そのスイッチにブロックが出力されないようにする。この状態で、１個のクロスバスイッチを増設する場合、または、搭載されていないが使用してないクロスバスイッチを使用するようにする場合は、各インタフェース部は、そのクロスバスイッチに対応するタイムスロットでもブロックを読み出して、同一宛先のブロックをｎ個読み出し、それらをｎ個のクロスバスイッチに並列に出力する。ｎ個のクロスバスイッチで通信サービスを運用中に、１個のスイッチが障害により使用できなくなった場合、または、保守のために一時的にその動作をとめる場合には、そのスイッチに対応するタイムスロットを空スロットとして、そのスイッチにブロックが出力されないようにする。
【００１６】
【発明の実施の形態】
本発明によるパケットスイッチの実施例を説明する。以下では、特定容量（ｎ×ｎ）のクロスバスイッチを５面使用した構成のパケットスイッチを例にして説明を行う。このパケットスイッチの搭載可能な最大数の回線インタフェースが搭載された場合であっても、処理能力的にはクロスバスイッチ面数は４面で十分であるものとする。つまり、４枚のスイッチを使用すれば、入力トラヒックのブロッキングなど、スイッチ性能の劣化は発生しないものとする。スイッチ容量的に余分な１枚分のスイッチの使い方は後述する。
【００１７】
図１は、本発明のパケットスイッチの構成例を示す図である。このパケット通信装置は、それぞれｎ個の入出力ポートを有し、ｎ×ｎの交換を行う複数のクロスバスイッチ１０−１〜１０−５、クロスバスイッチ１０−１〜１０−５と接続される回線インタフェース２０−１〜２０−ｎ、および制御部６０とを有する。回線インタフェース２０−１〜２０−ｎは、入力回線４０−１〜４０−ｎおよび出力回線５０−１〜５０−ｎを収容し、入力された固定長もしくは可変長パケットのルーティング処理やパケットバッファリングを行い、固定長ブロックの形式でクロスバスイッチ１０−１〜１０−５との間で送受信を行なう。制御部６０は、制御バス６０−１により、クロスバスイッチ１０および回線インタフェース２０と接続され、これらの設定、障害監視などを行なう。クロスバスイッチ１０は、入出力ポートの接続関係を決定する機能を有するスケジューラ１１を内蔵する。
【００１８】
回線インタフェース２０は、入力回線４０から入力されたパケットデータを５本の接続リンク（４１−１−ｘ〜４１−５−ｘ、但しｘは１〜ｎのいずれか）を介してクロスバスイッチ１０−１〜１０−５に固定長ブロックの形式で分配する。また、クロスバスイッチ１０−１〜１０−５からは、固定長ブロックを５本の接続リンク（４５−１−ｘ〜４５−５−ｘ、但しｘは１〜ｎのいずれか）から受信する。
【００１９】
回線インタフェース２０の入力側は、入力処理部２１、ブロック化ＶＯＱ２３、ＶＯＱ制御部２４、およびブロック分配部２２を有する。回線インタフェース２０の出力側は、ブロック多重部３１、パケット化ＶＩＱ（Ｖｉｒｔｕａｌ Ｉｎｐｕｔ Ｑｕｅｕｅ）３３、ＶＩＱ制御部３４、および出力処理部３２を有する。
【００２０】
図２Ａを用いて、入力処理部２１の構成例を説明する。パケットデータは入力回線４０を通じて装置に入力されると、光・電気信号変換部（Ｏ／Ｅ）２１−１にて、電気信号に変換される。その後、ＰＨＹ２１−２にてＳＯＮＥＴ（ｓｙｎｃｈｒｏｎｏｕｓ ｏｐｔｉｃａｌ ｎｅｔｗｏｒｋ）フレームなどの物理レイヤ処理が行なわれる。次に、Ｌ２処理部２１−３にてパケットの抽出、エラーチェックなどのレイヤ２処理が行なわれる。その後、検索エンジン２１−４にて、宛先ＩＰアドレスをもとにした、出力ポート検索、品質クラス検索などの、レイヤ３処理が行なわれる。検索処理は、具体的には、検索エンジン２１−４に接続されたＬ３ＴＡＢＬＥ２１−５を使用する。Ｌ３ＴＡＢＬＥ２１−５には、予め宛先ＩＰアドレスと、出力ポート、品質クラス、次の転送先のＩＰアドレスであるネクストホップＩＰアドレスとの対応関係がテーブル形式で格納されている。検索結果はパケットのヘッダ部分に付与する。ここで、パケットフォーマットの例を図１２に示す。パケットはＩＰパケットデータ１０３、宛先のＩＰアドレス等が付与されているＩＰパケットヘッダ１０２、および、本パケット通信装置の内部で使用するパケット情報１０１より構成される。パケット情報１０１は、パケットの有効／無効を示すＰＫＴ１０１−１、パケットの品質クラスを示すＱＯＳ１０１−２、スイッチの宛先ポートを示すルーティング情報ＲＴＧ１０１−３、自パケットのパケット長（ＬＥＮ）１０１−４、およびネクストホップＩＰアドレス（ＮＨＩＰ）１０１−５より構成される。
【００２１】
図３を用いて、回線インタフェース２０の入力側のその他の部分の機能および動作について説明する。検索エンジン２１−４から出力された可変長パケット１００Ａ、１００Ｂのパケット情報１０１は、接続線２５を通じて、ＶＯＱ制御部２４に送信される。ＶＯＱ制御部２４はそのパケット情報を解析し、可変長パケットが該当する出力方路に対応するブロック化ＶＯＱ（２３−１〜２３−ｎのいずれか）に順次格納されるように、ブロック化ＶＯＱ２３のライトアドレスＷＡ２４−１を指示する。ブロック化ＶＯＱ２３からの読み出し時に、キューに格納されている複数の可変長パケットは、固定長のブロック単位に分割される。
【００２２】
ブロック化処理について図４を用いて説明する。図４では、複数の可変長パケット（１００Ａ〜１００Ｅ）が、ブロック１（２００−１）、ブロック２（２００−２）、および、ブロック３（２００−３）の３つの固定長ブロックに分割される例を示している。なお、可変長パケット１００Ｃ−１、１００Ｃ−２のように１つの可変長パケットは、複数のブロック間にまたがることも許容される。このように、ブロック間にまたがったパケット分割を許容することで、可変長パケットを複数のセルに分割する場合に発生するような空バイトの挿入が低減され、スイッチスループットの低減を抑制することができる。
【００２３】
再び、図３を参照する。ＶＯＱ制御部２４は、リードイネーブルレジスタ（ＲＥＲＥＧ）２４−３を内蔵している。本レジスタの各ビットは、クロスバスイッチ１０−１〜１０−５に対応しており、該当するレジスタビットが“１”に設定されている場合には、対応するクロスバスイッチ１０−１〜１０−５に対して、ブロックの送信を行い、該当するレジスタビットが“０”に設定されている場合には、対応するクロスバスイッチ１０−１〜１０−５に対して、ブロックの送信を行なわない。ＲＥＲＥＧ２４−３は、制御部６０よりマイクロプロセッサ２８経由で設定される。もしくは、各クロスバスイッチ１０−１〜１０−５の搭載状態に従ってＲＥＲＥＧ２４−３を自律的に設定する構成としてもよい。これは、図２９に示すように、各クロスバスイッチ１０−１〜１０−５が装置に搭載もしくは抜去されたことを、バックパネル６００が検出し、これを実装情報としてハード線６１１〜６１５で直接ＲＥＲＥＧ２４−３に引き込む構成にすればよい。図２９では、クロスバスイッチ１０−１〜１０−４がバックパネル６００に搭載されており、クロスバスイッチ１０−５は、未搭載の状態を示している。ＶＯＱ制御部２４は、リードアドレスＲＡ２４−２を通じて、ＶＯＱ２３−１〜２３−ｎのいずれかに読み出し指示を与えると、そのＶＯＱに該当する方路の情報を、制御線２４−４を通じてブロックヘッダ付与部２７に指示する。（ＶＯＱ２３−１〜２３−ｎの選択方法については後述する。）さらに、ＶＯＱ制御部２４は、自身が管理しているブロック化ＶＯＱのパケット格納状態を、制御線２４−５を通じてＡＲＢ−ＲＥＱ生成部２６に通知する。ＡＲＢ−ＲＥＱ生成部２６では、受信した情報をもとに、各ＶＯＱ２３−１〜２３−ｎの送出リクエスト情報を作成しその結果を、制御線２６−１を通じて、ブロックヘッダ付与部２７に送信する。ＶＯＱ制御部２４は、クロスバスイッチ１０−１〜１０−５に対応したタイムスロットに対して、ＲＥＲＥＧ２４−３の設定状態に従って、選択されたＶＯＱ２３−１〜２３−ｎからブロックの読み出しを行なうかどうかを判定する。本実施例では、最大で５個のブロックが連続で読み出される。以後、ＶＯＱ制御部２４からの読み出し指示により、一連して読み出される複数ブロック（最大で５個）をブロック群と呼ぶことにする。ＶＯＱ２３から読み出されたブロックは、ブロックヘッダ付与部２７にてブロックヘッダが付与される。ブロックヘッダの詳細について図１０に示す。ブロックデータ２０２に対して付与されるブロックヘッダ２０１は、ブロック種別（有効ブロック／無効ブロック／その他の特殊ブロック）を示すＢＬＫ２０１−１、品質クラスを示すＱＯＳ２０１−２、宛先情報を示すＲＴＧ２０１−３、入力された回線インタフェースを示すＩＦＮｏ２０１−４、ＶＯＱ２３の出力リクエストを示すＲＥＱ２０１−６、ブロックの連続性検査用のＳＥＱ２０１−７、および、リサーブ領域ＲＥＳ２０１−５が含まれる。
【００２４】
各タイムスロットに対するブロックの送出およびブロック分配部の機能について、図５を用いて説明する。図５においては、クロスバスイッチ１０−１〜１０−５に対応した周期的なタイムスロットとして、２９−１から２９−５が与えられている。これら５個のタイムスロットが１周期となる。ＶＯＱ制御部２４は、それぞれのスロットに対して、ブロック２１０−１から２１０−５が読み出されるように制御する。クロスバスイッチ１０−１に対する次周期スロット２９−１において、ブロック２１０−６が読みだされる。それぞれのブロックにはブロックヘッダ２０１が付与されており、ブロック種別を示すＢＬＫ２０１−１には、“１（有効）”が設定されている。なお、選択されたブロック化ＶＯＱ（２３−１から２３−ｎのいずれか）に読み出すブロックが存在しない場合には、ブロック種別を示すＢＬＫ２０１−１を“０（無効）”に設定し、ＩＤＬＥブロック（空ブロック）を送出する。また、図５では明示されていないが、タイムスロット１周期内にＶＯＱ（２３−１から２３−ｎのいずれか）から連続して読み出されるブロック（言い換えると、同一ブロック群に属する有効ブロック）のブロックヘッダ２０１の領域は、ＳＥＱ２０１−７を除き、全て同一のブロックヘッダ２０１が付与されている。ＳＥＱ２０１−７には有効ブロック送出毎に変化する連続値がブロックヘッダ付与部２７にて付与される。ブロック分配部２２に入力されたブロックは、順次ＤＭＸ（分離）メモリ２２−１に格納され、各スロット２９−１〜２９−５に対応する各ブロックを、対応するクロスバスイッチ１０−１から１０−５に送出するように、タイミング調整をして順次読み出される。その後、各ブロックは、Ｐ／Ｓ（パラレル／シリアル変換）２２−２にてシリアル信号に変換されてから、クロスバスイッチ１０への接続リンク４１へ送出される。なお、図５においては、クロスバスイッチ１０−１〜１０−５に送出するブロックの出力位相をそろえているが、ＤＭＸメモリ２２−１のメモリ量やタイミング調整に要する遅延時間を削減するために、図６に示すように、それぞれのクロスバスイッチ１０−１〜１０−５に対して、出力位相をずらして、ブロックを送出する構成にしてもよい。次にクロスバスイッチ１０の構成について図７を用いて説明する。各クロスバスイッチには回線インタフェース２０−１〜２０−ｎのブロック分配部２２から、それぞれ接続リンク４１−ｘ−１〜４１−ｘ−ｎ（ｘはクロスバスイッチ１０の面番号１〜５のいずれかを示す）を通じて、ブロックが入力される。入力されたブロックは、Ｓ／Ｐ（シリアル／パラレル変換）１７にてパラレル信号に変換される。次にＡＲＢ−ＲＥＱ（アービトレーションリクエスト）抽出部１２にてブロックヘッダ２０１に付与された送出リクエストＲＥＱ２０１−６が抽出され、スケジューラ１１へ送出される。その後、ブロックからは、ブロックヘッダ抽出部１３にて、宛先情報ＲＴＧ２０１−３が抽出されて、クロスバ制御部１５へ送出される。クロスバ制御部１５では、クロスバ１４の入力ポートに入力されるブロックを、宛先情報ＲＴＧ２０１−３に従って、該当する出力ポートに接続するように、制御線１５−１を通じてクロスバ１４に対して指示する。なお、同一のタイミングにおいて入力されるブロックには、異なる宛先情報ＲＴＧ２０１−３が付与されるようにスケジューリングされることを前提としているため、クロスバ１４の内部には出力衝突回避用のキューバッファを持つ必要はない。これは、クロスバスイッチ１０は、従来の共通バッファ型スイッチ（図２５Ａ、出力バッファ型スイッチ（図２５Ｂ）、クロスポイントバッファ型スイッチ（図２５Ｃ）のようなバッファリング手段をもつ必要が無いため、複数のクロスバスイッチ１０を並列配置して使用数する場合においても、全てのクロスバスイッチ１０−１〜１０−５を同期させる手段が不要であることを意味する。スケジューラ部１１では、ＲＥＱ２０１−６の内容から、各回線インタフェース２０のブロック化ＶＯＱ２３の状態を把握し、次のタイミングでの回線インタフェース２０間での最適な入出力接続関係を予め設定されたスケジューリングアルゴリズムにより決定する。スケジューラ部１１は、ぞれぞれの回線インタフェース２０にについて、次のタイミングでのブロック化ＶＯＱ２３−１〜２３−ｎに対しての読み出し許可指示（アービタアクノリッジ）をあたえる。読み出し許可指示は、ＡＲＢ−ＡＣＫ付与部１６にて、クロスバ１４から出力されたブロックのヘッダに付与される。
【００２５】
クロスバ１４の出力側におけるブロックフォーマットを図１１に示す。図１１に示すように、クロスバ１４出力側のブロックヘッダ３０１では、クロスバ１４の入力側におけるＲＥＱ２０１−６の領域（図１０）に上書きする形で、アービタアクノリッジ（ＡＣＫ）３０１−６を付与する。その後、ブロックは、Ｐ／Ｓ（パラレル／シリアル変換）１８にてシリアル信号に変換されてから、それぞれ、接続リンク４５−ｘ−１〜４５−ｘ−ｎ（ｘはクロスバスイッチ１０の面番号１〜５のいずれかを示す）を通じて回線インタフェース２０−１〜２０−ｎへ送出される。
【００２６】
次に、再び図３を用いて、回線インタフェース２０の出力側の機能および動作について説明する。クロスバスイッチ１０−１〜１０−５にてスイッチングされたブロックは、接続リンク４５−１〜４５−５を通じて回線インタフェース２０に入力され、ブロック多重部３１にて、時間多重される。ブロック多重部３１の動作を図８に示す。ブロック多重部３１に入力されたブロックは、Ｐ／Ｓ（パラレル／シリアル変換）３２−２にてパラレル信号に変換された後、ＭＵＸ（多重）メモリ３２−１に格納され、各クロスバスイッチの入力１０−１〜１０−５に対応する各スロット３９−１〜３９−５に対してシリアルにブロックを送出するようにタイミングを調整して、順次読み出しを行なう。
【００２７】
各クロスバスイッチの入力１０−１〜１０−５のそれぞれから入力されるブロック２１０−１〜２１０−５が、各々対応するスロット３９−１〜３９−５に読み出される例を図８に示す。その後、ブロックはＡＲＢ−ＡＣＫ抽出部３６にて、クロスバスイッチ１０で付与された、ブロック化ＶＯＱ２３−１〜２３−ｎに対しての読み出し許可指示であるＡＣＫ３０１−６を抽出する。本例においては、５枚のクロスバスイッチ１０−１から１０−５が搭載されており、同一のブロック群に属する全てのブロック（例えば、図８では、ブロック２１０−１〜２１０−５）に、同一のＡＣＫ２０１−６が付与されるが、ＡＲＢ−ＡＣＫ抽出部３６では、この中で最も早いタイミングに到着するブロック（例えば、図８ではブロック２１０−１）のＡＣＫ３０１−６のみ、抽出すれば良い。各スロットに到着するブロックが有効であるか、無効であるかの判断は、ブロックヘッダ３０１に付与されているＢＬＫ２０１−１により行なうことが可能である。
【００２８】
再び図３を参照する。ＡＲＢ−ＡＣＫ抽出部３６で抽出されたＶＯＱの読み出し許可情報は、制御線３６−１を通じて、ＶＯＱ制御部２４およびＡＲＢ−ＲＥＱ生成部２６に通知される。ＡＲＢ−ＲＥＱ生成部２６では、制御線２４−５により通知されるブロック化ＶＯＱ２３のパケット格納状態と読み出し許可情報を使用して、次のタイミングにおいての送出リクエスト情報を作成する。その後、ブロックからは、ブロックヘッダ抽出部３７にて、ブロックヘッダ３０１が抽出され、これを解析する。ブロックヘッダ抽出部３７は、自ブロックが入力された回線インタフェース２０に該当するパケット化ＶＩＱ（３３−１〜３３−ｎのいずれか）に格納されるように、制御線３７−１を通じてＶＩＱ制御部３４に通知する。具体的には、入力された回線インタフェースを示すＩＦＮｏ２０１−４、品質クラスを示すＱｏｓ２０１−２、もしくは、これをもとに作成した情報を通知する。また、ブロックヘッダ抽出部３７では、ブロックの連続性検査用情報ＳＥＱ２０１−７により、同一の回線インタフェースから入力されたブロックおよびブロック群が連続しているかどうかの検証を行なう。もし、異常が発見された場合には、異常ブロックをパケット化ＶＩＱ３３へ書き込まないようにＶＩＱ制御部３４に通知する。正常なブロック到着時には、ＶＩＱ制御部３４は、パケット化ＶＩＱ３３に対して、到着ブロックの書込みをライトアドレス（ＷＡ）３４−１を通じて指示する。
【００２９】
パケット化ＶＩＱ３３からの読み出し時には、キューに格納されている固定長のブロックから可変長パケットを取り出すようにパケット化処理を行なう。パケット化処理について図４を用いて説明する。図４では、ブロック１（２００−１）、ブロック２（２００−２）、および、ブロック３（２００−３）の３つの固定長ブロックから、複数の可変長パケット（１００Ａ〜１００Ｅ）が取り出される例を示している。なお、パケット化ＶＩＱ３３からの読み出し時には、可変長パケットの境界を識別する必要がある。パケットの境界は図１２に示すパケット情報１０１内の、自パケット長情報（ＬＥＮ）１０１−４を使用して、該当するパケット長分だけを読み出すことによって、パケットの境界を識別することができる。また、その他の境界識別方法として、パケット化ＶＩＱ３３への格納時に、可変長パケットと並列に、パケットの境界を示すためのビットを格納しておく方法も考えられる。パケット化ＶＩＱ３３から、出力された可変長パケットは、次に出力処理部３２に送信される。
【００３０】
出力処理部３２の構成を図２Ｂを用いて説明する。入力された可変長パケットはＬ２処理部３２−３にてレイヤ２の処理が行なわれる。例えば、出力回線がイーサーネットの場合には、次の転送先のＩＰアドレスであるネクストホップＩＰアドレスから、接続先ルータのレイヤ２アドレス（ＭＡＣアドレス）を検索して付与する処理を行なう。ネクストホップＩＰアドレスと、接続先ルータのレイヤ２アドレスの対応は、Ｌ２ＴＡＢＬＥ３２−５に格納されている。レイヤ２処理の終了後、可変長パケットはＰＨＹ３２−２にて、例えばＳＯＮＥＴフレームへマッピング処理が行なわれ、その後電気・光信号変換部（Ｅ／Ｏ）３２−１にて、光信号に変換された後、出力回線５０へ送出される。図９にパケット通信装置のクロスバスイッチ１０−１〜１０−５を全て使用している状態での、ブロックスイッチングの様子を示す。
【００３１】
以上示したように、本発明によるパケット通信装置は、クロスバスイッチ１０を介した複数の回線インタフェース２０間でのパケットデータの送受を、複数の固定長ブロック単位で行うので、入出力ポート間の接続関係を決定するアービトレーション処理の時間制約が緩和される。図１３に、従来のセル単位でのアービトレーション時間の例を、また、図１４に、本発明による複数（図１４の例では４個）の固定長ブロック単位でのアービトレーション時間の例を示す。図１３においての、セル長（時間換算でＴ１）と図１４においての固定長ブロック長（時間換算でＴ２）が同じであると仮定すると、従来方式では、回線インタフェースが送出リクエストを送出してアービトレーション結果を受け取るべき時間が１セル長時間と同じＴ１であるのに対して、本発明による複数固定長ブロック単位でのアービトレーション時間Ｔ３はその４倍の時間を取ることができるので、大容量のスイッチを構成する際のアービトレーション処理時間のネックが緩和できる。今後、更なる高速回線を収容する大容量のパケット通信装置を構成する場合には、固定ブロック長（時間換算でＴ２）を長くする、もしくはスイッチ面数を増加して、連続して読み出すブロック数を増加させることで、アービトレーションにかけられる時間Ｔ３を増やすことができる。その結果、短パケット入力時においてもスループットネックを抑制可能な大容量のパケット通信装置が構成できる。図１５に、従来のセル単位のスイッチ方式のスループット特性（３４０）と本発明による固定長ブロック単位でのスイッチ方式のスループット特性（３５０）の比較を示す。本発明による固定長ブロック単位でのスイッチ方式は、セル化にともなう空バイトの挿入や、アービトレーションの処理時間ネックが発生しにくいので、短パケット入力時においても、高いスループット特性を実現できる。
【００３２】
次に、本発明のパケット通信装置を構成する５枚のクロスバスイッチ１０−１〜１０−５の１つ（例えばクロスバスイッチ１０−１）に障害が発生した場合の処理手順について以下に説明する。クロスバスイッチ１０−１に障害が発生すると、クロスバスイッチ１０−１は制御バス６０−１を通じて、制御部６０に障害通知を行なう。制御部６０はこれを受けて、回線インタフェース２０−１〜２０−ｎに対して、制御バスを通じて、ＶＯＱ制御部２４内のリードイネーブルレジスタ（ＲＥＲＥＧ）２４−３内のクロスバスイッチ１０−１に該当するビットを“０”に設定する。ＶＯＱ制御部２４は、以降はクロスバスイッチ１０−１に相当するタイムスロット２９−１には、ブロック化ＶＯＱからブロックを読み出さず、ＩＤＬＥブロック（空ブロック）２２０を送出する。また、ブロックヘッダ付与部２７において、ヘッダを付与する際にも、クロスバスイッチ１０−１に相当するブロックヘッダ２０１についてはＢＬＫ２０１−１（ブロック種別識別子）を”０（無効）”に設定する。図１６に、ＲＥＲＥＧ２４−３内のクロスバスイッチ１０−１に該当するビットを“０”に切り替えた後の、各タイムスロットに対するブロックの送出の様子について示す。切替え後、クロスバスイッチ１０−１に相当するタイムスロット２９−１には、ＩＤＬＥブロック２２０が読み出され、ブロック分配部３２通過後には、クロスバスイッチ１０−１に対しては、ＩＤＬＥブロック２２０のみが送出される。
【００３３】
図１７に回線インタフェース２０の出力側においての、クロスバスイッチ１０−１〜１０−５からの入力ブロックの様子を示す。クロスバスイッチ１０−１からは、ＩＤＬＥブロック２２０のみが回線インタフェース２０に入力される。ブロック多重部３２通過後の、クロスバスイッチ１０−１に対応するスロット３９−１においては、ＩＤＬＥブロック２２０が入力される。図３のブロックヘッダ抽出部３７では、ＩＤＬＥブロック２２０を検出すると、これをパケット化ＶＩＱ３３には格納しないようにＶＩＱ制御部３４に通知し、有効なブロックのみをパケット化ＶＩＱ３３に格納する。
【００３４】
図１８にパケット通信装置のクロスバスイッチ１０−１を回避して運用している状態での、ブロックスイッチングの様子を示す。以上の手順により、障害の発生しているクロスバスイッチ１０−１を回避して、その他のクロスバスイッチ１０−２〜１０−５のみでパケットをスイッチングすることが可能になる。前述したように、本パケット通信装置は搭載されている５枚のスイッチのうち４枚のみ正常に動作すれば、入力トラヒックのブロッキングなどのスイッチ性能劣化は発生しないので、サービスに影響を与えることがない。つまり、５枚目のスイッチは付加容量分と考えることができる。本実施例のパケット通信装置では、正常動作時に付加容量分のスイッチを未使用状態にしなくても良い。つまり、付加容量分のスイッチを、常に動作させておくことで、スイッチ全体を、“ホットスタンバイ”状態にしておくことが可能であり、高信頼化が実現できる。また、完全２２重化構造とは異なり、付加容量分のスイッチには、他のスイッチに入力されるデータのコピーが入力されるわけではないので、付加容量分のスイッチを正常時に動作させておくことで、内部のスイッチ速度を１．２５倍にすることができる。これにより、スループット特性の良いスイッチを実現できる。さらに、付加容量分のスイッチも常に動作させておくことで、複数のスイッチ面についてマスタ・スレーブの管理をする必要がなく、管理を容易化できる。
【００３５】
他の実施例として、複数のクロスバスイッチ１０に障害が発生する場合を考える。５枚のクロスバスイッチ１０−１〜１０−５の１つ（例えばクロスバスイッチ１０−１）が障害発生中で未使用の状態において、さらに別のクロスバスイッチ（例えばクロスバスイッチ１０−３）に障害が発生した場合の処理手順について説明する。第１の実施例と同様に、クロスバスイッチ１０−３に障害が発生すると、クロスバスイッチ１０−３は制御バス６０−１を通じて、制御部６０に障害通知を行なう。制御部６０はこれを受けて、回線インタフェース２０−１〜２０−ｎに対して、制御バスを通じて、ＶＯＱ制御部２４内のリードイネーブルレジスタ（ＲＥＲＥＧ）２４−３内のクロスバスイッチ１０−３に該当するビットを“０”に設定する。（クロスバスイッチ１０−１に該当するビットは既に“０”に設定されている。）ＶＯＱ制御部２４は、以降はクロスバスイッチ１０−１および１０−３に相当するタイムスロット２９−１および２９−３には、ブロック化ＶＯＱ２３からブロックを読み出さず、ＩＤＬＥブロック（空ブロック）２２０を送出する。また、ブロックヘッダ付与部２７において、ヘッダを付与する際に、クロスバスイッチ１０−３に相当するブロックヘッダ２０１についはＢＬＫ２０１−１（ブロック種別識別子）を”０（無効）”に設定する。図１９に、ＲＥＲＥＧ２４−３内のクロスバスイッチ１０−３に該当するビットを“０”に切り替えた後の、各タイムスロットに対するブロックの送出の様子について示す。実施例１と同様の考え方で、クロスバスイッチ１０−１および１０−３に対しては、ＩＤＬＥブロック２２０のみが送出され、障害発生したクロスバスイッチ１０−１および１０−３を回避して、ブロックを分散可能であることがわかる。また、さらなる、クロスバスイッチ１０の障害が発生した場合においても、同様な設定方法により、障害が発生したクロスバスイッチ１０を順次切り離すことが可能である。図２０に本発明による本パケット通信装置における稼動クロスバスイッチ枚数２５０と、スイッチスループット２６０の関係２７０を示す。同条件のクロスバスイッチ枚数とした場合（必要容量分４枚、付加容量分１枚）、ビットスライスによる並列スイッチ方式（図２８）を考えると、４枚を現用系、１枚を予備系とした場合、正常時に、予備系分の１枚を有効利用することはできない。また、２枚以上のクロスバスイッチが故障するとサービスダウンとなる。
【００３６】
このように、本発明による本パケット通信装置は、複数のクロスバスイッチ１０が順次、もしくは同時に障害発生した場合においても、サービスダウンが起こることなく、正常動作可能なクロスバスイッチ１０の枚数に応じたスループットのスイッチング機能を提供できる。よって、本発明による本パケット通信装置は、サービスダウンに対して頑強で、高信頼化を実現できる。
【００３７】
他の実施例として、正常動作しているクロスバスイッチ１０に対して、保守点検、増設、減設を行なう場合の処理手順について説明する。保守点検とは、例えば、クロスバスイッチ１０に搭載されている、ファームウエアおよび、ハードウエアの機能拡張やバグ修正のための処理である。また、増設とは、パケット通信装置の交換可能容量を増やしたり、性能向上の目的で、クロスバスイッチ１０の搭載数を増やす処理である。また、減設とは、ネットワーク構成の変更などの理由でクロスバスイッチ１０の搭載数を増やす処理である。保守点検、増設、減設は、パケット通信装置で行なわれているサービスを中断することなく、実施できることが望ましい。
【００３８】
本例では、まず、使用されているクロスバスイッチ１０−１〜１０−５のうち、クロスバスイッチ１０−１を未使用状態に変更して、抜去可能とする減設手順について説明する。パケット通信装置に入力されるデータトラヒックに対して、クロスバスイッチ１０−１を回避して、スイッチング処理を行なうための手順としては、実施例１の障害発生時の処理で示した場合と同様に、制御バス６０−１を通じて、回線インタフェース２０の入力側にあるＶＯＱ制御部２４内のリードイネーブルレジスタ（ＲＥＲＥＧ）２４−３内のクロスバスイッチ１０−１に該当するビットを“０”に設定すれば良い。前述したように、本パケット通信装置は搭載されている５枚のスイッチのうち４枚のみ正常に動作すれば、入力トラヒックのブロッキングなどのスイッチ性能劣化は発生しない。言い方を換えれば、クロスバスイッチ１０−１を未使用にしたことによるスループットの減少がサービスに影響を与えることはない。
【００３９】
次に、使用されているクロスバスイッチ１０−２〜１０−５（クロスバスイッチ１０−１は装置に未搭載）に対して、クロスバスイッチ１０−１を追加搭載して使用可能な状態とする増設手順例について説明する。パケット通信装置に入力されるデータトラヒックに対して、クロスバスイッチ１０−１を追加してスイッチング処理を行なうための手順としては、制御バス６０−１を通じて、回線インタフェース２０の入力側にあるＶＯＱ制御部２４内のリードイネーブルレジスタ（ＲＥＲＥＧ）２４−３内のクロスバスイッチ１０−１に該当するビットを“０”の状態から“１”に変更すれば良い。図２１に、ＲＥＲＥＧ２４−３内のクロスバスイッチ１０−１に該当するビットを“１”に切り替えた後の、各タイムスロットに対するブロック送出の様子について示す。また、本発明によるパケット通信装置はスイッチ部にクロスバスイッチ１０を用いている。クロスバスイッチ１０は、共通バッファ型スイッチ（図２５Ａ）、出力バッファ型スイッチ（図２５Ｂ）、クロスポイントバッファ型スイッチ（図２５Ｃ）にあるようなバッファリング手段を持たないため、状態の管理が不要である。つまり、クロスバスイッチを追加搭載して使用する場合においても、既に搭載されているスイッチとのバッファ状態を一致させるような複雑な制御手段は不要である。
【００４０】
増設、減設を行なう場合、回線インタフェース２０の入力側において、ＲＥＲＥＧ２４−３の設定を、制御部６０経由で、回線インタフェース２０−１〜２０−ｎに対して順次行なうことを考えると、過渡状態として、複数の回線インタフェース２０−１〜２０−ｎ間でＲＥＲＥＧ２４−３の設定が異なる状態が存在する。本発明のパケット通信装置では、回線インタフェース２０の出力側においては、どのブロックスロット（３９−１〜３９−５）が有効であるかの情報は保持しない。つまり、回線インタフェース２０は、出力側においては、ＲＥＲＥＧ２４−３内のような状態レジスタを不要として、ブロックヘッダ２０１に含まれるＢＬＫ２０１−１識別子を使用して、パケット化ＶＩＱ３３の格納判定を行なうことを特徴とする。従って、ＲＥＲＥＧ２４−３の設定が異なる回線インタフェース２０−１〜２０−ｎ状態が存在しても、ブロックもしくは、ユーザパケットの瞬断が発生することはない。
【００４１】
保守点検手順は、前述した、減設、増設の繰り返し手順でサービス断なく実施可能である。具体的な手順例としては、クロスバスイッチ１０−２〜１０−５が搭載されている状態においてクロスバスイッチ１０−１を減設して、抜去し、点検実施後のクロスバスイッチ１０−１、もしくは、新しいクロスバスイッチ１０−１を、装置に搭載して増設手順を行なえば良い。その他の全てのクロスバスイッチ１０−２〜１０−５に対しても、順次、同様の減設・増設手順を行なうことで、サービスの瞬断なく、クロスバスイッチ全体の保守点検を行なうことが可能となる。
【００４２】
以上に示したように、本実施例によれば、完全二重化冗長構成に比べ少ないハード量で、また、サービスの瞬断なく、増設、減設、および保守点検を容易に実施可能である。また、本発明のパケット通信装置では、スイッチ容量と必要なスイッチ面数が比例関係となるようなリニアスケーラビリティを有する。
【００４３】
他の実施例として、クロスバスイッチ１０−１〜１０−５の１つを冗長系に設定しておく使用形態および障害発生時の切替手順について説明する。クロスバスイッチ１０−１〜１０−５の１つを冗長系に設定しておく使用形態における障害発生時の切替処理の一例を示す。本例のおいてはパケット通信装置には５枚のクロスバスイッチ１０−１〜１０−５を搭載しておき、クロスバスイッチ１０−５を冗長系に設定する。具体的には、初期設定時に全ての回線インタフェース２０−１〜２０−ｎのリードイネーブルレジスタ（ＲＥＲＥＧ）２４−３のクロスバスイッチ１０−５に該当するビットを“０”に設定し、それ以外のビットを“１”に設定しておく。例えば、クロスバスイッチ１０−３に障害が発生した場合には、クロスバスイッチ１０−３は制御バス６０−１を通じて、制御部６０に障害通知を行なう。制御部６０はこれを受けて、回線インタフェース２０−１〜２０−ｎに対して、制御バス６０−１を通じて、ＶＯＱ制御部２４内のリードイネーブルレジスタ（ＲＥＲＥＧ）２４−３内のクロスバスイッチ１０−３の該当するビットを“０”に、また、冗長系に設定されていたクロスバスイッチ１０−５に該当するビットを“１”に同時に設定する。ＶＯＱ制御部２４は、設定変更後、障害の発生したクロスバスイッチ１０−３に相当するタイムスロット２９−３には、ブロック化ＶＯＱからブロックを読み出さず、ＩＤＬＥブロック（空ブロック）２２０を送出する。また、それ以外のタイムスロット２９−１、２９−２、２９−４、２９−５については、ブロック読み出す処理を行なう。図２２に、ＲＥＲＥＧ２４−３内の、クロスバスイッチ１０−３に該当するビットを“０”に、クロスバスイッチ１０−５に該当するビットを“１”に、切り替えた後の、各タイムスロットに対するブロックの送出の様子について示す。
【００４４】
また、冗長系を有する形態においては、正常動作時に、冗長系の導通試験手段を有することで、障害切替時の信頼性を高めることができる。そこで、本発明による冗長系の導通試験手段を持つ回線インタフェースを図２３に示す。本構成では、回線インタフェース２０の入力側のブロックヘッダ付与部２７の後段にテストブロック発生部２９を、また、回線インタフェース２０の出力側において、ブロック多重部３１の後段にテストブロック回収部３９を有する。ブロックヘッダ付与部２７は、マイクロプロセッサ２８経由で、ＶＯＱ制御部２４から制御線２４−４を通じて、冗長系に設定さるクロスバスイッチ情報が通知される。
【００４５】
ブロックヘッダ付与部２７では、ヘッダを付与する際に、クロスバスイッチ１０−５（冗長系）に相当するブロックヘッダ２０１についてはＢＬＫ２０１−１（ブロック種別識別子）を“Ｔ（テストブロック）”に設定しておく。その他のブロックヘッダ２０１の領域は、ＳＥＱ２０１−７も含めて、他のユーザデータブロックと同じ値を設定する。テストブロック発生部２９では、ＢＬＫ２０１−１によりテストブロックを検出すると、ブロックのデータ部分をテストブロックパターンに上書きする。テストブロックパターンの例としては、テストブロック発生部２９内に設定された特定のビットパターンとする。なお、テストブロックパターンは、テストブロック発生部２９とテストブロック回収部３９において、予め同一のパターンを設定しておく。テストブロック回収部３９においては、ＢＬＫ２０１−１によりテストブロックを検出すると、テストブロックを回収すると同時に、代わりにＩＤＬＥブロック（空ブロック）２２０を送出する。なお、ＢＬＫ２０１−１（ブロック種別識別子）も“０（無効）”に設定する。ＩＤＬＥブロック（空ブロック）２２０は、パケット化ＶＩＱ３３の格納判定時に廃棄される。テストブロック回収部３９においては、予め設定されている特定のビットパターンと回収されたテストブロックのビットパターンが等しいかどうかを比較判定する。検査結果が異なる場合には、冗長系クロスバスイッチの故障と判断する。先ほどの例と同様に、クロスバスイッチ１０−５が冗長系に設定されている状態において、クロスバスイッチ１０−３に障害が発生した場合に、ＲＥＲＥＧ２４−３内の、クロスバスイッチ１０−３に該当するビットを“０”に、クロスバスイッチ１０−５に該当するビットを“１”に切り替えて、障害復旧を行なう場合の、各タイムスロットに対するブロックの送出の様子について図２４に示す。
【００４６】
このように、本発明による本パケット通信装置は、クロスバスイッチ１０の１つを冗長系に設定しておく使用形態において、冗長系の導通検査が可能で、障害発生時にも、簡単な制御手順で障害復旧が可能であり、信頼性の高いスイッチを提供可能である。
【００４７】
他の実施例として、スイッチ部において品質クラス制御を行なう形態について図３０を用いて説明する。図３０に示す品質制御対応回線インタフェースにおいては、図３に示した回線インタフェース２０との差分のみを示す。品質制御対応回線インタフェースにおいては、ブロック化ＶＯＱ２３内にｎ本の出力方路対応かつ２クラスの品質クラス別のＶＯＱ（高優先２３−１Ｈ〜２３−ｎＨ、低優先２３−１Ｌ〜２３−ｎＬ）を有する。入力処理部２１より転送されたパケットは、パケット情報１０１内の、ＲＴＧ１０１−３およびＱＯＳ１０１−２に従って該当するＶＯＱに入力される。該当するＶＯＱ制御部２４は、ある方路への読出し指示を受け取ると、方路セレクタ（ＳＥＬ）８２２により方路選択を行なうが、同時に品質クラスセレクタ（ＳＥＬ）８２１により、高優先ＶＯＱ２３−ｘＨ（ｘは１からｎのいずれかを示す）にブロックが存在する場合にはそれを読み出し、存在しない場合には、低優先ＶＯＱ２３−ｘＬよりブロックを読み出しを行なう。各ブロックについては、ブロックヘッダ付与部２７にて、ブロックヘッダ２０１内のＱＯＳ２０１−２ビットにより、品質クラスが識別される。クロスバスイッチ１０でスイッチングされたブロックについては、品質制御対応回線インタフェースの下り側において、ｎ本の入力方路対応かつ２クラスの品質クラス別のＶＩＱ（高優先３３−１Ｈ〜３３−ｎＨ、低優先３３−１Ｌ〜３３−ｎＬ）にＶＩＱ制御部２７により振り分けられて、各ＶＩＱにて元のパケットに復元される。
【００４８】
この実施例では、ブロック単位に品質クラスを分ける例を示したが、１つのブロックに、高優先、低優先のブロックが混在するように制御する構成としても良い。この場合、高優先ＶＯＱ２３−ｘＨ（ｘは１からｎのいずれかを示す）にパケットが存在する場合にはそれを読み出し、存在しない場合には、低優先ＶＯＱ２３−ｘＬよりパケットを読み出して、１つのブロックを生成する構成とする。
【００４９】
このように、本発明による本パケット通信装置は、ブロック化ＶＯＱ２３、パケット化ＶＩＱ３３の双方に、複数品質クラスを設けることにより、動画像通信、トランザクション処理などに必要とされる高品質サービスに対応できる。
【００５０】
【発明の効果】
以上説明した実施例によれば、次のような効果が期待できる。
【００５１】
（１）大容量のパケット通信装置を構成する場合に、少ないハード構成で、信頼性の高い障害復旧機能をもつスイッチを提供することができる。
【００５２】
（２）サービス断なく増設、減設が容易にでき、また、障害耐性の高いパケット通信装置を構成することができる。
【００５３】
（３）クロスバスイッチは、各ブロックを、それに付与されているルーティングタグに従い、所望の出力ポートに自律的に送出する構成になっているので、他のスケジューラからのクロスバ設定を不要になる。
【００５４】
（４）すべての、もしくは、代表のクロスバスイッチでは、全ての回線インタフェースから入力されたブロックに付与されているアービタリクエスト情報を元に、クロスバの入出力ポートの最適な接続関係を選択するようにスケジューリングを行い、その結果（アービタアクノリッジ情報）を、回線インタフェースに対して出力されるブロックのヘッダ部分に付与する構成となっているので、クロスバスイッチの内部高速処理、およびクロスバスイッチ制御の制約を緩和することができる。
【図面の簡単な説明】
【図１】本発明のパケット通信装置の全体構成を示すブロック図である。
【図２】図２(a)は、本発明のパケット通信装置の回線インタフェースカード（入力側）の構成を示すブロック図である。図２(b)は、本発明のパケット通信装置の回線インタフェースカード（出力側）の構成を示すブロックである。
【図３】本発明のパケット通信装置の回線インタフェースカードの構成を示すブロック図である。
【図４】本発明のパケット通信装置内部でのブロック分割、パケット組立ての動作を示すブロック図である。
【図５】本発明のパケット通信装置のブロック分配部の動作を示す説明図である。
【図６】本発明のパケット通信装置のブロック分配部の動作を示す説明図である。
【図７】本発明のパケット通信装置のクロスバスイッチのブロック図である。
【図８】本発明のパケット通信装置のブロック多重部の動作を示す説明図である。
【図９】本発明のパケット通信装置内のブロックフローの説明図である。
【図１０】本発明のパケット通信装置で使用する、ブロックフォーマット例である。
【図１１】本発明のパケット通信装置で使用する、ブロックフォーマット例である。
【図１２】本発明のパケット通信装置で使用する、パケットフォーマット例である。
【図１３】従来のパケット通信装置のアービトレーション周期を示すタイムチャートである。
【図１４】本発明のパケット通信装置のアービトレーション周期を示すタイムチャートである。
【図１５】本発明のパケット通信装置のブロック化の効果を示す説明図である。
【図１６】本発明のパケット通信装置のクロスバスイッチ切替例を示すタイムチャートである。
【図１７】本発明のパケット通信装置のブロック多重部の動作を示す説明図である。
【図１８】本発明のパケット通信装置のクロスバスイッチ切替時のブロックフローの説明図である。
【図１９】本発明のパケット通信装置のクロスバスイッチ切替例を示す説明図である。
【図２０】本発明のパケット通信装置のスケーラビリティを示す説明図である。
【図２１】本発明のパケット通信装置のクロスバスイッチ切替例を示す説明図である。
【図２２】本発明のパケット通信装置のクロスバスイッチ切替例を示す説明図である。
【図２３】本発明のパケット通信装置の回線インタフェースカードの別構成を示すブロック図である。
【図２４】本発明のパケット通信装置のクロスバスイッチ切替例を示す説明図である。
【図２５】従来のバッファ要素をもつパケットスイッチのブロック図である。
【図２６】従来のバッファ要素をもつパケットスイッチのブロック図である。
【図２７】従来のバッファ要素をもつパケットスイッチのブロック図である。
【図２８】従来の大容量パケットスイッチのブロック図である。
【図２９】本発明のパケット通信装置の回線インタフェースカード（入力側）の一構成を示すブロック図である。
【図３０】本発明のパケット通信装置の回線インタフェースカードの他の構成を示すブロックである。
【符号の説明】
１０・・・クロスバスイッチ、１１・・・スケジューラ、２０・・・回線インタフェース、２３・・・ブロック化ＶＯＱ、２４ＶＯＱ制御部、２２・・・ブロック分配部、３１・・・ブロック多重部、３３・・・パケット化ＶＩＱ、３４ＶＩＱ制御部、６０・・・制御部。
Claims (10)
- パケットを入出力可能な複数の回線インターフェースと、
上記複数の回線インターフェースと接続された複数のスイッチを備え、
上記複数の回線インターフェースはそれぞれ、入力パケットを上記複数のスイッチのうち選択した一以上の上記スイッチに出力可能であるパケットスイッチ。 - 上記各回線インターフェースは、複数の上記入力パケットを固定長のブロックに分割して上記選択した一以上のスイッチに出力することを特徴とする請求項１記載のパケットスイッチ。
- 上記各回線インターフェースは、一の上記入力パケットを複数の上記ブロックに分割して上記選択した一以上のスイッチに出力することを特徴とする請求項２記載のパケットスイッチ。
- 上記各回線インターフェースは、上記ブロックをシリアル／パラレル変換して上記選択した一以上のスイッチに出力することを特徴とする請求項３記載のパケットスイッチ。
- 上記複数のスイッチは、入力した上記ブロックを上記複数の回線インターフェースに出力可能であり、
上記各回線インターフェースは、上記複数のスイッチから入力した上記ブロックをパケットに変換して出力することを特徴とする請求項２記載のパケットスイッチ。 - 上記各回線インターフェースは、上記複数のスイッチのうち一のスイッチが抜去された場合には、上記抜去されたスイッチには上記入力パケットを出力しないことを特徴とする請求項１記載のパケットスイッチ。
- 上記各回線インターフェースは、上記複数のスイッチに加えて新たなスイッチが搭載された場合には、上記新たなスイッチにも上記入力パケットを出力することを特徴とする請求項１記載のパケットスイッチ。
- 上記各回線インターフェースは、上記複数のスイッチのうち一のスイッチに障害が発生した場合には、上記障害が発生したスイッチには上記入力パケットを出力しないことを特徴とする請求項１記載のパケットスイッチ。
- 上記複数のスイッチのうち、一のスイッチは冗長系のスイッチであり、
上記回線インターフェースは、上記冗長系のスイッチには上記入力パケットを出力しないことを特徴とする請求項１記載のパケットスイッチ。 - 上記回線インターフェースは、上記冗長系スイッチ以外の上記スイッチに障害が発生した場合には、上記障害が発生したスイッチの代わりに上記冗長系スイッチに上記入力パケットを出力することを特徴とする請求項９記載のパケットスイッチ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000350555A JP3736338B2 (ja) | 2000-11-13 | 2000-11-13 | パケットスイッチ |
| US09/940,476 US6999413B2 (en) | 2000-11-13 | 2001-08-29 | Packet switching apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000350555A JP3736338B2 (ja) | 2000-11-13 | 2000-11-13 | パケットスイッチ |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002152267A JP2002152267A (ja) | 2002-05-24 |
| JP2002152267A5 JP2002152267A5 (ja) | 2005-02-10 |
| JP3736338B2 true JP3736338B2 (ja) | 2006-01-18 |
Family
ID=18823761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000350555A Expired - Fee Related JP3736338B2 (ja) | 2000-11-13 | 2000-11-13 | パケットスイッチ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6999413B2 (ja) |
| JP (1) | JP3736338B2 (ja) |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3646638B2 (ja) * | 2000-09-06 | 2005-05-11 | 日本電気株式会社 | パケット交換装置及びそれに用いるスイッチ制御方法 |
| USRE42600E1 (en) | 2000-11-20 | 2011-08-09 | Polytechnic University | Scheduling the dispatch of cells in non-empty virtual output queues of multistage switches using a pipelined arbitration scheme |
| US7046661B2 (en) | 2000-11-20 | 2006-05-16 | Polytechnic University | Scheduling the dispatch of cells in non-empty virtual output queues of multistage switches using a pipelined hierarchical arbitration scheme |
| US7177314B2 (en) * | 2001-08-30 | 2007-02-13 | Pmc-Sierra, Inc. | Transmit virtual concatenation processor |
| US7464180B1 (en) * | 2001-10-16 | 2008-12-09 | Cisco Technology, Inc. | Prioritization and preemption of data frames over a switching fabric |
| US8145787B1 (en) | 2001-10-16 | 2012-03-27 | Cisco Technology, Inc. | Adaptive bandwidth utilization over fabric links |
| US7292580B2 (en) * | 2002-06-10 | 2007-11-06 | Lsi Corporation | Method and system for guaranteeing quality of service in a multi-plane cell switch |
| GB0215505D0 (en) * | 2002-07-04 | 2002-08-14 | Univ Cambridge Tech | Packet routing |
| DE10305415B4 (de) * | 2003-02-06 | 2006-10-19 | Siemens Ag | Verfahren und Vorrichtung zum medienredundanten Betreiben eines Endgeräts in einem Netzwerk |
| US20050053053A1 (en) * | 2003-09-09 | 2005-03-10 | Sonus Networks, Inc. | Method and apparatus for synchronized transport of data through an asynchronous medium |
| US7586925B2 (en) * | 2003-09-09 | 2009-09-08 | Sonus Networks, Inc. | Data adaptation protocol |
| US7623524B2 (en) * | 2003-12-22 | 2009-11-24 | Intel Corporation | Scheduling system utilizing pointer perturbation mechanism to improve efficiency |
| US7570654B2 (en) * | 2003-12-22 | 2009-08-04 | Intel Corporation | Switching device utilizing requests indicating cumulative amount of data |
| US20050207436A1 (en) * | 2004-03-18 | 2005-09-22 | Anujan Varma | Switching device based on aggregation of packets |
| US7489625B2 (en) * | 2005-01-27 | 2009-02-10 | Intel Corporation | Multi-stage packet switching system with alternate traffic routing |
| US7475177B2 (en) * | 2005-01-27 | 2009-01-06 | International Business Machines Corporation | Time and frequency distribution for bufferless crossbar switch systems |
| US7590102B2 (en) * | 2005-01-27 | 2009-09-15 | Intel Corporation | Multi-stage packet switching system |
| US7519054B2 (en) * | 2005-01-27 | 2009-04-14 | Intel Corporation | Replication of multicast data packets in a multi-stage switching system |
| CN101189841A (zh) | 2005-06-02 | 2008-05-28 | 日本电气株式会社 | 切换设备、切换方法及开关控制程序 |
| US7544105B2 (en) * | 2005-08-23 | 2009-06-09 | Utilx Corporation | Cable and cable connection assembly |
| JP4764733B2 (ja) * | 2006-02-01 | 2011-09-07 | アラクサラネットワークス株式会社 | ネットワーク中継装置 |
| JP4899708B2 (ja) * | 2006-08-09 | 2012-03-21 | 富士通株式会社 | 伝送装置 |
| JP4786522B2 (ja) * | 2006-12-25 | 2011-10-05 | 富士通株式会社 | パケット中継方法及び装置 |
| JP4802131B2 (ja) * | 2007-03-20 | 2011-10-26 | 富士通株式会社 | パケット通信装置およびパケット通信方法 |
| JP5071178B2 (ja) * | 2008-03-14 | 2012-11-14 | 富士通株式会社 | パケット伝送装置 |
| JP5028316B2 (ja) * | 2008-04-02 | 2012-09-19 | アラクサラネットワークス株式会社 | セル分散型スイッチファブリック |
| US8238341B2 (en) * | 2008-04-25 | 2012-08-07 | Chi Mei Communication Systems, Inc. | Apparatus and method for processing voice over internet protocol packets |
| US8566487B2 (en) * | 2008-06-24 | 2013-10-22 | Hartvig Ekner | System and method for creating a scalable monolithic packet processing engine |
| KR20100026509A (ko) * | 2008-08-29 | 2010-03-10 | 삼성전자주식회사 | 복수의 데이터 플로우를 전송하는 반도체 장치 |
| US7965705B2 (en) * | 2009-03-19 | 2011-06-21 | Oracle America, Inc. | Fast and fair arbitration on a data link |
| US8352669B2 (en) * | 2009-04-27 | 2013-01-08 | Lsi Corporation | Buffered crossbar switch system |
| US9461930B2 (en) | 2009-04-27 | 2016-10-04 | Intel Corporation | Modifying data streams without reordering in a multi-thread, multi-flow network processor |
| US9444757B2 (en) | 2009-04-27 | 2016-09-13 | Intel Corporation | Dynamic configuration of processing modules in a network communications processor architecture |
| US9141831B2 (en) * | 2010-07-08 | 2015-09-22 | Texas Instruments Incorporated | Scheduler, security context cache, packet processor, and authentication, encryption modules |
| JP5416168B2 (ja) * | 2011-05-19 | 2014-02-12 | 富士通テレコムネットワークス株式会社 | 通信装置 |
| EP2866147B1 (en) * | 2012-06-25 | 2016-08-31 | Fujitsu Limited | Information processing device and method for detecting failure of information processing device |
| CN114862578A (zh) | 2016-10-03 | 2022-08-05 | 维萨国际服务协会 | 网络拓扑 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2671699B2 (ja) * | 1991-11-15 | 1997-10-29 | 三菱電機株式会社 | セル交換装置 |
| US5729527A (en) * | 1995-12-29 | 1998-03-17 | Tellabs Operations, Inc. | Fault management in a multichannel transmission system |
| JPH11154954A (ja) | 1997-11-20 | 1999-06-08 | Hitachi Ltd | Ａｔｍスイッチ |
| JP3704438B2 (ja) | 1998-12-09 | 2005-10-12 | 株式会社日立製作所 | 可変長パケット通信装置 |
| US6263415B1 (en) * | 1999-04-21 | 2001-07-17 | Hewlett-Packard Co | Backup redundant routing system crossbar switch architecture for multi-processor system interconnection networks |
| JP2001256203A (ja) * | 2000-03-09 | 2001-09-21 | Nec Corp | 冗長構成クロスバスイッチシステム |
-
2000
- 2000-11-13 JP JP2000350555A patent/JP3736338B2/ja not_active Expired - Fee Related
-
2001
- 2001-08-29 US US09/940,476 patent/US6999413B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20020057712A1 (en) | 2002-05-16 |
| US6999413B2 (en) | 2006-02-14 |
| JP2002152267A (ja) | 2002-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3736338B2 (ja) | パケットスイッチ | |
| JP3914771B2 (ja) | パケット通信装置及びパケットデータ転送制御方法 | |
| CN100405344C (zh) | 用于在交换结构中分发缓冲区状态信息的装置和方法 | |
| US6792484B1 (en) | Method and apparatus for storing data using a plurality of queues | |
| JP4320980B2 (ja) | パケット通信装置 | |
| US7103041B1 (en) | Optimization of number of transceivers used in a switch | |
| US20020141344A1 (en) | Controlled switchover of unicast and multicast data flows in a packet based switching system | |
| JP2000101638A (ja) | パケット処理装置、方法及びパケット交換アダプタ | |
| JPH10512422A (ja) | 大容量ａｔｍ交換機 | |
| WO2001067691A1 (en) | NxN CROSSBAR PACKET SWITCH | |
| EP0997051A2 (en) | Switching fabric arrangement with time stamp function | |
| WO2002003593A2 (en) | Receiver makes right | |
| WO2002003619A1 (en) | Queue resynch: synchronous real-time upgrade of a distributed switching system | |
| JP5028316B2 (ja) | セル分散型スイッチファブリック | |
| WO2002003621A1 (en) | Method and apparatus for transferring packets to a memory | |
| US6643294B1 (en) | Distributed control merged buffer ATM switch | |
| JPH11154954A (ja) | Ａｔｍスイッチ | |
| US6963577B1 (en) | Packet Switch | |
| US7224693B1 (en) | Long packet handling | |
| US6906999B1 (en) | Receiver decoding algorithm to allow hitless N+1 redundancy in a switch | |
| JP3597113B2 (ja) | パケット交換装置 | |
| US7082127B1 (en) | Synchronous dynamic register updating across a distributed system | |
| EP1249093A2 (en) | Synchronization of asynchronous back-pressure from one destination to multiple sources | |
| JP2001024702A (ja) | パケット多重装置及び多重方法 | |
| JPH0795213A (ja) | ディジタル交換スイッチの系切替装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040304 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040304 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050815 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051004 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051017 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091104 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101104 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111104 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121104 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121104 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131104 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |