JPH05336555A - 三段スイッチパス設定方式 - Google Patents
三段スイッチパス設定方式Info
- Publication number
- JPH05336555A JPH05336555A JP13731492A JP13731492A JPH05336555A JP H05336555 A JPH05336555 A JP H05336555A JP 13731492 A JP13731492 A JP 13731492A JP 13731492 A JP13731492 A JP 13731492A JP H05336555 A JPH05336555 A JP H05336555A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- input
- output
- secondary switch
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】
【目的】 二次スイッチのパス検索を、二次スイッチ自
身で行うことを可能とする。 【構成】 二次スイッチ２の各々に二次スイッチの接続
状態を管理するスイッチ制御部２−Ａ−Ａを設け、Ａ
（１≦Ａ≦二次スイッチの数ｒ−１）番目の二次スイッ
チ２−Ａのスイッチ制御部２−Ａ−ＡとＡ＋１番目の二
次スイッチ制御部を接続することによる（Ａ＝１の場合
には、二次スイッチの１番目のスイッチ制御部２−１−
１と２番目のスイッチ制御部２−２−２を接続する）構
成である。 【効果】 二次スイッチ接続パス検索において主制御部
を介さずに行えるために、複数のパス設定を逐次に行う
ことが可能となり、より迅速なパス設定が行える。
身で行うことを可能とする。 【構成】 二次スイッチ２の各々に二次スイッチの接続
状態を管理するスイッチ制御部２−Ａ−Ａを設け、Ａ
（１≦Ａ≦二次スイッチの数ｒ−１）番目の二次スイッ
チ２−Ａのスイッチ制御部２−Ａ−ＡとＡ＋１番目の二
次スイッチ制御部を接続することによる（Ａ＝１の場合
には、二次スイッチの１番目のスイッチ制御部２−１−
１と２番目のスイッチ制御部２−２−２を接続する）構
成である。 【効果】 二次スイッチ接続パス検索において主制御部
を介さずに行えるために、複数のパス設定を逐次に行う
ことが可能となり、より迅速なパス設定が行える。
Description
【０００１】
【産業上の利用分野】本発明は、伝送路切り替えに関
し、特に、三段スイッチパス設定の二次スイッチパス接
続の制御方式に関する。
し、特に、三段スイッチパス設定の二次スイッチパス接
続の制御方式に関する。
【０００２】
【従来の技術】従来、この種の三段スイッチパス設定方
式は、クロスコネクト装置において、経路の検索を目的
として用いられている。
式は、クロスコネクト装置において、経路の検索を目的
として用いられている。
【０００３】図２は三段スイッチの構成図、図６は従来
の三段スイッチパス設定方式の一例を示すフローチャー
ト、図７は従来の制御構成を各々示したものである。
の三段スイッチパス設定方式の一例を示すフローチャー
ト、図７は従来の制御構成を各々示したものである。
【０００４】図２の三段スイッチは、スイッチサイズが
Ｍ×Ｎ（全入力端子数Ｍ、全出力端子数Ｎを意味する）
の、ｍ個の入力端子とｒ個の出力端子を持つ一次スイッ
チ１がｐ（＝Ｍ／ｍ）個と、ｐ個の入力端子とｑ個の出
力端子を持つ二次スイッチ２がｒ個と、ｒ個の入力端子
とｎ個の出力端子を持つ三次スイッチ３がｑ（＝Ｎ／
ｎ）個の三種類とこの各々のスイッチを制御している主
制御部４と、接続状態を管理するメモリ部を各々のスイ
ッチに持つように構成されている。図２はＫ（１≦Ｋ≦
ｐ）番目の一次スイッチでのＡ（１≦Ａ≦ｒ）番目の出
力２１−ＫＡは、Ａ番目の二次スイッチのＫ番目の入力
２２−ＡＫに接続され、Ａ番目の二次スイッチのＬ（１
≦Ｌ≦ｑ）番目の出力２２−ＡＬは、Ｌ番目の三次スイ
ッチのＡ番目の入力２３−ＬＡに接続されていることを
示す。
Ｍ×Ｎ（全入力端子数Ｍ、全出力端子数Ｎを意味する）
の、ｍ個の入力端子とｒ個の出力端子を持つ一次スイッ
チ１がｐ（＝Ｍ／ｍ）個と、ｐ個の入力端子とｑ個の出
力端子を持つ二次スイッチ２がｒ個と、ｒ個の入力端子
とｎ個の出力端子を持つ三次スイッチ３がｑ（＝Ｎ／
ｎ）個の三種類とこの各々のスイッチを制御している主
制御部４と、接続状態を管理するメモリ部を各々のスイ
ッチに持つように構成されている。図２はＫ（１≦Ｋ≦
ｐ）番目の一次スイッチでのＡ（１≦Ａ≦ｒ）番目の出
力２１−ＫＡは、Ａ番目の二次スイッチのＫ番目の入力
２２−ＡＫに接続され、Ａ番目の二次スイッチのＬ（１
≦Ｌ≦ｑ）番目の出力２２−ＡＬは、Ｌ番目の三次スイ
ッチのＡ番目の入力２３−ＬＡに接続されていることを
示す。
【０００５】図６の三段スイッチパス設定方式は、図７
の制御構成より成り立っている。三段スイッチ全体の入
出力端子番号（Ｋ番目の一次スイッチのα番目の入力端
子と、Ｌ番目の三次スイッチのβ番目の出力端子）が、
外部から主制御部４へ送られ、主制御部４でこの入出力
側端子の使用状態を検索する。使用中なら、“パス設定
不可能”を主制御部４から外部へ出力する。未使用なら
ば二次スイッチ２のメモリ部の一番目２−１−１′から
順に、それぞれのＫ番目の入力とＬ番目の出力の使用状
態を主制御部４に読み込み、この使用状態を検索し、未
使用なＫ番目の入力とＬ番目の出力を持つＡ番目の二次
スイッチ２−Ａのメモリ部２−Ａ−Ａを発見すれば、読
み込みを中止しメモリ部２−Ａ−ＡにＫ番目とＬ番目の
接続を設定し、Ｋ番目の一次スイッチ１−Ｋのメモリ部
１−Ｋ−Ｋにα番目とＡ番目の接続、Ｌ番目の三次スイ
ッチ３−Ｌのメモリ部３−Ｌ−ＬにＡ番目とβ番目の接
続を各々設定する。
の制御構成より成り立っている。三段スイッチ全体の入
出力端子番号（Ｋ番目の一次スイッチのα番目の入力端
子と、Ｌ番目の三次スイッチのβ番目の出力端子）が、
外部から主制御部４へ送られ、主制御部４でこの入出力
側端子の使用状態を検索する。使用中なら、“パス設定
不可能”を主制御部４から外部へ出力する。未使用なら
ば二次スイッチ２のメモリ部の一番目２−１−１′から
順に、それぞれのＫ番目の入力とＬ番目の出力の使用状
態を主制御部４に読み込み、この使用状態を検索し、未
使用なＫ番目の入力とＬ番目の出力を持つＡ番目の二次
スイッチ２−Ａのメモリ部２−Ａ−Ａを発見すれば、読
み込みを中止しメモリ部２−Ａ−ＡにＫ番目とＬ番目の
接続を設定し、Ｋ番目の一次スイッチ１−Ｋのメモリ部
１−Ｋ−Ｋにα番目とＡ番目の接続、Ｌ番目の三次スイ
ッチ３−Ｌのメモリ部３−Ｌ−ＬにＡ番目とβ番目の接
続を各々設定する。
【０００６】この設定が完了したら、主制御部４から
“パス設定完了”を外部に出力する。
“パス設定完了”を外部に出力する。
【０００７】
【発明が解決しようとする課題】しかしながら、上述し
た従来の三段スイッチパス設定方式では、二次スイッチ
のパス接続検索を行う場合に、一回一回主制御部に二次
スイッチのメモリ部から読み込む必要があるために、主
制御部の負荷が大きくなる。
た従来の三段スイッチパス設定方式では、二次スイッチ
のパス接続検索を行う場合に、一回一回主制御部に二次
スイッチのメモリ部から読み込む必要があるために、主
制御部の負荷が大きくなる。
【０００８】本発明は従来の上記実情に鑑みてなされた
ものであり、従って本発明の目的は、従来の技術に内在
する上記課題を解決することを可能とした新規な３段ス
イッチパス設定方式を提供することにある。
ものであり、従って本発明の目的は、従来の技術に内在
する上記課題を解決することを可能とした新規な３段ス
イッチパス設定方式を提供することにある。
【０００９】
【課題を解決するための手段】上記目的を達成する為
に、本発明に係る三段スイッチパス設定方式は、二次ス
イッチ各々に二次スイッチの接続状態を管理するスイッ
チ制御部を設け、Ａ（１≦Ａ≦二次スイッチの数ｒ−
１）番目の二次スイッチ制御部とＡ＋１番目の二次スイ
ッチ制御部を接続して構成される。
に、本発明に係る三段スイッチパス設定方式は、二次ス
イッチ各々に二次スイッチの接続状態を管理するスイッ
チ制御部を設け、Ａ（１≦Ａ≦二次スイッチの数ｒ−
１）番目の二次スイッチ制御部とＡ＋１番目の二次スイ
ッチ制御部を接続して構成される。
【００１０】
【実施例】次に本発明をその好ましい一実施例につい
て、制御構成とフローチャートとスイッチ詳細図とグラ
フを参照して具体的に説明する。
て、制御構成とフローチャートとスイッチ詳細図とグラ
フを参照して具体的に説明する。
【００１１】図１は発明の一実施例を示す制御構成図、
図３は本発明の一実施例を示すフローチャート、図４は
二次スイッチの詳細構成図、図５は従来の方法と本発明
において、二次スイッチのパス接続検索時間差の一例を
それぞれ示している。
図３は本発明の一実施例を示すフローチャート、図４は
二次スイッチの詳細構成図、図５は従来の方法と本発明
において、二次スイッチのパス接続検索時間差の一例を
それぞれ示している。
【００１２】図３に示された本発明の一実施例のフロー
チャートについて説明する。図３の三段スイッチパス設
定方式は、図２の三段スイッチ構成においての図１の制
御構成によって行われている。
チャートについて説明する。図３の三段スイッチパス設
定方式は、図２の三段スイッチ構成においての図１の制
御構成によって行われている。
【００１３】図１、図２、図３を参照するに、三段スイ
ッチ全体の入出力端子番号（Ｋ番目の一次スイッチのα
番目の入力端子と、Ｌ番目の三次スイッチのβ番目の出
力端子）が、外部から主制御部４へ送られ、主制御部４
でこの入出力側端子の使用状態を検索する。使用中な
ら、“パス設定不可能”を主制御部４から外部へ出力す
る。未使用ならば主制御部４から、二次スイッチ２の一
番目の二次スイッチ制御部２−１−１′へ、二次スイッ
チ２のＫ番目の入力とＬ番目の出力の接続実行情報を送
り、この一番目のスイッチ制御部２−１−１′で接続可
能か否かをメモリ部と比較して検索する。接続不可能な
ら主制御部４を介さずこのスイッチ制御部２−１−１′
から、次の二次スイッチ２の二番目のスイッチ制御部２
−２−２′に、前記接続実行情報を送り検索を行う。
ッチ全体の入出力端子番号（Ｋ番目の一次スイッチのα
番目の入力端子と、Ｌ番目の三次スイッチのβ番目の出
力端子）が、外部から主制御部４へ送られ、主制御部４
でこの入出力側端子の使用状態を検索する。使用中な
ら、“パス設定不可能”を主制御部４から外部へ出力す
る。未使用ならば主制御部４から、二次スイッチ２の一
番目の二次スイッチ制御部２−１−１′へ、二次スイッ
チ２のＫ番目の入力とＬ番目の出力の接続実行情報を送
り、この一番目のスイッチ制御部２−１−１′で接続可
能か否かをメモリ部と比較して検索する。接続不可能な
ら主制御部４を介さずこのスイッチ制御部２−１−１′
から、次の二次スイッチ２の二番目のスイッチ制御部２
−２−２′に、前記接続実行情報を送り検索を行う。
【００１４】よって、二次スイッチ２の接続可能の場所
を見つけるまで接続実行情報を主制御部４を介さずに次
のスイッチ制御部に送り、接続可能かを検索する。二次
スイッチ２のＡ番目のスイッチ制御部２−Ａ−Ａ′で接
続可能を検索したら、二次スイッチ２のＡ番目のメモリ
部に、Ｋ番目の入力とＬ番目の出力の接続を設定し、ス
イッチ部で接続し、その接続した二次スイッチの番号す
なわちＡを主制御部４に返し、Ｋ番目の一次スイッチ１
−Ｋのメモリ部１−Ｋ−Ｋにα番目とＡ番目、Ｌ番目の
三次スイッチ３−Ｌのメモリ部３−Ｌ−ＬにＡ番目とβ
番目を各々設定する。
を見つけるまで接続実行情報を主制御部４を介さずに次
のスイッチ制御部に送り、接続可能かを検索する。二次
スイッチ２のＡ番目のスイッチ制御部２−Ａ−Ａ′で接
続可能を検索したら、二次スイッチ２のＡ番目のメモリ
部に、Ｋ番目の入力とＬ番目の出力の接続を設定し、ス
イッチ部で接続し、その接続した二次スイッチの番号す
なわちＡを主制御部４に返し、Ｋ番目の一次スイッチ１
−Ｋのメモリ部１−Ｋ−Ｋにα番目とＡ番目、Ｌ番目の
三次スイッチ３−Ｌのメモリ部３−Ｌ−ＬにＡ番目とβ
番目を各々設定する。
【００１５】この設定が完了したら、主制御部４から
“パス設定完了”を外部に出力する。
“パス設定完了”を外部に出力する。
【００１６】次に図４の二次スイッチの構成詳細につい
て説明する。二次スイッチは、接続状態を管理するスイ
ッチ制御部７、１０と、その接続状態を記憶しているメ
モリ部６、９と、メモリ部の接続デ−タの入出力を接続
するスイッチ部５、８より構成されている。Ｙ番目の二
次スイッチＹのスイッチ制御部７からＹ＋１番目の二次
スイッチのスイッチ制御部１０に、二次スイッチ接続実
行情報が制御線１１を通して送られる。
て説明する。二次スイッチは、接続状態を管理するスイ
ッチ制御部７、１０と、その接続状態を記憶しているメ
モリ部６、９と、メモリ部の接続デ−タの入出力を接続
するスイッチ部５、８より構成されている。Ｙ番目の二
次スイッチＹのスイッチ制御部７からＹ＋１番目の二次
スイッチのスイッチ制御部１０に、二次スイッチ接続実
行情報が制御線１１を通して送られる。
【００１７】次に図５の二次スイッチパス接続検索時間
の一例を示したグラフについて説明する。このグラフは
従来の方法の場合１２と今回の発明の場合１３を時間的
に比較したものである。
の一例を示したグラフについて説明する。このグラフは
従来の方法の場合１２と今回の発明の場合１３を時間的
に比較したものである。
【００１８】図５を参照するに、横軸を時間、縦軸を二
次スイッチの数として、二次スイッチの使用状態を検索
し、接続可能なスイッチを探すのに要する時間を比較し
た。ここでは、従来の方法においてのメモリ部から主制
御部に接続状態を読み込み検索する時間と、今回の発明
においてのスイッチ制御部から次のスイッチ制御部へス
イッチ接続状態を送り検索するのに要する時間を等しい
とした。この例は、一つ目のパスは三番目の、二つ目の
パスは四番目の、三つ目のパスは五番目の二次スイッチ
で接続可能な場所を検索したことを表している。この結
果から、本発明の場合には従来の方法の場合より、Ｐ時
間分１４速く処理が終了することが分かる。
次スイッチの数として、二次スイッチの使用状態を検索
し、接続可能なスイッチを探すのに要する時間を比較し
た。ここでは、従来の方法においてのメモリ部から主制
御部に接続状態を読み込み検索する時間と、今回の発明
においてのスイッチ制御部から次のスイッチ制御部へス
イッチ接続状態を送り検索するのに要する時間を等しい
とした。この例は、一つ目のパスは三番目の、二つ目の
パスは四番目の、三つ目のパスは五番目の二次スイッチ
で接続可能な場所を検索したことを表している。この結
果から、本発明の場合には従来の方法の場合より、Ｐ時
間分１４速く処理が終了することが分かる。
【００１９】
【発明の効果】以上説明したように、本発明に係る三段
スイッチパス設定方式によれば、二次スイッチ各々に二
次スイッチの接続状態を管理するスイッチ制御部を設
け、Ａ（１≦Ａ≦二次スイッチの数ｒ−１）番目の二次
スイッチ制御部とＡ＋１番目の二次スイッチ制御部を接
続したために、複数のパス設定を逐次に行うことが可能
となり、より迅速なパス設定を行うことが可能となると
いう効果が得られる。
スイッチパス設定方式によれば、二次スイッチ各々に二
次スイッチの接続状態を管理するスイッチ制御部を設
け、Ａ（１≦Ａ≦二次スイッチの数ｒ−１）番目の二次
スイッチ制御部とＡ＋１番目の二次スイッチ制御部を接
続したために、複数のパス設定を逐次に行うことが可能
となり、より迅速なパス設定を行うことが可能となると
いう効果が得られる。
【図１】本発明の一実施例を示すブロック構成図であ
る。
る。
【図２】三段スイッチの構成図である。
【図３】本発明の一実施例を示すパス設定フローチャー
トである。
トである。
【図４】二次スイッチ構成詳細図である。
【図５】従来の方法と本発明においてのパス検索時間差
の一例を示す図である。
の一例を示す図である。
【図６】従来方法によるパス設定フローチャートであ
る。
る。
【図７】従来の方法においての制御ブロック図である。
１、１−Ｋ、２１−Ｋ（１≦Ｋ≦ｐ）…一次スイッチ ２、２−Ａ、２２−Ａ（１≦Ａ≦ｒ）…二次スイッチ ３、３−Ｌ、２３−Ｌ（１≦Ｌ≦ｑ）…三次スイッチ ４…主制御部 ５、８…二次スイッチのスイッチ部 ６、９…二次スイッチのメモリ部 ７、１０…二次スイッチのスイッチ制御部 １１…スイッチ制御部間をつなぐ制御線 １２…従来の方法での二次スイッチ検索に要する時間の
グラフ １３…今回の発明での二次スイッチ検索に要する時間の
グラフ １４…従来の方法と本発明による方式の時間差分 １５…三番目の二次スイッチで発見した場合 １６…四番面の二次スイッチで発見した場合 １７…五番面の二次スイッチで発見した場合 １−Ｋ−Ｋ、２−Ａ−Ａ、３−Ｌ−Ｌ（１≦Ｋ≦ｐ、１
≦Ａ≦ｒ、１≦Ｌ≦ｑ）…メモリ部 ２−Ａ−Ａ′（１≦Ａ≦ｒ）…スイッチ制御部 ２１−ＫＡ…Ｋ番面の一次スイッチのＡ番目の出力 ２２−ＡＫ…Ａ番面の二次スイッチのＫ番目の入力 ２２−ＡＬ…Ａ番目の二次スイッチのＬ番目の出力 ２３−ＬＡ…Ｌ番目の三次スイッチのＡ番目の入力
グラフ １３…今回の発明での二次スイッチ検索に要する時間の
グラフ １４…従来の方法と本発明による方式の時間差分 １５…三番目の二次スイッチで発見した場合 １６…四番面の二次スイッチで発見した場合 １７…五番面の二次スイッチで発見した場合 １−Ｋ−Ｋ、２−Ａ−Ａ、３−Ｌ−Ｌ（１≦Ｋ≦ｐ、１
≦Ａ≦ｒ、１≦Ｌ≦ｑ）…メモリ部 ２−Ａ−Ａ′（１≦Ａ≦ｒ）…スイッチ制御部 ２１−ＫＡ…Ｋ番面の一次スイッチのＡ番目の出力 ２２−ＡＫ…Ａ番面の二次スイッチのＫ番目の入力 ２２−ＡＬ…Ａ番目の二次スイッチのＬ番目の出力 ２３−ＬＡ…Ｌ番目の三次スイッチのＡ番目の入力
Claims (1)
- 【請求項１】 ｍ個の入力端子とｒ個の出力端子を持つ
一次スイッチｐ（ｐ＝Ｍ／ｍ）個と、ｐ個の入力端子と
ｑ個の出力端子を持つ二次スイッチｒ個と、ｒ個の入力
端子とｎ個の出力端子を持つ三次スイッチｑ（ｑ＝Ｎ／
ｎ）個、及び一次スイッチ、二次スイッチ、三次スイッ
チの接続を制御する主制御部とを有し、Ｋ（１≦Ｋ≦
ｐ）番目の一次スイッチでのＡ（１≦Ａ≦ｒ）番目の出
力はＡ番目の二次スイッチのＫ番目の入力に接続され、
Ａ番目の二次スイッチのＬ（１≦Ｌ≦ｑ）番目の出力は
Ｌ番目の三次スイッチのＡ番目の入力に接続され、スイ
ッチサイズがＭ×Ｎ（全入力端子数Ｍ、全出力端子数Ｎ
を意味する）の三段スイッチパス設定の、Ｋ番目の一次
スイッチのα番目の入力端子と、Ｌ番目の三次スイッチ
のβ番目の出力端子を接続する場合に、その接続が経由
する二次スイッチの選択において、 前記主制御部は、一番目の二次スイッチへＫ番目の入力
とＬ番目の出力の接続という情報を送ることと、Ｊ（１
≦Ｊ≦ｒ）番目の二次スイッチはＫ番目の入力とＬ番目
の出力が接続可能か判断し、接続可能時にはこの二次ス
イッチの接続を行い、この二次スイッチの番号Ｊを前記
主制御部に送り、接続不可能時には、Ｊ＋１番目の二次
スイッチへＫ番目の入力とＬ番目の出力の接続という情
報を送ることにより、Ｋ番目とＬ番目の接続可能な二次
スイッチの選択を行うことを特徴とする三段スイッチパ
ス設定方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13731492A JPH05336555A (ja) | 1992-05-28 | 1992-05-28 | 三段スイッチパス設定方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13731492A JPH05336555A (ja) | 1992-05-28 | 1992-05-28 | 三段スイッチパス設定方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05336555A true JPH05336555A (ja) | 1993-12-17 |
Family
ID=15195793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13731492A Pending JPH05336555A (ja) | 1992-05-28 | 1992-05-28 | 三段スイッチパス設定方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05336555A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5801641A (en) * | 1993-10-19 | 1998-09-01 | The Johns Hopkins University | Controller for a non-blocking broadcast network |
| US8040821B2 (en) | 2005-06-02 | 2011-10-18 | Nec Corporation | Switching device, switching method, and switch control program |
-
1992
- 1992-05-28 JP JP13731492A patent/JPH05336555A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5801641A (en) * | 1993-10-19 | 1998-09-01 | The Johns Hopkins University | Controller for a non-blocking broadcast network |
| US8040821B2 (en) | 2005-06-02 | 2011-10-18 | Nec Corporation | Switching device, switching method, and switch control program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0073920B1 (en) | Multi-stage switching network | |
| JPS61251293A (ja) | クロスポイント・スイツチアレ−装置 | |
| US5450074A (en) | Method for setting branch routes in a three-stage cross-connect switch system | |
| US4417244A (en) | Automatic path rearrangement for blocking switching matrix | |
| US5381529A (en) | Shift register with dual clock inputs for receiving and sending information between I/O channels and host based on external and internal clock inputs respectively | |
| US3638198A (en) | Priority resolution network for input/output exchange | |
| US3462743A (en) | Path finding apparatus for switching network | |
| US5537402A (en) | ATM switch | |
| JPH05336555A (ja) | 三段スイッチパス設定方式 | |
| US3935394A (en) | Network routing and control arrangement | |
| US5264842A (en) | Generalized usage of switch connections with wait chain | |
| JP2917678B2 (ja) | 三段スイッチパス設定方式 | |
| US5691977A (en) | Virtual channel converter and VCC table access method | |
| US3653003A (en) | Apparatus for identifying those means of a plurality of means which have changed state | |
| JPS62182857A (ja) | 入出力制御装置 | |
| SU1280456A1 (ru) | Буферное запоминающее устройство | |
| JP2555934B2 (ja) | 時間スイッチ | |
| JPH0424741B2 (ja) | ||
| JPS5940396A (ja) | 連想メモリ装置 | |
| KR100354162B1 (ko) | 비터비디코더의스태이트메트릭구현방법 | |
| SU1282149A1 (ru) | Децентрализованна система коммутации | |
| JPH0282342A (ja) | データ通信装置 | |
| JPS61101859A (ja) | 制御装置切換方式 | |
| JPH02226548A (ja) | 磁気ディスク装置 | |
| JPS634397B2 (ja) |