SU1280456A1 - Буферное запоминающее устройство - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в качестве буферной пам ти при построении средств векторной обработки сигналов, например при вычислении быстрого преобразовани  Фурье. Целью изобретени   вл ет с  повышение быстродействи  устройства . Устройство содержит два основных накопител , два дополнительных накопител , три счетчика, коммутаторы с первого по восьмой, формирователь управл ющих сигналов, два сумматора по модулю два, восемь регистров, три блока местного управлени . Быстродействие устройства повышаетс  за счет организации параллельного ввода и вывода информации в два главных накопител , а также за счет введени  средств вычислени  адресов размещени  информации в основных накопител х. В описываемом устройстве используетс  принцип управлени  с помощью потоков данных,в котором вс  управл юща  информаци  передаетс  вместе с данными, что также повышает быстродействие устройства. Информаци  размещаетс  в двух основных накопител х либо с сплошным массивом как в едином накопителе ,, либо различными массива (Л ми:данные с четными адресами записываютс  в одном, а с нечетными адресами - в другом основном накопителе . Первый дополнительный накопитель содержит программно сформированные адреса, которые используютс  при адресации с переменным шагом. №0 Второй дополнительный накопитель  вл етс  буферным при записи данных в случае, если основные накопители не свободны. 4 ил., 1 табл.

Description

Изобретение относитс  к вычислительной технике и может быть использовано в качестве промежуточной пам ти при построении средств векторной обработки сигналов, например пр вычислении быстрого преобразовани  Фурье. Целью изобретени   вл етс  повышение быстродействи  устройства. На фиг.1 представлена функциональна  схема предложенного устройс ва; на фиг,2-4 - функциональные схе мы блоков местного управлени . Устройство содержит (фиг.1) первый 1, и второй 1j основные накопители , первый 2 и второй 3 дополнительные накопители, первый 4( и вто рой Aj коммутаторы, первый 5 и второй 6 счетчики, третий 7 и четверты 8 коммутаторы, формирователь 9 управл ющих сигналов, п тый 10 и шестой 11 коммутаторы, первый 12 и вто рой 13 сумматоры, регистры 14, 15, 16,, 16,;, 17,, 172, 3 182 с первого по восьмой, седьмой 19( и вось мой 192 коммутаторы, блоки 20-22 уп равлени  с первого по третий и третий счетчик 23. На фиг.1 обозначены вход 24 синхронизации , информационный вход 25, управл ющие выход 26, вход и выход 27, вход 28, вход 29 начальной уста новки, управл ющие входы 30, ЗОг 31( и 31,, информационные выходы 32, и 322 устройства, выходы 33-56 с первого по двадцать четвертый фор мировател  9 управл ющих сигналов. Первый блок 20 управлени  содержит (фиг.2) элемент ИЛИ-НЕ 57,триггеры 58-62, накопитель 63, регистр 64 команд, счетчик 65, формирователь 66 сигналов следующего состо ни , дешифратор 67 состо ний,регистр 68 состо ний, элементы И-ИЛИ 6970 , элементы ИЛИ 71 и 72, элементы И 73-76. Второй блок 21 управлени  содержит (фиг.З) блок 77 сравнени , элемент И 78, элемент НЕ 79, элементы И-НЕ 80-85, регистр 86, дешиф ратор 87, повторитель 88, ключ 89, триггер 90. На фиг.З обозначены вхо . да 91,92 и выходы 93-95 второго блока 21 управлени . На фиг.4 обозначены входы 96-98 и выходы 99-102 третьего блока 22 управлени , который содержит (фиг.4 накопитель 103, шифратор ,104 и сче чики 105, каждый из которых содержит регистр 106, счетчик 107, элемент И 108, блок 109 сравнени ,элемент ИЛИ-НЕ 110 и элемент И 111. На фиг.1-4 обозначены также выходы 112-114 блока 22 управлени , третий 115 и четвертый 116 выходы накопител  3. Устройство работает следующим образом. Записываема  информаци  располагаетс  в накопител х 1, и 12 двум  способами . При первом способе сплошной массив данных располагаетс  целиком в одном из накопителей 1 (или 12). При втором способе данные, имеюшд1е четные адреса, записываютс  в один, а данные с нечетными адресами - в другой из накопителей 1, и Ij (чередующеес  размещение данных). При вводе данные размещаютс  с посто нным или переменным шагом. В первом случае дл  адресации примен ютс  счетчика 5 и 23, а во втором случае примен етс  накопитель 2, в котором накапливаютс  программно сформированные адреса А. Вывод массива данных производитс  из одного или одновременно из двух накопителей 1, и 1 через выходы 32, и 32. При чтении только из одного накопител  1, и 1 используетс  всегда программно сформированный адрес Ар, считываемый с выхода регистра 14. В случае одновременного чтени , т.е. параллельного вывода из двух накопителей 1 и Ij, в одном из них производитс  чтение по адресу из счетчика 6, а в другом - по адресу А. При чередующемс  размещении параллельный вывод не примен етс , поскольку в адресе А в общем случае отсутствует посто нство в чередовании четных и нечетных адресов. В результате при параллельном выводе возможно по вление одновременных обращений к одному и тому же накопи .телю 1 (или 12), что приводит к нарушению синхронности в по влении данных на разных выходах 32 и 322, так как возникает необходимость систематического притормаживани  одного из обращений. Применение двух накопителей 1 и Ij позвол ет организовать, кроме параллельного вывода, также и параллельные ввод и вывод. Дл  сплошного размещени  данных така  возможность очевидна. При чередующемс  размеще31 НИИ данных, как и дл  параллельного вывода, возможно по вление одновременных обращений в один из накопителей 1, или 12. В такой ситуации приоритет отдаетс  процессу вывода, а ввод производитс  в накопитель 3. После освобождени  от чтени  необходимого накопител  1 или 1 производитс  перезапись в него данных из накопител  3. При вводе данных по адресам из счетчиков 5 и 23 содержимое их накапливаетс  непрерывно и какой-либо предустановки при вводе не производитс . Это требует запоминани  в процессе ввода в регистрах 16 и 16 определенной точки массива, например , адреса первого элемента массива данных, относительно которого в даль нейшем производитс  чтение. Этот начальный адрес считывани  перед началом считывани  устанавливаетс  либо в счетчике 6, либо в регистре 14. Накопитель 2 позвол ет осуществл ть запись в накопители 1, .и Ц в той же последовательности, в которой ранее было произведено чтение согласно адресам А. С помощью накопител  2 обеспечиваетс  с некоторой задержкой замещение данных, считанных ранее. Входна  информаци  поступает в устройство в виде кадров, где первое слово  вл етс  управл ющим, а все последующие - данными. В управл ющем слове выделены следующие пол : поле кода программы вывода, котора  должна быть запущена в процессе или после окончани  ввода кадра; поле признаков , характеризующих ввод данных. В каждом слове кадра присутствует , двухразр дный код маркера М, значени  которого приведены в таблице. Маркер обеспечивает идентификацию управл ющего слова и данных (управл ющему слову соответствует маркерна  комбинаци  11), а также определ ет моменты времени, в которые должна быть выполнена фиксаци  начального адреса считывани  в регистрах 1б( 16 и формирование запроса на выполнение программы вывода. Содержание маркера Ввод данного, фиксаци  начального адреса и установка запроса на вывод 6 Ввод данного При наличии запроса на вывод в блоке 20 запускаетс  программа, содержаща  в себе программу чтени  (формировани  адресов А); признаки, характеризующие процесс вывода; признак замещени  данных после вывода из накопителей 1, и выбор регистров дл  задани  начального адреса чтени  (О - в счетчик 6 из регистра 16( ив регистр 14 из регистра 1 - в счетчик 6 из регистра 162 и в регистр 14 из регистра 16,); значение маркерного разр да Кг при фиксации начального адреса; адреса внешних устройств, через которые должна быть установлена св зь с абонентом , управл ющее слово, определ ющее в абоненте пор док ввода в него данных и программу их обработки . В соответствии с программой вывода на выходах 32, и 322 формируетс  выходной кадр информации. Работа устройства в режиме записи . Приемом входного кадра информации управл ет блок 21. Состо ние блока 21 определ етс  сигналом Т на входе 27, характеризующим незан тость входа 25, первым разр дом М, маркера , поступающим по входу 25 на вход элемента И-НЕ 85 (фиг.З), меткой X, последнего звена маршрута, поступающей на вход элемента И-НЕ 81,признаком , поступающим на вход дешифратора 87 со входа 25 и совпадением адреса, поступающего на вход блока 77, с адресом на входе 28. При совпадении этих адресов и при по влении общего признака установки св зи Т ,1 на выходе элемента И-НЕ 81 вырабатываетс  состо ние О, которое приводит к по влению далее на входе триггера 90 состо ни  1 и на управл ющем входе ключа 89 разрешени  (низким уровнем). В результате в текущем такте во втором полупериоде синхроимпульса на входе 24 на выходе 26 по вл етс  сигнал (квитанци ) , сигнализирующий о готовности устройства к приему входного кадpa информации. В сле дующем такте триггер 90 переходит в состо ние 1 в котором на выходе 27 вырабатывает с  признак зан тости .

Последовательный прием элементов кадра информации выполн етс  следующим образом.

Первый элемент кадра - управл ющее слово определ етс  по декодированной элементов И-НЕ 85 маркерной комбинации 11. Если накопитель 3 пуст, ТОна выходе 92 и на выходе элемента И-НЕ 83 вырабатываетс  единичное состо ние низким уровнем разрешени  записи, обеспечивающее по вление в следующем такте в регистре 86 управл ющего слова ввода. Если в накопителе 3 остаетс  еще часть несчитанных данных из предьщущего кадра , то запись в регистр 86 блокируетс  нулевым сигналом на входе 92. Далее элементом И-НЕ 85 вьщел ютс  маркерные комбинации, сопровождаю щие данные и дл  которых об зательным  вл етс  наличие хот  бы одного нул  в разр дах М( и М маркера . При наличии признака данных, которым соответствует состо ние 1 на выходе элемента И-НЕ 85, анализируетс  дополнительно признак, формируемый на выходе 91 накопител  3, и если в нем имеетс  хот  бы одна незаполненна   чейка, то на выходе 91 по вл етс  единичное состо ние. В результате на выходе элемента И-НЕ 82 низким уровнем вырабатываетс  сигнал записи данных в накопитель 3. Одновременно по этому же сигналу на выход 26 выдаетс  низким уровнем сигнал (квитанци ) о приеме данного. Если чтение отстает от записи, то при полном заполнении накопител  3 элемент И-НЕ 82 закрываетс , сигнал низкого уровн  на выходе 26 не формируетс  и задерживаетс  в следующем такте поступление нового данного на вход 25. Активное состо ние поддерживаетс , пока не закончитс  прием всего кадра и со входа 25 на входе дешифратора 87 не установитс  пауза. Признаком паузы может быть наличие в элементе кадра одних единиц , включа  маркер. В режиме считывани  из накопителей 1 и Ij формированием программных адресов А, управл ет блок 22, в котором модуль счета дл  каждого счетчика W)5 (фиг.4) задаетс  автономно регистром 106.

Группа переносов, возникающих на выходе элементов 108, преобразуетс  шифратором 104 в код, который  вл етс  двоичным эквивалентом номера

счетчика 105,  вл ющегос  последним в цепочке сквозного переноса. При отсутствии переносов в счетчике 105 на выходе шифратора 104 действует нулевой код. Код с выхода шифратора

104 вместе с кодом на входе 97 образует адрес чтени  дл  накопител  103, один-из вьгходов которого используетс  дл  задани  модул  счета в каждом из счетчиков 105; признак пос5 леднего данного формируетс  на выходе 99, и признак управл ющий формированием формировател  9 маркерных разр дов М - на выходе 100.

Пор док выбора элементов выходно0 го кадра информации задаетс  блоком 20.

Claims (1)

1. Формула изобретени 

   5 Буферное запоминающее устройство, содержащее первый основной накопитель , первый дополнительный ндкопитель , первый и второй счетчики,первый блок управлени  и первый коммутатор , выход которого соединен с адресным входом первого основного накопител , отличающеес  тем, что, с целью повышени  быстродействи  устройства, в него введе5 ны второй основной накопитель, второй дополнительный накопитель, регистры , третий счетчик, коммутаторы со второго по восьмой, формирователь управл ющих сигналов, сумма0 торы, второй и третий блоки управлени , причем первый вход, первый и второй выходы второго дополнительного накопител  соединены соответственно с первым выходом и с первым и

   вторьм входами второго блока управлени , второй и третий выходы которого подключены соответственно к первому входу первого блока управлени  и группе входов формировател  управл ющих сигналов и ко второму входу первого блока управлени , третий вход которого соединен с третьим выходом второго дополнительного накопител , четвертый выход которого подключен к четвертому входу первого блока управлени  и первому входу формировател  управл ющих сигналов,второй и третий входы которого соедийены соответственно со вторым выходом второго дополнительного накопите л  и с управл ющими выходами первого дополнительного накопител , информационный выход которого подключен к первым входам первого и второго коммутаторов и чeтвepтo iy входу формировател  управл ющих сигналов, п тый вход которого и информационный вход первого дополнительного накопител  подключены к выходу первого регистра , первому входу первого сумматора и вторым входам первого и второго коммутаторов, третьи входы которых соединены с выходом второго счетчика, вход которого соединен с выходом третьего коммутатора и первым входом шестого коммутатора, выход которого подключен ко входу первого регистра, а второй вход - к выходу первого сумматора, второй вход которого соединен с выходом п того коммутатора и первым входом второго сумматора, выход которого подключен ко входу второго регистра, выход которого соединен с первым входом п того коммутатора, первый и второй входы третьего коммутатора подключены к выходам третьего и четвертого регистров, входы которых соединены соответственно с выходом третьего счетчика и первым входом четвертого коммутатора и с выходом первого счет чика и вторым входом четвертого регистра , выход которого подключен к четвертым входам первого и второго коммутаторов, выходы п того и шестого регистров соединены соответственно со входами седьмого и восьмого регистров, а входы п того и шестого регистров - соответственно с выходами седьмого и восьмого коммутаторов, одни из входов которых подключены соответственно к выходам первого и второго основных накопителей, информационные входы которых соединены с п тым выходом второго дополнительного накопител , адресный вход второго основного накопител  подключен к выходу второго коммутатора, выходы первого и третьего счетчиков соединены соответственно с шестым и седьмым входами формировател  управ1 6 л ющих сигналов, восьмой вход которого подключен к по.рвому выходу третьего блока управлени , второй выход и первый вход которого соединены с п тым входом и первым выходом первого блока управлени , второй и третий выходы которого подключены ко второму входу третьего блока управлени , третий выход которого соединен со вторыми входами второго сумматора два и п того коммутатора , управл ющий и стробирующий входы которого, управл ющие входы второго регистра и шестого коммутатора подключены к выходам с четвертого по седьмой третьего блока управлени , другие входы седьмого и восьмого коммутаторов подключены соответственно к четвертому выходу первого блока управлени  и маркерному выходу формировател  управл ющих сигналов, дев тый вход которого соединен с группой выходов первого блока управлени , первый выход которого подключен к сйнхровходам первого дополнительного накопител ,второго счетчика, первого, второго, седьмого и восьмого регистров, управл ющие входы накопителей, счетчиков, коммутаторов с первого по четвертый, седьмого и восьмого, регистров с п того по восьмой соединены с управл ющими выходами формировател  управл ющих сигналов, дев тый вход первого и третий вход второго блоков управлени , входы синхронизации накопителей, первого и третьего счетчиков , третьего и четвертого регистров  вл ютс  входом синхронизации устройства, информационными выходами и входами которого  вл ютс  выходы седьмого и восьмого регистров , второй вход второго дополнительного накопител  и четвертый вход второго блока управлени , его п тый и шестой входы, четвертый и п тый выходы, а также дес тый и одиннадцатый входы первого блока управлени   вл ютс  управл ющими входами устройства , входом начальной установки которого  вл ютс  Входы установки дополнительных накопителей и двенадцатый вход первого блока управлени .

   n ч ге 28 25 зг,

   iln

   34: 3S

   31 , 31z33

   гч

   99 95 30,

   us. т

   29

   УК 5

   к 9.

   1.2

   Фиг 2 21