JPH0282342A - データ通信装置 - Google Patents

データ通信装置

Info

Publication number
JPH0282342A
JPH0282342A JP23456388A JP23456388A JPH0282342A JP H0282342 A JPH0282342 A JP H0282342A JP 23456388 A JP23456388 A JP 23456388A JP 23456388 A JP23456388 A JP 23456388A JP H0282342 A JPH0282342 A JP H0282342A
Authority
JP
Japan
Prior art keywords
data
central processing
processing unit
memory
shared memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23456388A
Other languages
English (en)
Inventor
Toshiyuki Shimoji
下地 寿之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Computer Engineering Corp
Original Assignee
Toshiba Corp
Toshiba Computer Engineering Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Computer Engineering Corp filed Critical Toshiba Corp
Priority to JP23456388A priority Critical patent/JPH0282342A/ja
Publication of JPH0282342A publication Critical patent/JPH0282342A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Small-Scale Networks (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、データ通信装置に関し、特に並行して動作す
る複数の中央処理装置間のデータ転送に用いて好適なデ
ータ通信装置に関する。
(従来の技術) 一般に、並行して動作する複数の中央処理装置間でデー
タ転送を行う場合は、各中央処理装置間に介在させた共
有メモリを用いている。第3図はかかる従来のデータ通
信装置のデータ転送方法の一例を示す説明図である。同
図において示すように、図示しない第1の中央処理装置
が送信するデータD1は共有メモリ30を介して図示し
ない第2の中央処理装置に送信され、受信データD2と
される。共有メモリ30はいくっがのブロックに分割さ
れており、例えばB1、B2、B3の3つのブロックに
分割されている。一方、送信データD1は共有メモリ3
0のブロックB1、B2、B3の大きさに合わせてグル
ープA、B5C5Dの例えば4つのグループに分割され
、データ転送はこれらのグループ毎に共有メモリ3oを
介して実施され、受信側で各グループA、B5C5Dが
組み立てられて受信データD2となる。
つまり、送信データD1のグループへのデータは共有メ
モリ30のブロックB1を介して転送され受信側で受信
データD2のグループAのデータとなる、このデータの
転送が完了すると、その後に送信データD1のグループ
Dのデータが共有メモリ30のブロックB1を介して転
送され、受信側で受信データD2のグループDのデータ
となる。
一方、送信データD1のグループB、Cのデータは共有
メモリ30のブロックB2、B3を介して転送され、受
信側で受信データD2のグループB1Cのデータとなる
逆に、第2の中央処理装置から第1の中央処理装置にデ
ータの転送を行う場合も、上記と同様にして、メモリ3
0を介して実行される。
かかる従来のデータ転送においては、共有メモリ30を
いくつかのブロックに分けて用いるため、各中央処理装
置の速度が異なる場合、例えば送信側の速度に比較して
受信側の速度が遅い場合であって、しかも共有メモリ3
0の1つのブロックサイズが転送すべきデータ全体に対
して極端に小さくない場合には有効である。
(発明が解決すべき課題) しかしながら、送信側からのデータサイズが極端に大き
くなったときは、データを共有メモリに合わせて分割す
るための作業に時間がかかり、データ転送速度が低下す
るという問題がある。これに対し、共有メモリの1つの
ブロックを大きなデータサイズに見合うように大きくし
ておくと、今度は逆に転送データサイズが小さいときに
共有メモリが有効に活用できないという問題かある。さ
らに、共有メモリを時分割で使用する場合、受信側のデ
ータ受は取り速度が遅いと送信側はデータ転送のために
無駄な待ち時間を必要とするという問題もある。
本発明は、上記に鑑みてなされたもので、その目的は、
転送すべきデータのサイズに対しての自由度が高く、効
率の良いデータ転送を行うことのできるデータ通信装置
を提供することにある。
〔発明の構成〕
(課題を解決するための手段) 本発明のデータ通信装置は、並行して動作する複数の中
央処理装置と、前記各中央処理装置間に設けられたデー
タ転送用共有メモリと、前記各中央処理装置間に設けら
れたデータ転送用ファーストインファーストアウトメモ
リと、前記各中央処理装置間で転送されるデータのサイ
ズによって前記共有メモリとファーストインファースト
アウトメモリとの一方を選択して前記各中央処理装置間
のデータ転送を制御する手段と、を備えるものとして構
成される。
(作 用) 転送すべきデータサイズによって、これを最も効率良く
転送できるために必要な中継手段は共有メモリであるか
あるいはファーストインファーストアウトメモリかを判
断する。これらの2つのメモリを選択し、使い分けるこ
とによって効率の良い中央処理装置間のデータ転送が行
われる。
(実施例) 以下、図面を参照しながら本発明の詳細な説明する。
第1図は、本発明の一実施例に係るデータ通信装置のブ
ロック図である。同図において示すように、第1の中央
処理装置10と第2の中央処理装置20はそれぞれ独立
して情報処理を行う。各中央処理装置10.20はそれ
ぞれ第1のプログラムメモリ50と第2のプログラムメ
モリ60に格納されるプログラムよってそれぞれの動作
が制御される。共有メモリ30及びFIFO(ファース
トインファーストアウト)メモリ40は第1の中央処理
装置10と第2の中央処理装置20の間のデータ転送に
用いられる。
第1のバス70は第1の中央処理装置10、第1のプロ
グラムメモリ50、共有メモリ30、FIFOメモリ4
0を接続する。
第2のバス80は、第2の中央処理装置20、第2のプ
ログラムメモリ60.共有メモリ30゜FIFOメモリ
40を接続する。
かかる構成において次にその作用を第2図のフローチャ
ートに基づいて説明する。同図において、(A)側のフ
ローは第1の中央処理装置10の送信動作を示すもので
、(B)側のフローは第2の中央処理装置20の受信動
作を示すものである。
今、第1の中央処理装置10側で送信すべきデータが準
備できると、ステップS1で送信データを生成する。次
のステップS2で、データサイズに基づいて、データ転
送に共有メモリ30を使用するかあるいはFIFOメモ
リ40を使用するかを選択する。この選択は第1のプロ
グラムメモリ50に格納されたプログラムに基づき、第
1の中央処理装置10で実行される。この選択は転送デ
ータのデータサイズと共有メモリ30のブロックサイズ
との関係によって決定される。このデータ選択の結果は
、何らかの手段によって、バスP1で第2の中央処理装
置20側に報知される。
例えば、第1の中央処理装置10と第2の中央処理装置
20との間に専用の制御ラインを設けて通知してもよい
し、第1の中央処理装置10と第2の中央処理装置との
間にレジスタを設け、このレジスタを介して通知しても
よい。
ここで、上記選択において、共有メモリ30を選択する
ことが決定された場合は、ステップS3で1ブロツクの
データ送信がバスP2(第1のバス70及び第2のバス
80)を介して実行される。
このブロック単位は共有メモリ30のブロックサイズに
よって決定される。この動作は、次のステップS4で全
データの送信が終了したことが判定されるまで繰り返し
て実施される。
一方、上記ステップS2の判定てFIFOメモリ40を
選択することが決定された場合は、ステップS5でFI
FOメモリ40を通じてのデータ転送がバスP3(第1
のバス70及び第2のバス80)を介して実行される。
この場合のデータ転送は一度に全部実行される。
ステップS4またはS5でデータ転送を実行すると、第
1の中央処理装置10はデータ転送が終了したか否かに
係らず、つまり第2の中央処理装置20がデータを受は
取ったか否かに係らず次の処理に移行する。
これに対して、第2の中央処理装置20側は第2のプロ
グラムメモリ60に格納されたプログラムに基づき受信
動作を行うが、通常はステップS6で受信データの有無
を判定しながらの待機状態にある。ここで受信データ有
りという判定がなされると、次のステップS7で、デー
タ転送に共有メモリ30を使用するかあるいはFIFO
メそり40を使用するかの判定がなされる。この判定は
バスP1を介して第1の中央処理装置10側から報知さ
れた結果によって実行される。
判定の結果、共有メモリ30を使用するとの判定がなさ
れた場合には、ステップS8で1ブロツクのデータ受信
がバスP2(第1のバス70及び第2のバス80)を介
して実行される。この動作は、次のステップS9で全デ
ータの受信が終了したことが判定されるまで繰り返して
実施され、全データの受信に伴ない1つのデータにまと
める。
一方、ステップS7の判定でFIFOメモリ40を選択
することが決定された場合は、ステップSIOでFIF
Oメモリ40を通じてのデータ受信がバスP3(第1の
バス70及び第2のバス80)を介して実行される。こ
の場合、全データは1まとまり分が一度に転送されるの
で、そのまま第2の中央処理装置20に取り込まれる。
以上の動作の結果、第1の中央処理装置10は転送すべ
きデータサイズによって共有メモリ30かFIFOメモ
リ40を選択してデータを送出してやればよく、データ
転送のブロックサイズによる非効率の影響を受けずに、
共有メモリ30またはFIFOメモリ40へのデータ転
送完了と同時に別の処理に移行することができる。
〔発明の効果〕
本発明のデータ通信装置によれば、データサイズの差の
大きなデータを複数の中央処理装置間で転送する場合に
あっても、データサイズによって最も効率的な転送のた
めの中継手段を選択可能であり、そのためデータ転送の
効率が良く、中央処理装置の利用効率を向上することが
できる。
【図面の簡単な説明】
第1図は本発明の一実施例に係るデータ通信装置のブロ
ック図、第2図は第1図の装置の動作を説明するための
フローチャート、第3図は従来のデータ通信装置のデー
タ転送方法を示す説明図である。 10・・・第1の中央処理装置、20・・・第2の中央
処理装置、30・・・共有メモリ、40・・・FIFO
メモリ、50・・・第1のプログラムメモリ、60・・
・第2のプログラムメモリ。

Claims (1)

    【特許請求の範囲】
  1. 並行して動作する複数の中央処理装置と、前記各中央処
    理装置間に設けられたデータ転送用共有メモリと、前記
    各中央処理装置間に設けられたデータ転送用ファースト
    インファーストアウトメモリと、前記各中央処理装置間
    で転送されるデータのサイズによって前記共有メモリと
    ファーストインファーストアウトメモリとの一方を選択
    して前記各中央処理装置間のデータ転送を制御する手段
    と、を備えることを特徴とするデータ通信装置。
JP23456388A 1988-09-19 1988-09-19 データ通信装置 Pending JPH0282342A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23456388A JPH0282342A (ja) 1988-09-19 1988-09-19 データ通信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23456388A JPH0282342A (ja) 1988-09-19 1988-09-19 データ通信装置

Publications (1)

Publication Number Publication Date
JPH0282342A true JPH0282342A (ja) 1990-03-22

Family

ID=16972976

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23456388A Pending JPH0282342A (ja) 1988-09-19 1988-09-19 データ通信装置

Country Status (1)

Country Link
JP (1) JPH0282342A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014120050A (ja) * 2012-12-18 2014-06-30 Renesas Electronics Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014120050A (ja) * 2012-12-18 2014-06-30 Renesas Electronics Corp 半導体装置

Similar Documents

Publication Publication Date Title
EP0271492A1 (en) A data processing device
US5481678A (en) Data processor including selection mechanism for coupling internal and external request signals to interrupt and DMA controllers
JPS63213014A (ja) デ−タ処理装置
JPH0282342A (ja) データ通信装置
JPH05207047A (ja) サブセットへの接続設定方法、待機連鎖の記憶方法、及び通信スイッチングシステム
JPS61156363A (ja) デ−タ処理装置
EP1193607A2 (en) Apparatus and method for the exchange of signal groups between a plurality of components in a digital signal processor having a direct memory access controller
JPS6285365A (ja) 情報転送方式
JPS6162961A (ja) 入出力機器
EP1193605B1 (en) Apparatus and method for the transfer of signal groups between digital signal processors in a digital signal processing unit
JPS62152071A (ja) デ−タ処理装置
JPH08297651A (ja) アレイプロセッサ
KR100206471B1 (ko) 동기식 전송시스템의 데이터통신채널 처리장치
JPH04282938A (ja) 通信制御装置
JPH0427243A (ja) Atmセル集線方式
JPH0126108B2 (ja)
JPS62251954A (ja) デ−タ通信処理装置
JPS63238741A (ja) 伝送制御手順階層処理方式
JPH0512196A (ja) バス制御装置
JPS62297960A (ja) デ−タ転送方式
JPS60117844A (ja) プロセッサ間デ−タ伝送方式
JPS63188257A (ja) バス獲得方式
JPS63128459A (ja) 画像デ−タバス
JPS59163606A (ja) プログラマブルコントロ−ラ
JPS635455A (ja) バス接続方式