JPH0126108B2 - - Google Patents

Info

Publication number
JPH0126108B2
JPH0126108B2 JP59029485A JP2948584A JPH0126108B2 JP H0126108 B2 JPH0126108 B2 JP H0126108B2 JP 59029485 A JP59029485 A JP 59029485A JP 2948584 A JP2948584 A JP 2948584A JP H0126108 B2 JPH0126108 B2 JP H0126108B2
Authority
JP
Japan
Prior art keywords
data transfer
data
calculation
arithmetic
pes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP59029485A
Other languages
English (en)
Other versions
JPS60175175A (ja
Inventor
Takashi Suga
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP59029485A priority Critical patent/JPS60175175A/ja
Publication of JPS60175175A publication Critical patent/JPS60175175A/ja
Publication of JPH0126108B2 publication Critical patent/JPH0126108B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は複数の同一型の基本処理要素(以
後、PEと呼ぶ)を2次元または3次元格子状に
相互に接続し、これらのPEを同一命令で同時に
動作させ、並列にデータ処理を行う並列データ処
理装置に関するものである。
〔従来技術〕
この種の装置は、通常、制御ユニツトからの共
通の制御信号によりすべてのPEが並行して動作
する事ができ、しかも各々異なるデータ流の処理
を行う。即ちすべてのPEは、基本的には同一の
動作シーケンスを異なるデータに対して実行す
る。ただし、個々のPE内で制御情報を持ち、こ
れによつて特定のPEのみ実行させたり、または
個々に異なる動作をさせる事も可能である。
従つて、この種の装置は、ほぼ同様の制御方法
や構成によつて、PEの数を増加させるだけで全
体のデータ処理能力を増大させる事ができる特長
があり、また規則性を持つた構成となつているた
め高集積化にも適している。
しかし、従来この種の装置は、各PEが隣接す
るPEとだけしか接続していないため、データの
転送もこれらの隣接近傍PE間だけに限られてい
た。
しかも、各PEの演算とデータ転送が同一制御
で動作するため、隣接近傍以外のPEへデータを
転送する場合にはデータを1演算単位時間(以
後、演算クロツクと呼ぶ)毎に隣接するPEを経
由しながらデータを転送しなくてはならなかつ
た。
このため、たとえ多数のPEを接続して、処理
能力を向上しても、転送時間もPEの数に伴つて
増加するため、全体としてのスループツトを向上
させる事が困難な場合が多かつた。
〔発明の概要〕
この発明は、これらの欠点を解決するためにな
されたもので、各PEを演算機能を備えた演算部
とデータ転送機能を備えたデータ転送部のふたつ
の部分に明確に分離し、すべての基本演算要素に
対し、共通の制御信号を与える制御ユニツトか
ら、演算部に対する演算用命令とデータ転送部に
対するデータ転送用命令を排他的に独立に与え、
さらに、データ転送に関する状態情報を制御ユニ
ツトに保持しておくことにより、すべての基本演
算要素の演算動作と入出力動作を同時に独立して
行わせるようにした並列データ処理装置を提供す
るものである。
これにより、演算用クロツクとデータ転送用ク
ロツクを異なる速度にしたり、特殊なデータ転送
を行つたりする事が可能となり、処理対象に応じ
て、演算とデータ転送を十分に並行動作させる事
が可能となり、全体のスループツトを大巾に向上
させることができるものである。
〔発明の実施例〕
以下、図を用いて詳細にこの発明の実施例を説
明するが、ここでは説明を簡単にするため、2次
元格子状にPEを相互接続した例を示す。
まず第1図は、この発明で対象とする並列デー
タ処理装置の全体構成の一例を示す。
図中1はPEを格子状に接続したプロセツサア
レイ部である。2と3は、それぞれプロセツサア
レイ部1にデータを入力または出力するための入
力と出力のバツフアであり、本装置と外部とのデ
ータのインターフエイスとなる。4はプロセツサ
アレイ部1、バツフア2および3を制御するため
の制御ユニツトであり、プロセツサアレイ部1の
すべてのPEに対する演算とデータ転送の制御お
よびバツフア2と3に対するデータ転送の制御が
すべてこの部分によつて行われる。
5,6,7および8はいずれもデータ信号の束
線を示し、9,10および11はいずれも制御信
号の束線を示している。
通常、外部からのデータは、データ線5から入
力され、いつたんバツフア2に保持され、必要な
時にデータ線6を経由して、プロセツサアレイ部
1へ入力される。入力されたデータはプロセツサ
アレイ部1により様々なデータ処理が行われた
後、データ線7を経由して出力バツフア3に出力
され、適当な時期にデータ線8を経由して、外部
へ出される。
これらのデータの流れ及び処理の制御を制御ユ
ニツト4が行う。
次に第2図では、第1図のブロセツサアレイ部
1の内部の例を示し、この図では、PE12が4
×4の構成の場合を示してある。各PEは、4つ
の隣接近傍PEとだけ接続されており、特に左右
両端部のPEは外部からの入出力信号を入出力す
るためのデータ線6,7に接続されている。
また、すべてのPE12は制御信号線9からの
制御信号によつて、制御ユニツト4の制御を受け
る。
第3図では、従来のPEとこの発明を実施する
ためのPEの違いを示し、図中aは従来のPEを示
すものであり、21は演算とデータ転送を兼ね備
えたPE、22は隣接PEとのデータ転送を行うた
めのデータ線である。また23はPE21の演算
とデータ転送を制御する制御信号である。
一方第3図bはこの発明を実施するためのPE
を示すものであり、その特徴は、演算を行うため
の演算部24とデータ転送を行うためのデータ転
送部25を明確に分離した事と、さらに各々の部
分に対応して演算用の制御信号28とデータ転送
用の制御信号27を別個に持つ事である。図中2
6はデータ線22と同様のデータ線で29は演算
部24で処理されたデータをデータ転送部25へ
送付し他へ転送するためのデータ線で30は他の
部分から送られて来たデータを演算部24へ取り
込むためのデータ線である。
第4図では、第3図bのこの発明の実施例の詳
細を示し、図中24,25はそれぞれPE内の演
算部とデータ転送部を示す。31は演算部24で
処理された結果を保持するバツフアで、32は演
算部24で演算に必要なオペランドを取り込むバ
ツフアを示す。
また33と34は、演算とデータ転送を同時に
行うために備えたダブルバツフアリング用のバツ
フアである。通常は、いずれか一方がデータ転送
用に他方が演算部24とのデータの入出力用とし
て使用される。35と36はこれらのスイツチン
グを行うためのネツトワークである。
ここで、第4図に示したものの動作例について
説明する。まず、データがデータ線26を経由し
てバツフア34に入力される。この時、演算部2
4は別の処理を行つており、他のバツフア33の
バツフアからデータをデータ線30を経由して、
バツフア32に取り込み何らかの処理を行つた
後、バツフア31、データ線29を経由して結果
をバツフア33に格納する。格納し終つた時点
で、バツフア34へのデータ転送が完了していれ
ば、制御信号27によりバツフア33と34との
切り換えを行う。もし、データ転送が完了してい
なければ完了するまで切り換え動作を持つ。
この動作を行うため、制御ユニツト4内には、
データ転送の状態情報を保持したデータ転送状態
フラグを持つ。
以上の動作を行うための、命令シーケンスの例
を第5図に示す。図に於て、ステツプ41と45
がデータ転送用の命令で、第4図で説明したスイ
ツチングの指定やどれだけデータをシフトするか
などの指定を行う。ステツプ42と46は、PE
の演算部24に対する命令ストリームで、様々な
演算の指定がここで行われる。この時、ステツプ
41や45で出された命令に対するデータ転送動
作は、ステツプ42や46の演算動作と並行して
行われる。
次にステツプ43はデータ転送が完了したかど
うかを調べる命令で、前述の制御ユニツト内のデ
ータ転送状態フラグを調べる。すでに完了してい
れば、次のステツプ45の命令を実行し、これに
よつて、データ転送部25内のふたつのバツフア
33,34の切り換えを行つて、次の演算を行う
と同時に、結果の出力と次のオペランドの入力の
ためのデータ転送を並行して行う。
また、もしデータ転送が完了していなかつた
ら、データ転送状態フラグが切り換わるまで、演
算を停止して待つ。
以上、この発明の実施例について説明したが、
この発明はこれだけに限らず、以下のような実施
方法もある。
まず、ひとつの実施例としては、この発明の特
徴をそのまま使用し、データ転送用のクロツクと
演算用のクロツクの速度を変える事が考えられ
る。処理対象によつて1回のデータ処理に対する
演算とデータ転送の時間の比較がかなり異なるた
め、この方法が有効となる。
また、他の例としては、従来のこの種の装置で
困難だつたPE数を超える大規模データの処理が
ある。従来は、データ転送による時間の無駄を避
けるため、複数のデータをひとつのPE内のロー
カルメモリにいつたん入れてしまう方法がとられ
る事が多かつたが、このためには大容量のローカ
ルメモリが必要となる。しかし、この発明を実施
した場合、大規模データをPE数に合わせたブロ
ツクに分割し、このブロツク単位に演算とデータ
転送を並行して行いパイプライン的に処理するこ
とにより、大規模データも効率よく処理すること
ができる。
なお、これまでの実施例はいずれもPEを2次
元格子状に相互接続した例を示したが、3次元格
子状の場合も同様に拡張できる。
〔発明の効果〕
以上説明したように、この発明の並列データ処
理装置によれば、演算とデータ転送を十分に並列
動作させ、全体のスループツトを向上させる事が
できる。また、演算用命令とデータ転送用命令を
排他的に使用するため、演算とデータ転送を同一
命令で制御する場合に比べ、並行動作の制御方法
が簡単になると言う効果もある。
【図面の簡単な説明】
第1図はこの発明の実施例による全体構成図、
第2図は第1図に示したもののプロセツサアレイ
の内部構成図、第3図は基本処理要素PEの基本
構成図で、同図aは従来の型を、同図bはこの発
明を実施する時の型の一例を示す。第4図はこの
発明の実施例による基本処理要素PEの内部構成
図、第5図はこの発明の実施例による命令シーケ
ンスを示すフローチヤートである。 図中、1はプロセツサアレイ部、2と3は入出
力インターフエイスのバツフア、4は制御ユニツ
ト、5,6,7および8はデータ部、9,10お
よび11は制御信号線、21は演算機能とデータ
転送機能を持つ従来の基本処理要素PE、22は
データ線、23は制御信号線、24,25はこの
発明の実施例による基本処理要素PEの構成要素
で、それぞれ演算部とデータ転送部、26はデー
タ線、27,28は制御信号線を示し、それぞれ
データ転送用と演算用を示す。29と30は演算
部、24とデータ転送部25のデータ転送に使用
するデータ線、31と32はバツフア、33と3
4はデータ転送と演算を並行して行うためのダブ
ル・バツフア、35と36はスイツチング機構、
ステツプ41と45はデータ転送に関する命令、
ステツプ43,44はデータ転送状態フラグを検
査し、分岐する命令、ステツプ42と46は演算
部に対する命令シーケンスである。なお、図中同
一符号は同一又は相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. 1 演算機能を備えた演算部とデータ転送機能を
    備えたデータ転送部のふたつの部分から構成され
    る基本演算要素を2次元または3次元格子状に複
    数個接続した並列データ処理装置であつて、すべ
    ての上記基本演算要素に対し、共通の制御信号を
    与える制御ユニツトから、上記各演算部に対する
    演算用命令と上記各データ転送部に対するデータ
    転送用命令を排他的に独立に与え、さらにデータ
    転送に関する状態情報を上記制御ユニツトに保持
    しておくことにより、すべての上記基本演算要素
    の演算動作と入出力動作を同時に独立して行わせ
    ることを特徴とした並列データ処理装置。
JP59029485A 1984-02-21 1984-02-21 並列デ−タ処理装置 Granted JPS60175175A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59029485A JPS60175175A (ja) 1984-02-21 1984-02-21 並列デ−タ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59029485A JPS60175175A (ja) 1984-02-21 1984-02-21 並列デ−タ処理装置

Publications (2)

Publication Number Publication Date
JPS60175175A JPS60175175A (ja) 1985-09-09
JPH0126108B2 true JPH0126108B2 (ja) 1989-05-22

Family

ID=12277378

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59029485A Granted JPS60175175A (ja) 1984-02-21 1984-02-21 並列デ−タ処理装置

Country Status (1)

Country Link
JP (1) JPS60175175A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63192153A (ja) * 1987-02-05 1988-08-09 Agency Of Ind Science & Technol 並列デ−タ処理装置
JPH01187666A (ja) * 1988-01-22 1989-07-27 Agency Of Ind Science & Technol 超電導並列処理プロセッサ

Also Published As

Publication number Publication date
JPS60175175A (ja) 1985-09-09

Similar Documents

Publication Publication Date Title
EP0085520B1 (en) An array processor architecture utilizing modular elemental processors
JP4118963B2 (ja) マニホールドアレイプロセッサ
JPS62208158A (ja) マルチプロセツサシステム
US4745546A (en) Column shorted and full array shorted functional plane for use in a modular array processor and method for using same
EP0726532A2 (en) Array processor communication architecture with broadcast instuctions
US5960211A (en) Data formatting method and apparatus for a data processing array
TW202129518A (zh) 僅使用一單一側自多維陣列加載運算元及輸出結果
US4524428A (en) Modular input-programmable logic circuits for use in a modular array processor
US4543642A (en) Data Exchange Subsystem for use in a modular array processor
JPH0126108B2 (ja)
JPH04295953A (ja) 要素プロセッサの2次元アレイを内蔵する並列データ処理装置および要素プロセッサのサブアレイユニット
JPS6042516B2 (ja) デ−タ処理装置
US7263543B2 (en) Method for manipulating data in a group of processing elements to transpose the data using a memory stack
US8135940B2 (en) Method of rotating data in a plurality of processing elements
JPH0233175B2 (ja)
KR100520605B1 (ko) 멀티 세그먼티드 버스들을 사용하는 디지털 신호 처리장치 및 방법
JPH0282342A (ja) データ通信装置
JPS63128459A (ja) 画像デ−タバス
CN115964085A (zh) 运算单元和矩阵转置及运算融合执行方法
JPH0468459A (ja) ディジタル信号処理装置
JPS5899869A (ja) 並列処理方式
JPS63197217A (ja) デ−タ処理装置
JPH05324584A (ja) ハイパーキューブの割当方法
Pease A Proposed Design For A Real-Time Signal Processor
JPS60147836A (ja) 演算処理装置

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term