JPS60147836A - 演算処理装置 - Google Patents
演算処理装置Info
- Publication number
- JPS60147836A JPS60147836A JP59002696A JP269684A JPS60147836A JP S60147836 A JPS60147836 A JP S60147836A JP 59002696 A JP59002696 A JP 59002696A JP 269684 A JP269684 A JP 269684A JP S60147836 A JPS60147836 A JP S60147836A
- Authority
- JP
- Japan
- Prior art keywords
- arithmetic
- register
- registers
- data
- executed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、論理及び算術演算を含む演算処理を実行す
る演算処理装置に関する。
る演算処理装置に関する。
従来、この種の処理装置として第１図に示すものがあつ
九。図において１は算術、論理及びビット演算を行なう
演算部であり、２と６は演算処理されるべき命令のオペ
ランドやデータを一時記憶するレジスタ、４，５はレジ
スタ２へ転送するデータを一時記憶するレジスタである
。６はビット演算用のデータを転送するバス、７は論理
及び算術演算用のデータを転送するバス、８は外部デー
タを転送するバスでおる。９はレジスタ４及び５のいず
れかを選択するセレクタ、１１はバス８のデータとセレ
クタ１０のデータとのいずれかを選択するセレクタ、１
９はセレクタ９とレジスタ６との間を接続するレジスタ
である。
九。図において１は算術、論理及びビット演算を行なう
演算部であり、２と６は演算処理されるべき命令のオペ
ランドやデータを一時記憶するレジスタ、４，５はレジ
スタ２へ転送するデータを一時記憶するレジスタである
。６はビット演算用のデータを転送するバス、７は論理
及び算術演算用のデータを転送するバス、８は外部デー
タを転送するバスでおる。９はレジスタ４及び５のいず
れかを選択するセレクタ、１１はバス８のデータとセレ
クタ１０のデータとのいずれかを選択するセレクタ、１
９はセレクタ９とレジスタ６との間を接続するレジスタ
である。
次に動作として例えば（Ａ＋Ｂ）−Ｈのように一連の演
算を実行する場合を説明する。第１ステツプでバス８及
び１９を介してデータＢをレジスタ６にラッチし、デー
タＡをレジスタ２にラッチする。第２ステツプでレジス
タ２と６の内容を演算部１で加算を行い、その結果をレ
ジスタ４にラッチする。第８ステツプでレジスタ４の内
容をセレクタ１１及び１０を介してレジスタ２に送シ、
ラッチする。第４ステツプで処理部１はレジスタ２と６
の内容の論理積をと忰、最終的な結果を得φ。従って、
レジスタ２．６にデータＡ、Ｂが取ｐ込まれてから（Ａ
＋Ｂ ）−Ｂの処理を終了するまでには少なくとも８ス
テツプの処理が必、要である。
算を実行する場合を説明する。第１ステツプでバス８及
び１９を介してデータＢをレジスタ６にラッチし、デー
タＡをレジスタ２にラッチする。第２ステツプでレジス
タ２と６の内容を演算部１で加算を行い、その結果をレ
ジスタ４にラッチする。第８ステツプでレジスタ４の内
容をセレクタ１１及び１０を介してレジスタ２に送シ、
ラッチする。第４ステツプで処理部１はレジスタ２と６
の内容の論理積をと忰、最終的な結果を得φ。従って、
レジスタ２．６にデータＡ、Ｂが取ｐ込まれてから（Ａ
＋Ｂ ）−Ｂの処理を終了するまでには少なくとも８ス
テツプの処理が必、要である。
従来の演算処理装置は、以上のように１つの演算部によ
り論理、算術及びビット演算を行っており、またそれに
付随するレジスタも２つだけであるため、連続した演算
を行うには、レジスタ４゜５からレジスタ２に転送する
ステップが余分にがかり、最終的な演算結果を得るまで
の時間が長くなり、また論理、算術及びビット演算を並
列に処理できないなどの欠点があった。
り論理、算術及びビット演算を行っており、またそれに
付随するレジスタも２つだけであるため、連続した演算
を行うには、レジスタ４゜５からレジスタ２に転送する
ステップが余分にがかり、最終的な演算結果を得るまで
の時間が長くなり、また論理、算術及びビット演算を並
列に処理できないなどの欠点があった。
この発明は、上記のような従来のものの欠点を除去する
ためになされたもので、算術用、論理用。
ためになされたもので、算術用、論理用。
ビット処理用にそれぞれ演算部を備え、かつそれぞれ専
用のレジスタを設け、ある演算結果を同一ステップ内で
次の処理を実行することにより、一連の処理を高速化で
きる演算処理装置を提供することを目的とする。
用のレジスタを設け、ある演算結果を同一ステップ内で
次の処理を実行することにより、一連の処理を高速化で
きる演算処理装置を提供することを目的とする。
以下、この発明の一実施例を第２図で説明する。
演算処理装置は、ビット、論理及び算術処理を行なう演
算部１２．１３及び１４を有し、またこれらに対応して
レジスタ１５．１６及び１７を設ける。セレクタ１８は
演算部１６及び１４の演算績゛果を選択し、セレクタ９
に導く。
算部１２．１３及び１４を有し、またこれらに対応して
レジスタ１５．１６及び１７を設ける。セレクタ１８は
演算部１６及び１４の演算績゛果を選択し、セレクタ９
に導く。
次に（Ａ＋Ｂ）・Ｂの演算処理を行う場合の動作を説明
する。バス８を介してデータＡをレジスタ１７にセット
し、データＢをレジスタ２にラッチする。演算部１４に
よって、Ａ＋Ｂを実行し、その結果をレジスタ１６にラ
ッチする。更に同じステップで演算部１６によりレジス
タ２と１６の内容による論理積をとる。この場合、（Ａ
＋Ｂ）・Ａを実行す乞のに必要な命令数は１つである。
する。バス８を介してデータＡをレジスタ１７にセット
し、データＢをレジスタ２にラッチする。演算部１４に
よって、Ａ＋Ｂを実行し、その結果をレジスタ１６にラ
ッチする。更に同じステップで演算部１６によりレジス
タ２と１６の内容による論理積をとる。この場合、（Ａ
＋Ｂ）・Ａを実行す乞のに必要な命令数は１つである。
即ち、第２図のような構成をとることにより、ビット演
算、算術演算及び論理演算を並列的に実行することがで
き、一連の演算が高速に実行される。
算、算術演算及び論理演算を並列的に実行することがで
き、一連の演算が高速に実行される。
上記実施例では、ビット演算部、論理演算部及び算術演
算部をそれぞれ独立して設けたが、演算部を複数個用い
、かつそれに付随するレジスタな設けることにより、さ
らに複雑な演算の組み合せを処理してもよい。
算部をそれぞれ独立して設けたが、演算部を複数個用い
、かつそれに付随するレジスタな設けることにより、さ
らに複雑な演算の組み合せを処理してもよい。
以上のように、この発明によれば、複数の演算部及びこ
れに対応する複数のレジスタを設け、それぞれが個有の
演算を実行することによって、連続的麦演算も従来に比
べ少なくとも２倍の処理スピードが得られる効果がある
。
れに対応する複数のレジスタを設け、それぞれが個有の
演算を実行することによって、連続的麦演算も従来に比
べ少なくとも２倍の処理スピードが得られる効果がある
。
第１図は従来の演算処理装置のブロック図、第２図はと
の発明の一実施例による演算処理装置のブロック図であ
る。 １．１２．１３．１４・・・演算部、２．３．４゜５
、１．５ 、１６ 、１７・・・レジスタ、９．１０．
１１゜１８・・・セレクタ。なお、図中、同一符号は同
一部分を示す。 第 １ 図
の発明の一実施例による演算処理装置のブロック図であ
る。 １．１２．１３．１４・・・演算部、２．３．４゜５
、１．５ 、１６ 、１７・・・レジスタ、９．１０．
１１゜１８・・・セレクタ。なお、図中、同一符号は同
一部分を示す。 第 １ 図
Claims (1)
- 論理、算術及びビット処理を含む演算を実行する演算処
理装置において、上記各処理な個有に実行する複数の演
算部と、上記各演算部に入力するデータをそれぞれ一時
記憶す゛る複数のレジスタと、上記各演算部の出力を上
記各レジスタに選択的に供給する複数のセレクタとを備
えたことを特徴とする演算処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59002696A JPS60147836A (ja) | 1984-01-12 | 1984-01-12 | 演算処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59002696A JPS60147836A (ja) | 1984-01-12 | 1984-01-12 | 演算処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60147836A true JPS60147836A (ja) | 1985-08-03 |
Family
ID=11536437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59002696A Pending JPS60147836A (ja) | 1984-01-12 | 1984-01-12 | 演算処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60147836A (ja) |
-
1984
- 1984-01-12 JP JP59002696A patent/JPS60147836A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7350054B2 (en) | Processor having array of processing elements whose individual operations and mutual connections are variable | |
| JPS6330647B2 (ja) | ||
| GB1537504A (en) | Network computer system | |
| JPH07253954A (ja) | 並列コンピュータ | |
| JPS61160176A (ja) | ベクトル処理装置 | |
| JPS60147836A (ja) | 演算処理装置 | |
| US7779229B2 (en) | Method and arrangement for bringing together data on parallel data paths | |
| JPS59114665A (ja) | 並列計算機システム | |
| JPS607531A (ja) | 論理シミユレ−シヨン装置 | |
| JPH03149656A (ja) | 演算回路 | |
| JPS59123048A (ja) | ソ−ト処理装置 | |
| JPH04364525A (ja) | 並列演算装置 | |
| JPH0658671B2 (ja) | ベクトル処理装置 | |
| JPH0126108B2 (ja) | ||
| JPH02219174A (ja) | 中央処理装置 | |
| JPS62168260A (ja) | ワンチツプマイクロコンピユ−タ | |
| JPS6220025A (ja) | パイプライン方式 | |
| JPH0266625A (ja) | データ処理装置 | |
| JPH06282563A (ja) | 高速フーリエ変換演算装置 | |
| JPS6367625A (ja) | デ−タ処理装置 | |
| JPH03189868A (ja) | データ処理プロセツサ | |
| JPS62221725A (ja) | デイジタル信号処理プロセツサ | |
| JPS63197217A (ja) | デ−タ処理装置 | |
| JPH01284920A (ja) | データ処理装置用実行ユニット | |
| JPS6210733A (ja) | 加算制御方式 |