JPS59123048A - ソ−ト処理装置 - Google Patents
ソ−ト処理装置Info
- Publication number
- JPS59123048A JPS59123048A JP23342782A JP23342782A JPS59123048A JP S59123048 A JPS59123048 A JP S59123048A JP 23342782 A JP23342782 A JP 23342782A JP 23342782 A JP23342782 A JP 23342782A JP S59123048 A JPS59123048 A JP S59123048A
- Authority
- JP
- Japan
- Prior art keywords
- data
- sorting
- keys
- sort
- main body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/22—Arrangements for sorting or merging computer data on continuous record carriers, e.g. tape, drum, disc
- G06F7/24—Sorting, i.e. extracting data from one or more carriers, rearranging the data in numerical or other ordered sequence, and rerecording the sorted data on the original carrier or on a different carrier or set of carriers sorting methods in general
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の波曲分野〕
本発明は大量データを効率良くソート処理することので
きる実用性の烏いソート処理装置に関する。
きる実用性の烏いソート処理装置に関する。
事務処理における非常に重要な基本作業の１つに所定の
規則に従うデータの並べ換え、つまシソート処理がある
。このソート処理を、データベースとして取扱われる大
量データについて、従来の所謂ノイマン型の計算機を用
いて行わんとすると、非常に膨大な処理時間を必要とし
、従来よシソート処理を専用に実行するソート処理装置
の開発が強く望まれている。
規則に従うデータの並べ換え、つまシソート処理がある
。このソート処理を、データベースとして取扱われる大
量データについて、従来の所謂ノイマン型の計算機を用
いて行わんとすると、非常に膨大な処理時間を必要とし
、従来よシソート処理を専用に実行するソート処理装置
の開発が強く望まれている。
しかして従来、内部メモリを備えた複数のプロセッサを
縦続に接続し、各段のプロセッサ毎に、与えられたデー
タを所定の単位で順次ソーいる。
縦続に接続し、各段のプロセッサ毎に、与えられたデー
タを所定の単位で順次ソーいる。
ところがソート処理は、単純に１つのキーに従って昇順
或いは降順にソートするものばかシではなく、同時に複
数のキーを用いてソートしたい場合もある。例えば１次
キーと２次キーとを用い、データを一次キーにて昇−に
ソートし、且つ上記データを更に２次キーにて降順にソ
ートしたいことがおる。このような場合、上述したソー
ト処理装置では、先ず１次キーを用いてデータを昇順に
ソートしたのち、その結果を２次キーを用いて降順にソ
ートすることが行われている。これは１次キーと２次キ
ーに対するソート方向が異なる為であり、従ってソート
処理効率が悪かった。
或いは降順にソートするものばかシではなく、同時に複
数のキーを用いてソートしたい場合もある。例えば１次
キーと２次キーとを用い、データを一次キーにて昇−に
ソートし、且つ上記データを更に２次キーにて降順にソ
ートしたいことがおる。このような場合、上述したソー
ト処理装置では、先ず１次キーを用いてデータを昇順に
ソートしたのち、その結果を２次キーを用いて降順にソ
ートすることが行われている。これは１次キーと２次キ
ーに対するソート方向が異なる為であり、従ってソート
処理効率が悪かった。
本発明はこのような事情を考慮してなされたもので、そ
の目的とするところは、大量データを複数キーに従って
効率良くソート処理することのできるハードウェアの簡
易な実用性の高いソート処理装置を提供することにある
。
の目的とするところは、大量データを複数キーに従って
効率良くソート処理することのできるハードウェアの簡
易な実用性の高いソート処理装置を提供することにある
。
本発明は内部メモリを備えた複数のプロセッサを縦続に
接続して構成されたソート処理装置本体の入力部および
出力部にインバータをそれぞれ設け、連結された複数の
キーのソート方向が異なるとき、上記入力部のインバー
タにて方向の異なるキーの値を反転して上記各キーのソ
ート方向を揃え、これに対して前記装置本体にてソート
処理を実行したのち前記出力部のインバータにて先に値
を反転したキーの値を再び反転して出力するようにした
ものである。
接続して構成されたソート処理装置本体の入力部および
出力部にインバータをそれぞれ設け、連結された複数の
キーのソート方向が異なるとき、上記入力部のインバー
タにて方向の異なるキーの値を反転して上記各キーのソ
ート方向を揃え、これに対して前記装置本体にてソート
処理を実行したのち前記出力部のインバータにて先に値
を反転したキーの値を再び反転して出力するようにした
ものである。
かくして本発明によれば、ソート処理装置本体の入力部
および出力部にそれぞれインバータを設けると云う簡易
な−・−ドウエアによって、ソート方向を異にする複数
キーに従うデータのソート処理を、１回のソート処理実
行によシ効率良く行うことが可能となる。しかも、連結
された複数キーを扱うにも拘らず、各キーのノート方向
が揃えられているので、ソート処理演算、つまシキーの
比較処理を簡易に且つ効率良く、しかも高速に実行する
ことが可能となシ、実用上絶大なる効果が奏せられる。
および出力部にそれぞれインバータを設けると云う簡易
な−・−ドウエアによって、ソート方向を異にする複数
キーに従うデータのソート処理を、１回のソート処理実
行によシ効率良く行うことが可能となる。しかも、連結
された複数キーを扱うにも拘らず、各キーのノート方向
が揃えられているので、ソート処理演算、つまシキーの
比較処理を簡易に且つ効率良く、しかも高速に実行する
ことが可能となシ、実用上絶大なる効果が奏せられる。
以下、図面を参照して本発明の一実施例につき説明する
。
。
第１図は実施例装置の概略構成図である。装置本体１は
、第１および第２のメモリ２ｉ、３＋を備えたプロセッ
サ４１を複数個（ｉ＝１．２．〜．ｎ）を縦続に接続し
て構成される。各段のプロセッサ４ｉは、第１および第
２のメモリ２ｉ 、 ３ｋに入力順序に従って交互に格
納されたデータ（キー）を相互に比較し、所定のソート
方向に例えば昇順に上記データ（キー）を並べ換えて出
力するものである。そして、次段のプロセッサ４９ｊ
では、前段のプロセッサ４１で並べ換えられたデータ
（キー）をそれぞれ一単位として入力し、複数単位間で
各データ（キー）の並べ換え（ソート処理）を実行する
。ソート処理装置本体１は、このような機能を呈する！
ロセッサ４１を縦続に用いてノｊイグライン動作させて
、与えられたデータを所定の方向にソート処理を実行す
る。
、第１および第２のメモリ２ｉ、３＋を備えたプロセッ
サ４１を複数個（ｉ＝１．２．〜．ｎ）を縦続に接続し
て構成される。各段のプロセッサ４ｉは、第１および第
２のメモリ２ｉ 、 ３ｋに入力順序に従って交互に格
納されたデータ（キー）を相互に比較し、所定のソート
方向に例えば昇順に上記データ（キー）を並べ換えて出
力するものである。そして、次段のプロセッサ４９ｊ
では、前段のプロセッサ４１で並べ換えられたデータ
（キー）をそれぞれ一単位として入力し、複数単位間で
各データ（キー）の並べ換え（ソート処理）を実行する
。ソート処理装置本体１は、このような機能を呈する！
ロセッサ４１を縦続に用いてノｊイグライン動作させて
、与えられたデータを所定の方向にソート処理を実行す
る。
しかして本装置は、上記の如く構成されるソート処理装
置本体１の入力部および出力部にインバータ５，６をそ
れぞれ設けて構成される。
置本体１の入力部および出力部にインバータ５，６をそ
れぞれ設けて構成される。
このインバータ５ （６）は、データ（キー）の値が例
えば０．１．２〜９ からなる数値で与えるとき、第２
図に示すようにその補数を求めて反転値を得るものであ
る。そして、入力部に設けられたインバータｆは、デー
タが複数の連結されたキーで与えられ、そのキーの１つ
が昇順ソートを示し、別のキーが降順ソートを示してそ
のソート方向が異なるとき、例えば複数のキーの全ての
ソート方向が昇順となるようにキーの値をインバート処
理して各キーのソート方向を揃える。
えば０．１．２〜９ からなる数値で与えるとき、第２
図に示すようにその補数を求めて反転値を得るものであ
る。そして、入力部に設けられたインバータｆは、デー
タが複数の連結されたキーで与えられ、そのキーの１つ
が昇順ソートを示し、別のキーが降順ソートを示してそ
のソート方向が異なるとき、例えば複数のキーの全ての
ソート方向が昇順となるようにキーの値をインバート処
理して各キーのソート方向を揃える。
このようにしてソート方向が揃えられたキーに対して、
ソート処理装置本体１はソート処理を実行することにな
る。そして、出力部に設けられたインバータ６は、ソー
ト処理された結果に対してそのキー値が前記インノ４−
夕５によって反転されたものであるとき、そのキーの値
を再び反転して、元のキー値を復元する。これによって
昇順および降順が混在した複数キーに対するソート処理
が完了する。
ソート処理装置本体１はソート処理を実行することにな
る。そして、出力部に設けられたインバータ６は、ソー
ト処理された結果に対してそのキー値が前記インノ４−
夕５によって反転されたものであるとき、そのキーの値
を再び反転して、元のキー値を復元する。これによって
昇順および降順が混在した複数キーに対するソート処理
が完了する。
第３図はその作用を説明する為の図で、ここでは、２つ
のキー値によってデータが示されるものとする。該デー
タは第１フイールドデータＸと第２フイールドデータｙ
とからなり 、（ｘ、ｙ）で示される。そして各フィー
ルドデータはそれぞれ０．１．２．〜．９からなる値を
とるものとする。そこで今、８個のデータが（ｆ３，１
）。
のキー値によってデータが示されるものとする。該デー
タは第１フイールドデータＸと第２フイールドデータｙ
とからなり 、（ｘ、ｙ）で示される。そして各フィー
ルドデータはそれぞれ０．１．２．〜．９からなる値を
とるものとする。そこで今、８個のデータが（ｆ３，１
）。
（６，２）、（４，３）、（３，２）、（１，４）、（
３，３）（７，２）、（６，１）Ｊなる順序で与えられ
るものとする。そして第１フイールドで示される１次キ
ーを昇順処理し、更に第２フイールドで示される２次キ
ーを降順処理するものとする。
３，３）（７，２）、（６，１）Ｊなる順序で与えられ
るものとする。そして第１フイールドで示される１次キ
ーを昇順処理し、更に第２フイールドで示される２次キ
ーを降順処理するものとする。
このとき、プロセッサ４１が昇順でソート処理を実行す
るべくその動作が制御され本場合、ソート方向を異にす
る第２フイールドのデータｙの値を全て反脆処理する。
るべくその動作が制御され本場合、ソート方向を異にす
る第２フイールドのデータｙの値を全て反脆処理する。
この反転処理は前述したように補数を求めることによっ
て行われ、例えば０→９，１→８．〜，９→０ なる変
換を施すことにより実行される。これによって、前記入
力データ系列は（（３，８）、（６，７）。
て行われ、例えば０→９，１→８．〜，９→０ なる変
換を施すことにより実行される。これによって、前記入
力データ系列は（（３，８）、（６，７）。
（４，６）、（３，７）、（１，５）、（３，６）、（
７，７）（６，８）） となる。
７，７）（６，８）） となる。
しかして、１段目のプロセッサ４１は、上記データを２
個ずつ比較する。即ちメモリ２１．３゜には先ず（３，
８）、（６，７） なるデータが格納され、プロセッ
サ４１はその２つのキー値を連結した値を比較して（（
３，８）、（６，７）） なるソート結果を得る。次
にメモリ２１．３１には（４，６）（３，７）なるデー
タを格納され、プロセッサ４１は（（３，７）、（４，
６））なるソート処理結果を得る。１段目のプロセッサ
４１は、入力されるデータについてこれを順次繰返して
実行し、最終的には（（３，８）、（６，７））、（（
３，７）、（４，６）Ｊ（（１，５）、 （３，６））
、（（６，８）、 （７，７））なるデータ系列を得る
。次に第２段目のプロセッサではメモリ２２．３２に２
単位のデータを（（３，８）、（６，７））、（（３，
７）、（４，６））をそれぞれ入力する。そして、各単
位の先頭データよＩ）順に２つのキー値を連結して比較
する。
個ずつ比較する。即ちメモリ２１．３゜には先ず（３，
８）、（６，７） なるデータが格納され、プロセッ
サ４１はその２つのキー値を連結した値を比較して（（
３，８）、（６，７）） なるソート結果を得る。次
にメモリ２１．３１には（４，６）（３，７）なるデー
タを格納され、プロセッサ４１は（（３，７）、（４，
６））なるソート処理結果を得る。１段目のプロセッサ
４１は、入力されるデータについてこれを順次繰返して
実行し、最終的には（（３，８）、（６，７））、（（
３，７）、（４，６）Ｊ（（１，５）、 （３，６））
、（（６，８）、 （７，７））なるデータ系列を得る
。次に第２段目のプロセッサではメモリ２２．３２に２
単位のデータを（（３，８）、（６，７））、（（３，
７）、（４，６））をそれぞれ入力する。そして、各単
位の先頭データよＩ）順に２つのキー値を連結して比較
する。
まず（３，８）、（３，７）を比較してデータ（３，７
）を出力する。次に残されたデータ（３，８）と、他方
の単位の次のデータ（４，６）とを比較して、上記デー
タ（３，８）を出力する。しかるのち、残されたデータ
（４，６）と、次のデータ（６，７）とを比較して、（
４，６）、（６，７）の順序で出力する。この結果プロ
セッサ４２は（（３，７）。
）を出力する。次に残されたデータ（３，８）と、他方
の単位の次のデータ（４，６）とを比較して、上記デー
タ（３，８）を出力する。しかるのち、残されたデータ
（４，６）と、次のデータ（６，７）とを比較して、（
４，６）、（６，７）の順序で出力する。この結果プロ
セッサ４２は（（３，７）。
（３，８）、（４，６）、（６Ｌ７）） なるソート
結果を得ることになる。同様にしてプロセッサ４２は（
（１，５）、 （３，６）） 、 （（６，８）、 （
７，７））なる２つのデータ単位についてもソート処理
を行い、この場合には（（１，５）、 （３，６）、（
６，８）。
結果を得ることになる。同様にしてプロセッサ４２は（
（１，５）、 （３，６）） 、 （（６，８）、 （
７，７））なる２つのデータ単位についてもソート処理
を行い、この場合には（（１，５）、 （３，６）、（
６，８）。
（７，７））なる結果を得る。
そして、第３段目のグロセ、す４３にあっては、これら
の２組のデータ（（３，７）、（３，８）。
の２組のデータ（（３，７）、（３，８）。
（４，６）、（６，７））、（（１，５）、（３，６）
。
。
（６，ａ）、（７，７））を入力し、まず（３，７）。
（１，５）からの比較を行い、（１，５）のデータを出
力する。次に残されたデータ（３，７）と他方の組の次
のデータ（３，６）とを比較して、データ（３，６）を
出力する。次に同様にして残されたデータ（３，７）と
他方の組の次のデータ（６，８）とを比較する。以下同
様にして、紐間のデータを次々と比較してソート処理を
実行し、これによって（（１，５）、（３，６）、（３
，７）。
力する。次に残されたデータ（３，７）と他方の組の次
のデータ（３，６）とを比較して、データ（３，６）を
出力する。次に同様にして残されたデータ（３，７）と
他方の組の次のデータ（６，８）とを比較する。以下同
様にして、紐間のデータを次々と比較してソート処理を
実行し、これによって（（１，５）、（３，６）、（３
，７）。
（３，８）、（４，６）、（６，７）、（６，８）、（
７，７））なるソート結果を得る。この例では入力デー
タ数が８個であるから、３段のプロセッサ４１゜４２、
．４’５にてソート処理を完了するが、入力データ数が
多い場合には、更に次段のプロセッサ４１番用いて同様
なソート処理が行われる・尚、ｎ段のプロセッサ４１を
用いて２ｎ個のデータをソート処理可能なことは云うま
でもない。
７，７））なるソート結果を得る。この例では入力デー
タ数が８個であるから、３段のプロセッサ４１゜４２、
．４’５にてソート処理を完了するが、入力データ数が
多い場合には、更に次段のプロセッサ４１番用いて同様
なソート処理が行われる・尚、ｎ段のプロセッサ４１を
用いて２ｎ個のデータをソート処理可能なことは云うま
でもない。
かくしてここに、入力データ系列のソート処理結果を得
る訳であるが、前述したように各データの第２フイール
ドのデータは反転処理されたものとなっておシ、またこ
れについては昇順ソートされている。そこで、反転され
たデータにつき、再びインバータ６を用いて反転し、元
の値に復元する。従ってインノ々−夕６の出力として（
（１，４）、（３，３）、（３，２）、（３，１）。
る訳であるが、前述したように各データの第２フイール
ドのデータは反転処理されたものとなっておシ、またこ
れについては昇順ソートされている。そこで、反転され
たデータにつき、再びインバータ６を用いて反転し、元
の値に復元する。従ってインノ々−夕６の出力として（
（１，４）、（３，３）、（３，２）、（３，１）。
（４，３）、（６，２）、（６，１）、（７，２））を
得ることになる。そして、第２フイールドデータは、反
転処理されて昇順ソートされてお夛、元のデータについ
てみれば降順ソートされていることになる。換言すれば
、前述した反転によって、降順ソートが見掛上、昇順ソ
ートされていたものと云える。かくしてここに、入力デ
ータ系列を、第１フイールドデータについては昇順、シ
かも第２フイールドデータについては降順に、ソート方
向が混在するにも拘らず、これを効果的に一方向のソー
ト処理のみによって高速に実行することが可能となる。
得ることになる。そして、第２フイールドデータは、反
転処理されて昇順ソートされてお夛、元のデータについ
てみれば降順ソートされていることになる。換言すれば
、前述した反転によって、降順ソートが見掛上、昇順ソ
ートされていたものと云える。かくしてここに、入力デ
ータ系列を、第１フイールドデータについては昇順、シ
かも第２フイールドデータについては降順に、ソート方
向が混在するにも拘らず、これを効果的に一方向のソー
ト処理のみによって高速に実行することが可能となる。
以上説明したように本装置によれば、ソート方向が異な
る複数キーを連結して表わされるデータを、つまシ昇順
と降順とが混在したデータを簡単な比較処理によって極
めて効率良く高速にソート処理することが可能となる。
る複数キーを連結して表わされるデータを、つまシ昇順
と降順とが混在したデータを簡単な比較処理によって極
めて効率良く高速にソート処理することが可能となる。
しかも装置本体の入力部および出力部にそれぞれ設けら
れるインバータ５，６の構成も簡単でアシ、インバート
処理に要する時間はソート処理時間に比較して殆んど無
視することができる。従って簡単にして効率良くソート
処理が行え、実用上絶大なる効果が奏せられる。
れるインバータ５，６の構成も簡単でアシ、インバート
処理に要する時間はソート処理時間に比較して殆んど無
視することができる。従って簡単にして効率良くソート
処理が行え、実用上絶大なる効果が奏せられる。
尚、本発明は上記実施例に限定されるものではない。例
えばグロセ、すの構成段数は入力デ−１’１５［に応じ
て定め九ばよいものである。また実施例では、降順ソー
トを反転して昇順ソートを行わしめたが、昇順ソートを
反転して降順ソートを行うようにしてもよい。要するに
ソート方向を揃えればよい。またキーの値の反転処理を
９の補数を求めて行ったが、通常はビット反転を行うこ
とによってその目的が達成され、その他の反転処理法を
採用することもできる。またソート処理装置本体は、マ
ージソート法に限らず、比較操作を伴う他のアルゴリズ
ムを用いた装置でめってもよい。要するに本発明はその
要旨を逸脱しない範囲で種々変形して実施することがで
きる。
えばグロセ、すの構成段数は入力デ−１’１５［に応じ
て定め九ばよいものである。また実施例では、降順ソー
トを反転して昇順ソートを行わしめたが、昇順ソートを
反転して降順ソートを行うようにしてもよい。要するに
ソート方向を揃えればよい。またキーの値の反転処理を
９の補数を求めて行ったが、通常はビット反転を行うこ
とによってその目的が達成され、その他の反転処理法を
採用することもできる。またソート処理装置本体は、マ
ージソート法に限らず、比較操作を伴う他のアルゴリズ
ムを用いた装置でめってもよい。要するに本発明はその
要旨を逸脱しない範囲で種々変形して実施することがで
きる。
第１図は本廃明の一実施例装置の概略構成図、＠２図は
実施例装置におけるインバータの概念を示す図、第３図
は実施例装置の作用を示す図である。 １・・・ソート処理装置本体、’ ｘ ＊ Ｊ １・・
・メモリ、４ｉ・・・プロセ、す、５．６・・・インバ
ータ。
実施例装置におけるインバータの概念を示す図、第３図
は実施例装置の作用を示す図である。 １・・・ソート処理装置本体、’ ｘ ＊ Ｊ １・・
・メモリ、４ｉ・・・プロセ、す、５．６・・・インバ
ータ。
Claims (1)
- ソート処理装置本体と、このソート処理装置本体の入力
部および出力部にそれぞれ設けられたインバータとを備
え、入力部のインバータは連結された複数キーのソート
方向が異なるとき、その方向の異なるキーの値を反転し
て上記複数キーの各ソート方向を揃え、出力部のインバ
ータは反転されたキーの値を再び反転してなることを特
徴とするソート処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23342782A JPS59123048A (ja) | 1982-12-28 | 1982-12-28 | ソ−ト処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23342782A JPS59123048A (ja) | 1982-12-28 | 1982-12-28 | ソ−ト処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59123048A true JPS59123048A (ja) | 1984-07-16 |
Family
ID=16954875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23342782A Pending JPS59123048A (ja) | 1982-12-28 | 1982-12-28 | ソ−ト処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59123048A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6278627A (ja) * | 1985-10-01 | 1987-04-10 | Nippon Telegr & Teleph Corp <Ntt> | ソ−ト処理装置 |
| JPS62159681A (ja) * | 1986-01-07 | 1987-07-15 | ダイコク電機株式会社 | パチンコホ−ル用集中管理装置 |
| EP0803800A2 (en) * | 1996-04-26 | 1997-10-29 | Mitsubishi Denki Kabushiki Kaisha | A sort processor and a sort processing device |
-
1982
- 1982-12-28 JP JP23342782A patent/JPS59123048A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6278627A (ja) * | 1985-10-01 | 1987-04-10 | Nippon Telegr & Teleph Corp <Ntt> | ソ−ト処理装置 |
| JPS62159681A (ja) * | 1986-01-07 | 1987-07-15 | ダイコク電機株式会社 | パチンコホ−ル用集中管理装置 |
| EP0803800A2 (en) * | 1996-04-26 | 1997-10-29 | Mitsubishi Denki Kabushiki Kaisha | A sort processor and a sort processing device |
| EP0803800A3 (en) * | 1996-04-26 | 1997-12-03 | Mitsubishi Denki Kabushiki Kaisha | A sort processor and a sort processing device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Chu | On the models for designing VLSI asynchronous digital systems | |
| Wolk | A note on" The comparability graph of a tree" | |
| US4567572A (en) | Fast parallel sorting processor | |
| US5189629A (en) | Method of logic gate reduction in a logic gate array | |
| US3740538A (en) | Digital sorter and ranker | |
| Akers | A truth table method for the synthesis of combinational logic | |
| JP2752634B2 (ja) | ソート処理装置 | |
| JPS59123048A (ja) | ソ−ト処理装置 | |
| JPS6142031A (ja) | ソ−ト処理装置 | |
| Vavasis | Gaussian elimination with pivoting is P-complete | |
| Jover et al. | Design framework for systolic-type arrays | |
| US5192882A (en) | Synchronization circuit for parallel processing | |
| JPS6010910A (ja) | ラツチ回路アレイ | |
| Miller et al. | Two-place decomposition and the synthesis of many-valued switching circuits | |
| Yoeli | Specification and verification of asynchronous circuits using marked graphs | |
| Aborhey | Binary decision tree test functions | |
| Adamski et al. | Using sequents for description of concurrent digital systems behavior | |
| US3023958A (en) | Information handling apparatus | |
| JPS62237523A (ja) | ソ−テイング回路 | |
| JPS58129650A (ja) | デ−タ処理装置 | |
| Zakrevskij et al. | Sequent automaton-a model for logical control | |
| Borriello | Trip report for the international workshop on logic synthesis | |
| JP2806459B2 (ja) | フリップフロップが評価可能な論理シミュレーション装置 | |
| JPS62160529A (ja) | デ−タ処理装置 | |
| JPS62166424A (ja) | ワレスのトリ−回路 |