JPS62237523A - ソ−テイング回路 - Google Patents
ソ−テイング回路Info
- Publication number
- JPS62237523A JPS62237523A JP8019686A JP8019686A JPS62237523A JP S62237523 A JPS62237523 A JP S62237523A JP 8019686 A JP8019686 A JP 8019686A JP 8019686 A JP8019686 A JP 8019686A JP S62237523 A JPS62237523 A JP S62237523A
- Authority
- JP
- Japan
- Prior art keywords
- data
- sorting
- units
- unit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 10
- 230000001174 ascending effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000008676 import Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、多数の数値データをその大きさの順番に選
んで整列させる、いわゆるソーティング回路に関する。
んで整列させる、いわゆるソーティング回路に関する。
従来のこの種のソーティング回路として、例えば第３図
の如きバブルソート法をパイプライン化したソーティン
グ回路（ソータ）が知られている。
の如きバブルソート法をパイプライン化したソーティン
グ回路（ソータ）が知られている。
こ＼に、１は新しいデータのラッチ回路またはデータ発
生源、２ （２ａ〜２ｎ）はソーティングユニットであ
る。
生源、２ （２ａ〜２ｎ）はソーティングユニットであ
る。
ソーティングユニット２ （２ａ〜２ｎ）は、例えば第
３Ａ図に示されるように上位ユニットからのデータＸを
ラッチするランチ回路２１ａ、前回の結果をラッチする
ラッチ回路２１ｂ、下位ユニットに送るべきデータを選
択するデータセレクタ２２およびラッチ回路２１ａと２
１ｂの内容を比較するコンパレータ２３から構成される
。
３Ａ図に示されるように上位ユニットからのデータＸを
ラッチするランチ回路２１ａ、前回の結果をラッチする
ラッチ回路２１ｂ、下位ユニットに送るべきデータを選
択するデータセレクタ２２およびラッチ回路２１ａと２
１ｂの内容を比較するコンパレータ２３から構成される
。
いま、ラッチ回路２１ｂに前回の結果としての過去のデ
ータＵが格納されているものとすると、コンパレータ２
３ではこのデータＵと上位ユニットからのデータ（最上
位のものはデータ発生源１からのデータ）Ｘとを比較し
、 ｕ＜Ｘ ・・・・・・
（１）ならば、データセレクタ２２の出力ｙとしてＵを
選択し、ラッチ回路２１ｂの内容Ｕを上位からのデータ
Ｘに更新する。一方、 Ｕ≧Ｘ ・・・・・・
（２）ならば、データセレクタ２２の出力ｙとしては上
位からのデータＸをそのま〜次段へ送り、ラッチ回路２
１ｂの内容は前回のデータのま＼とする。
ータＵが格納されているものとすると、コンパレータ２
３ではこのデータＵと上位ユニットからのデータ（最上
位のものはデータ発生源１からのデータ）Ｘとを比較し
、 ｕ＜Ｘ ・・・・・・
（１）ならば、データセレクタ２２の出力ｙとしてＵを
選択し、ラッチ回路２１ｂの内容Ｕを上位からのデータ
Ｘに更新する。一方、 Ｕ≧Ｘ ・・・・・・
（２）ならば、データセレクタ２２の出力ｙとしては上
位からのデータＸをそのま〜次段へ送り、ラッチ回路２
１ｂの内容は前回のデータのま＼とする。
なお、以上の機能をブロック図的に示すと、第３Ｂ図の
如くなる。
如くなる。
したがって、例えばソーティングユニットが４つ設けら
れていて、こ−に上位から順に“５″。
れていて、こ−に上位から順に“５″。
“３”、“２”、“１”なるデータが格納されていると
きに、データ発生源から“４”が送られて来た場合を考
えると、最上位のソーティングユニットでは上記（２）
式の関係が成立し、それ以外のユニットでは（１）式の
関係が成立するので、最上位ユニットではデータ“５”
がそのま＼残される一方、次位ユニットには最上位ユニ
ットを経た“４”なるデータが、さらに以下の２つのユ
ニットにはそれぞれ“３″、“２”なるデータが格納さ
れ、その結果“５′、“４″、“３”、”２”、なるデ
ータが得られることになる。
きに、データ発生源から“４”が送られて来た場合を考
えると、最上位のソーティングユニットでは上記（２）
式の関係が成立し、それ以外のユニットでは（１）式の
関係が成立するので、最上位ユニットではデータ“５”
がそのま＼残される一方、次位ユニットには最上位ユニ
ットを経た“４”なるデータが、さらに以下の２つのユ
ニットにはそれぞれ“３″、“２”なるデータが格納さ
れ、その結果“５′、“４″、“３”、”２”、なるデ
ータが得られることになる。
しかしながら、上記の如きパイプラインバブルソータに
おいては、所要データ数が多くなると回路構成が非常に
ぼう大なものになるばかりでなく、各段毎の操作が順次
時系列的に行なわれることから、新しく１つのデータを
挿入するためにデータのｎ回の比較、転送が必要になり
高速な動作ができないと云う問題がある。
おいては、所要データ数が多くなると回路構成が非常に
ぼう大なものになるばかりでなく、各段毎の操作が順次
時系列的に行なわれることから、新しく１つのデータを
挿入するためにデータのｎ回の比較、転送が必要になり
高速な動作ができないと云う問題がある。
したがって、この発明は比較的簡単な回路でしかも高速
な動作が可能なソーティング回路を提供することを目的
とする。
な動作が可能なソーティング回路を提供することを目的
とする。
ソーティングユニットのそれぞれに、
前回のソーティング結果を保持するラッチ手段と、
ランダムに発生する新しいデータを導入し、これを既に
保持されている前回のデータと比較してこのラッチ手段
にてラッチすべきデータを指示する比較手段と、 この比較結果にもとづいて新しいデータと前回のデータ
のいずれか一方を選択して出力する選択手段と、 を設ける。
保持されている前回のデータと比較してこのラッチ手段
にてラッチすべきデータを指示する比較手段と、 この比較結果にもとづいて新しいデータと前回のデータ
のいずれか一方を選択して出力する選択手段と、 を設ける。
新しいデータを各ユニットに並列に導入することにより
、この新しいデータと自己のデータとの比較結果から、 ■新しいデータを次段に送り、自己のデータは保持する
か ■自己のデータを次段に送り、前段のデータを取り込む
か を各ユニット毎に同時に判断ができるようにし、その結
果にもとづいて必要なデータを一度に転送することによ
り、回路の簡略化を図りつ一高速な動作を可能にする。
、この新しいデータと自己のデータとの比較結果から、 ■新しいデータを次段に送り、自己のデータは保持する
か ■自己のデータを次段に送り、前段のデータを取り込む
か を各ユニット毎に同時に判断ができるようにし、その結
果にもとづいて必要なデータを一度に転送することによ
り、回路の簡略化を図りつ一高速な動作を可能にする。
第１図はこの発明の実施例を示す構成図である。
同図からも明らかなように、この実施例は各ソーティン
グユニット２にデータ発生源１からのデータを導入する
ための導入線３を設けた点が特徴である。また、各ユニ
ットは第１Ａ図の如くラッチ回路２１、データセレクタ
２２およびコンパレータ２３から構成され、第３図と比
べてラッチ回路が１つになっていることも特徴である。
グユニット２にデータ発生源１からのデータを導入する
ための導入線３を設けた点が特徴である。また、各ユニ
ットは第１Ａ図の如くラッチ回路２１、データセレクタ
２２およびコンパレータ２３から構成され、第３図と比
べてラッチ回路が１つになっていることも特徴である。
すなわち、ラッチ回路２１にはソーティング結果を格納
し、コンパレータ２３は新しいデータとラッチ回路２１
からの前回のデータとを比較し、データセレクタ２２は
ラッチ回路２１からのデータと導入線３からの新しいデ
ータとのいずれか１つを選択して出力する。なお、この
ソーティングユニットの機能を第３Ｂ図と対応させて示
すと、第１Ｂ図の如くなるが、これが第３Ｂ図に示すも
のと異なる点は、 Ｕ≧Ｖ
・・・・・・（３）のとき出力ｙとして新しいデー
タＶを出力する点である。
し、コンパレータ２３は新しいデータとラッチ回路２１
からの前回のデータとを比較し、データセレクタ２２は
ラッチ回路２１からのデータと導入線３からの新しいデ
ータとのいずれか１つを選択して出力する。なお、この
ソーティングユニットの機能を第３Ｂ図と対応させて示
すと、第１Ｂ図の如くなるが、これが第３Ｂ図に示すも
のと異なる点は、 Ｕ≧Ｖ
・・・・・・（３）のとき出力ｙとして新しいデー
タＶを出力する点である。
したがって、例えばユニッ１−２３では（３）式の関係
が成立し、その他のユニット２ｂ〜２ｎで先の（１）式
の関係が成立したものとすると、ユニット２ａでは自己
のデータは保持したま＼で、下位ユニット２ｂへのデー
タｙとして新しいデータＶを送り、ユニッ）２ｂ以下で
は自己のデータＵを次段に送る一方、前段からのデータ
を各ユニット内に取り込む、これにより、ユニット２ｂ
には新しいデータＶが入り、ユニット２Ｃ以下ではそれ
ぞれデータが１つ下位ヘシフトされてデータの挿入が完
了する。このとき、新しいデータＶは導入線３を介して
各ユニットに並列に導入されているから、各ユニットに
おける比較動作は同時に行なわれて如何なる動作をすれ
ば良いかり直ちに判り、その結果に応じてデータＶまた
はＸの転送をすれば良いので、このデータ転送動作も一
度に行なうことが可能となり、これによって従来のもの
より高速に動作することが可能になる。
が成立し、その他のユニット２ｂ〜２ｎで先の（１）式
の関係が成立したものとすると、ユニット２ａでは自己
のデータは保持したま＼で、下位ユニット２ｂへのデー
タｙとして新しいデータＶを送り、ユニッ）２ｂ以下で
は自己のデータＵを次段に送る一方、前段からのデータ
を各ユニット内に取り込む、これにより、ユニット２ｂ
には新しいデータＶが入り、ユニット２Ｃ以下ではそれ
ぞれデータが１つ下位ヘシフトされてデータの挿入が完
了する。このとき、新しいデータＶは導入線３を介して
各ユニットに並列に導入されているから、各ユニットに
おける比較動作は同時に行なわれて如何なる動作をすれ
ば良いかり直ちに判り、その結果に応じてデータＶまた
はＸの転送をすれば良いので、このデータ転送動作も一
度に行なうことが可能となり、これによって従来のもの
より高速に動作することが可能になる。
以上の例ではユニット間のデータ転送をパラレル（１つ
の数字を含むデータを１単位として）に行なうようにし
たが、各データを１ビット単位で転送することも可能で
あり、この場合の例を示すのが第２図である。なお、第
２図の符号４がシリアルデータを各ユニットに導入する
ための導入線であり、各ユニットは例えば第２Ａ図の如
く、データセレクタ２２およびコンパレータ２３の他に
シフトレジスタ２４を設けて構成される。なお、この場
合、第２図のデータ発生源としてはデータのパラレルイ
ンプット／アウトプットが可能な、例えばシフトレジス
タのような回路が用いられ、また第２Ａ図のシフトレジ
スタ２４としてはデータのパラレルアウトプットの可能
なものが用いられる。これにより、シフトレジスタ２４
では複数ビットからなるユニット内データ（前回のデー
タ）をコンパレータ２３に与えることが可能となる。
の数字を含むデータを１単位として）に行なうようにし
たが、各データを１ビット単位で転送することも可能で
あり、この場合の例を示すのが第２図である。なお、第
２図の符号４がシリアルデータを各ユニットに導入する
ための導入線であり、各ユニットは例えば第２Ａ図の如
く、データセレクタ２２およびコンパレータ２３の他に
シフトレジスタ２４を設けて構成される。なお、この場
合、第２図のデータ発生源としてはデータのパラレルイ
ンプット／アウトプットが可能な、例えばシフトレジス
タのような回路が用いられ、また第２Ａ図のシフトレジ
スタ２４としてはデータのパラレルアウトプットの可能
なものが用いられる。これにより、シフトレジスタ２４
では複数ビットからなるユニット内データ（前回のデー
タ）をコンパレータ２３に与えることが可能となる。
したがって、コンパレータ２３ではシフトレジスタ２４
から与えられるユニット内データと、導入線３を介して
与えられる新しいデータとを比較し、先の（１）式の条
件が成立すればシフトレジスタ２４はシフト動作を行な
い、その内容をデータセレクタ２２を通して１ビツトず
つ下位ユニットに送ると＼もに、上位ユニットからのデ
ータを取り込む。
から与えられるユニット内データと、導入線３を介して
与えられる新しいデータとを比較し、先の（１）式の条
件が成立すればシフトレジスタ２４はシフト動作を行な
い、その内容をデータセレクタ２２を通して１ビツトず
つ下位ユニットに送ると＼もに、上位ユニットからのデ
ータを取り込む。
一方、上記（３）式の条件が成立すればシフトレジスタ
２４はシフト動作を行なわず、導入線４からの新しいデ
ータがデータセレクタ２８を通して１ビツトずつシリア
ルに送出されることになる。これによって、第１Ａ図の
データセレクタとしてデータのビット数に対応するもの
が必要であったのに対し、第２Ａ図のデータセレクタは
１ビツト構成のものでよく、その結果、より一層の簡略
化が可能となる。
２４はシフト動作を行なわず、導入線４からの新しいデ
ータがデータセレクタ２８を通して１ビツトずつシリア
ルに送出されることになる。これによって、第１Ａ図の
データセレクタとしてデータのビット数に対応するもの
が必要であったのに対し、第２Ａ図のデータセレクタは
１ビツト構成のものでよく、その結果、より一層の簡略
化が可能となる。
なお、以上では主として数値データだけの場合を説明し
たが、これに他のデータが付加される場合も同様にして
適用し得ることは云う迄もない。
たが、これに他のデータが付加される場合も同様にして
適用し得ることは云う迄もない。
また、以上の如く数値データを大きいもの一順番に並び
換えるばかりでなく、小さいもの一順番に並び換えるこ
とも可能である。この場合は自己のデータよりも小さい
ものが来たらこれを取り込み、保持していたデータを下
位に送出するソーティングユニットを複数個設けること
により、容易に対処することができる。
換えるばかりでなく、小さいもの一順番に並び換えるこ
とも可能である。この場合は自己のデータよりも小さい
ものが来たらこれを取り込み、保持していたデータを下
位に送出するソーティングユニットを複数個設けること
により、容易に対処することができる。
この発明によれば、各ソーティングユニットに対し新し
いデータを並列に導入することにより、ソーティング回
路の簡略化と動作の高速化を図り得る利点がもたらされ
る。特に、第１図または第１Ａ図の如く構成すれば１ク
ロ、りで１つのデータの挿入を行なうことができ、実行
時間は略零となることから、リアルタイムのソーティン
グが可能となるものである。
いデータを並列に導入することにより、ソーティング回
路の簡略化と動作の高速化を図り得る利点がもたらされ
る。特に、第１図または第１Ａ図の如く構成すれば１ク
ロ、りで１つのデータの挿入を行なうことができ、実行
時間は略零となることから、リアルタイムのソーティン
グが可能となるものである。
第１図はこの発明の実施例を示す概略図、第１Ａ図は第
１図に示すソーティングユニットの具体例を示す構成図
、第１Ｂ図はその機能を説明するためのブロック図、第
２図はこの発明の他の実施例を示す構成図、第２Ａ図は
第２図に示すソーティングユニットの具体例を示す構成
図、第３図はソーティング回路の従来例を示す概要図、
第３Ａ図は第３図に示すソーティングユニットの具体例
を示す構成図、第３Ｂ図はその機能を説明するためのブ
ロック図である。 符号説明 １・・・データ発生源、２（２ａ〜２ｎ）・・・ソーテ
ィングユニット、３．４・・・データ導入線、２１゜２
１ａ、２１ｂ・・・ラッチ回路、２２・・・データセレ
クタ、２３・・・コンパレータ、２４・・・シフトレジ
スタ。 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎 清 露ＩＦＩＪ ご 露ＩＢ！！Ｉｔ ＩＦ ｕ＜ｖ ＴＨＥＮ；！ｊ＝ｔ、ｂ ａ＝ｚ
εしＳε（Ｕ≧し’） ：”ｆＪｌＶ ＣＬＬ
＋３１ｃｒＨＢ＞ｗＩｚ 図 第３Ｂ図 ＩＦ ＬＬ＜χ ＴＨＥＮ ； Ｗ−ｕ 、ｕ＝χＥ
ＬＳεＣＬＬ≧″ｌ？：）；Ｍ＝’！、 （ｕｌａｉ
Ｇｉｔ）第 ３ｇ！！ １１３人図
１図に示すソーティングユニットの具体例を示す構成図
、第１Ｂ図はその機能を説明するためのブロック図、第
２図はこの発明の他の実施例を示す構成図、第２Ａ図は
第２図に示すソーティングユニットの具体例を示す構成
図、第３図はソーティング回路の従来例を示す概要図、
第３Ａ図は第３図に示すソーティングユニットの具体例
を示す構成図、第３Ｂ図はその機能を説明するためのブ
ロック図である。 符号説明 １・・・データ発生源、２（２ａ〜２ｎ）・・・ソーテ
ィングユニット、３．４・・・データ導入線、２１゜２
１ａ、２１ｂ・・・ラッチ回路、２２・・・データセレ
クタ、２３・・・コンパレータ、２４・・・シフトレジ
スタ。 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎 清 露ＩＦＩＪ ご 露ＩＢ！！Ｉｔ ＩＦ ｕ＜ｖ ＴＨＥＮ；！ｊ＝ｔ、ｂ ａ＝ｚ
εしＳε（Ｕ≧し’） ：”ｆＪｌＶ ＣＬＬ
＋３１ｃｒＨＢ＞ｗＩｚ 図 第３Ｂ図 ＩＦ ＬＬ＜χ ＴＨＥＮ ； Ｗ−ｕ 、ｕ＝χＥ
ＬＳεＣＬＬ≧″ｌ？：）；Ｍ＝’！、 （ｕｌａｉ
Ｇｉｔ）第 ３ｇ！！ １１３人図
Claims (1)
- 【特許請求の範囲】 複数のソーティングユニットを有しランダムに発生する
数値を含むデータを順次受け取りこれをその大きさの順
序に従って並びかえるためのソーティング回路であって
、 前記各ソーティングユニットは、 前回のソーティング結果を保持するラッチ手段と、 前記ランダムに発生する新しいデータを導入しこれを既
に格納されている前回のデータと比較して該ラッチ手段
にてラッチすべきデータを指示する比較手段と、 該比較結果にもとづいて新しいデータと前回のデータの
いずれか一方を選択して出力する選択手段と、 を備えてなることを特徴とするソーティング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61080196A JPH07120262B2 (ja) | 1986-04-09 | 1986-04-09 | ソ−ティング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61080196A JPH07120262B2 (ja) | 1986-04-09 | 1986-04-09 | ソ−ティング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62237523A true JPS62237523A (ja) | 1987-10-17 |
| JPH07120262B2 JPH07120262B2 (ja) | 1995-12-20 |
Family
ID=13711629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61080196A Expired - Lifetime JPH07120262B2 (ja) | 1986-04-09 | 1986-04-09 | ソ−ティング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07120262B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01283625A (ja) * | 1988-03-16 | 1989-11-15 | Digital Equip Corp <Dec> | データを分類するための固定布線回路 |
| EP0636991A2 (en) * | 1993-07-29 | 1995-02-01 | Matsushita Electric Industrial Co., Ltd. | Information processing apparatus for implementing neural network |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10111680A (ja) * | 1996-10-08 | 1998-04-28 | S N K:Kk | データ順位決定装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6061831A (ja) * | 1983-09-13 | 1985-04-09 | Fujitsu Ltd | モジユ−ル構造をもつ連続ソ−テイング回路 |
-
1986
- 1986-04-09 JP JP61080196A patent/JPH07120262B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6061831A (ja) * | 1983-09-13 | 1985-04-09 | Fujitsu Ltd | モジユ−ル構造をもつ連続ソ−テイング回路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01283625A (ja) * | 1988-03-16 | 1989-11-15 | Digital Equip Corp <Dec> | データを分類するための固定布線回路 |
| EP0636991A2 (en) * | 1993-07-29 | 1995-02-01 | Matsushita Electric Industrial Co., Ltd. | Information processing apparatus for implementing neural network |
| EP0636991A3 (en) * | 1993-07-29 | 1997-01-08 | Matsushita Electric Ind Co Ltd | Information processing device for implementing a neural network. |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07120262B2 (ja) | 1995-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4472788A (en) | Shift circuit having a plurality of cascade-connected data selectors | |
| Chu | On the models for designing VLSI asynchronous digital systems | |
| US4085447A (en) | Right justified mask transfer apparatus | |
| TWI250424B (en) | Method and apparatus for enhancing multiway radix tree | |
| JP2752634B2 (ja) | ソート処理装置 | |
| JPS62237523A (ja) | ソ−テイング回路 | |
| FI91107C (fi) | Tietojenkäsittely-yksikkö | |
| JPS6142031A (ja) | ソ−ト処理装置 | |
| US6675291B1 (en) | Hardware device for parallel processing of any instruction within a set of instructions | |
| US5192882A (en) | Synchronization circuit for parallel processing | |
| JPH01302850A (ja) | テスト容易化半導体集積回路の製造方法 | |
| Caruso | A local selection algorithm for switching function minimization | |
| US6487550B1 (en) | Method and apparatus for finding a first element | |
| JPS6134631A (ja) | 整理編集プロセツサ | |
| US4584664A (en) | Sorting apparatus | |
| JPH09128241A (ja) | ファジーロジックプロセッサの言語入力値の所属関数値に対する配列方法および装置 | |
| JP3331682B2 (ja) | 演算装置 | |
| JP2760649B2 (ja) | 情報処理装置 | |
| TWI509441B (zh) | Can flexibly set the data width of the multi-character string alignment device | |
| JP2564881B2 (ja) | ビット列比較方式 | |
| JPH0432924A (ja) | 最大値検出装置と最小値検出装置 | |
| KR100194588B1 (ko) | 비트맵을 이용한 정렬방법 및 그 정렬장치 | |
| Zheng | Algorithms for sorting arbitrary input using a fixed-size parallel sorting device | |
| GB2156115A (en) | Regular expression recognition apparatus | |
| JPH03105467A (ja) | 検索論理演算回路 |