JP2564881B2 - ビット列比較方式 - Google Patents
ビット列比較方式Info
- Publication number
- JP2564881B2 JP2564881B2 JP7075888A JP7075888A JP2564881B2 JP 2564881 B2 JP2564881 B2 JP 2564881B2 JP 7075888 A JP7075888 A JP 7075888A JP 7075888 A JP7075888 A JP 7075888A JP 2564881 B2 JP2564881 B2 JP 2564881B2
- Authority
- JP
- Japan
- Prior art keywords
- bit
- bit string
- string
- comparison
- indicates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Executing Machine-Instructions (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理システム分野に利用される。
特に大型コンピュータの機械命令等に利用される。
本発明は、情報処理システムの演算方式に関し、特に
ビット列データの比較演算を行うビット列比較方式に関
する。
ビット列データの比較演算を行うビット列比較方式に関
する。
本発明は、同一のビット長を有する第一ビット列と第
二ビット列とを比較し比較結果を出力するビット列比較
方式において、 前記第一および第二ビット列の相対応するビットごと
に比較演算を行い、所定の判定基準に基づいて、両ビ
ット列は等しい、第一ビット列は第二ビット列より小
さい、第一ビット列は第二ビット列より大きい、両
ビット列には大小関係は不定の四つのうちのいずれか一
つに判定し所定の判定出力を出力することにより、 従来困難であったビットごとに異なった意味を持つビ
ット列の比較、または二つのビット列間に順序関係が定
義されていないようなビット列の比較も簡単に行えるよ
うにしたものである。
二ビット列とを比較し比較結果を出力するビット列比較
方式において、 前記第一および第二ビット列の相対応するビットごと
に比較演算を行い、所定の判定基準に基づいて、両ビ
ット列は等しい、第一ビット列は第二ビット列より小
さい、第一ビット列は第二ビット列より大きい、両
ビット列には大小関係は不定の四つのうちのいずれか一
つに判定し所定の判定出力を出力することにより、 従来困難であったビットごとに異なった意味を持つビ
ット列の比較、または二つのビット列間に順序関係が定
義されていないようなビット列の比較も簡単に行えるよ
うにしたものである。
従来、この種のビット列比較方式としては、与えられ
た二つのビット列をおのおの２進数を見て、その大小関
係を比較する方式があった。
た二つのビット列をおのおの２進数を見て、その大小関
係を比較する方式があった。
前述した従来のビット列比較方式は、比較対象を２進
数とみなしているので、ビットごとに異なった意味を持
つビット列の比較に対しては適当でない欠点があった。
数とみなしているので、ビットごとに異なった意味を持
つビット列の比較に対しては適当でない欠点があった。
また、２進数どうしの比較となるため、大、小、ある
いは等しいという三つの場合のうち、必ず一つの比較結
果が得られることが想定されており、二つの比較対象の
間に順序関係が定義されていないようなデータ間の比較
については考慮されていない欠点があった。
いは等しいという三つの場合のうち、必ず一つの比較結
果が得られることが想定されており、二つの比較対象の
間に順序関係が定義されていないようなデータ間の比較
については考慮されていない欠点があった。
本発明の目的は、前記の欠点を除去することにより、
例えばビットごとに異なった意味を持つビット列の比
較、または二つの比較対象の間に順序関係が定義されて
いないような任意のビット列の比較を簡単に行うことが
できるビット列比較方式を提供することにある。
例えばビットごとに異なった意味を持つビット列の比
較、または二つの比較対象の間に順序関係が定義されて
いないような任意のビット列の比較を簡単に行うことが
できるビット列比較方式を提供することにある。
本発明は、同一のビット長を有する第一ビット列およ
び第二ビット列をそれぞれ入力する第一ビット列入力手
段および第二ビット列入力手段を含むビット列比較方式
において、入力される前記第一ビット列および前記第二
ビット列について、 （１） 対応する各ビットごとにすべて両者が等しい場
合、第一ビット列と第二ビット列とは等しいと判定、 （２） 第一ビット列で「１」を示すビットに対応する
第二ビット列のビットがすべて「１」を示し、かつ第一
ビット列で「０」を示す少なくとも一つのビットに対応
する第二ビット列のビットが「１」を示す場合、第一ビ
ット列が第二ビット列よりも小さいと判定、 （３） 第一ビット列で「０」を示すビットに対応する
第二ビット列のビットがすべて「０」を示し、かつ第一
ビット列で「１」を示す少なくとも一つのビットに対応
する第二ビット列のビットが「０」を示す場合、第一ビ
ット列が第二ビット列より大きいと判定、 （４） 第一ビット列で「１」を示す少なくとも一つの
ビットに対応する第二ビット列のビットが「０」を示
し、かつ第一ビット列で「０」を示す少なくとも一つの
ビットに対応する第二ビット列のビットが「１」を示す
場合、大小関係は不定であると判定、 の四つの判定基準に基づいて相対応するビットごとに比
較演算を行い所定の判定出力を出力する比較演算手段を
含むことを特徴とする。
び第二ビット列をそれぞれ入力する第一ビット列入力手
段および第二ビット列入力手段を含むビット列比較方式
において、入力される前記第一ビット列および前記第二
ビット列について、 （１） 対応する各ビットごとにすべて両者が等しい場
合、第一ビット列と第二ビット列とは等しいと判定、 （２） 第一ビット列で「１」を示すビットに対応する
第二ビット列のビットがすべて「１」を示し、かつ第一
ビット列で「０」を示す少なくとも一つのビットに対応
する第二ビット列のビットが「１」を示す場合、第一ビ
ット列が第二ビット列よりも小さいと判定、 （３） 第一ビット列で「０」を示すビットに対応する
第二ビット列のビットがすべて「０」を示し、かつ第一
ビット列で「１」を示す少なくとも一つのビットに対応
する第二ビット列のビットが「０」を示す場合、第一ビ
ット列が第二ビット列より大きいと判定、 （４） 第一ビット列で「１」を示す少なくとも一つの
ビットに対応する第二ビット列のビットが「０」を示
し、かつ第一ビット列で「０」を示す少なくとも一つの
ビットに対応する第二ビット列のビットが「１」を示す
場合、大小関係は不定であると判定、 の四つの判定基準に基づいて相対応するビットごとに比
較演算を行い所定の判定出力を出力する比較演算手段を
含むことを特徴とする。
入力された第一ビット列と第二ビット列についてそれ
ぞれ相対応するビットごとに比較を行うと、次に四つの
場合のいずれかに区分される。
ぞれ相対応するビットごとに比較を行うと、次に四つの
場合のいずれかに区分される。
（１） 各ビットごとにすべて両者が等しい場合。この
場合は２進数表示で両ビット列が等しい場合で、両ビッ
ト列は等しいと判定される。
場合は２進数表示で両ビット列が等しい場合で、両ビッ
ト列は等しいと判定される。
（２） 第一ビット列で「１」を示すビットに対応する
第二ビット列のビットがすべて「１」を示し、かつ第一
ビット列で「０」を示す少なくとも一つのビットに対応
する第二ビット列のビットが「１」を示す場合。この場
合は２進数表示で第一ビット列が第二ビット列より必ず
小さい場合で、第一ビット列は第二ビット列より小さい
と判定される。
第二ビット列のビットがすべて「１」を示し、かつ第一
ビット列で「０」を示す少なくとも一つのビットに対応
する第二ビット列のビットが「１」を示す場合。この場
合は２進数表示で第一ビット列が第二ビット列より必ず
小さい場合で、第一ビット列は第二ビット列より小さい
と判定される。
（３） 第一ビット列で「０」を示すビットに対応する
第二ビット列のビットがすべて「０」を示し、かつ第一
ビット列で「１」を示す少なくとも一つのビットに対応
する第二ビット列のビットが「０」を示す場合。この場
合は２進数表示で第一ビット列が第二ビット列より必ず
大きい場合で、第一ビット列は第二ビット列よりも大き
いと判定される。
第二ビット列のビットがすべて「０」を示し、かつ第一
ビット列で「１」を示す少なくとも一つのビットに対応
する第二ビット列のビットが「０」を示す場合。この場
合は２進数表示で第一ビット列が第二ビット列より必ず
大きい場合で、第一ビット列は第二ビット列よりも大き
いと判定される。
（４） 第一ビット列で「１」を示す少なくとも一つの
ビットに対応する第二ビット列のビットが「０」を示
し、かつ第一ビット列で「０」を示す少なくとも一つの
ビットに対応する第二ビット列のビットが「１」を示す
場合。この場合は２進数表示で第一ビット列が第二ビッ
ト列より小さい場合も大きい場合も存在しその大小関係
を確定できない場合で、大小関係は不定であると判定さ
れる。
ビットに対応する第二ビット列のビットが「０」を示
し、かつ第一ビット列で「０」を示す少なくとも一つの
ビットに対応する第二ビット列のビットが「１」を示す
場合。この場合は２進数表示で第一ビット列が第二ビッ
ト列より小さい場合も大きい場合も存在しその大小関係
を確定できない場合で、大小関係は不定であると判定さ
れる。
従って、比較演算手段により、前記判定基準に基づい
て比較演算を行い、所定の判定出力を出力することによ
り、例えばビットごとに異なった意味を持つビット列の
比較、あるいはビット列間に順序関係が定義されていな
いような任意のビット列の比較を行うことが可能とな
る。
て比較演算を行い、所定の判定出力を出力することによ
り、例えばビットごとに異なった意味を持つビット列の
比較、あるいはビット列間に順序関係が定義されていな
いような任意のビット列の比較を行うことが可能とな
る。
以下、本発明の実施例について図面を参照して説明す
る。
る。
図は本発明の一実施例を示すブロック構成図である。
本実施例は、同一のビット長を有する第一ビット列31
および第二ビット列32をそれぞれ入力する第一ビット列
入力手段としてのレジスタ11および第二ビット列入力手
段としてのレジスタ12を含むビット列比較方式におい
て、 入力された第一ビット列31および第二ビット列32につ
いて、前述の四つの判定基準に基づいて相対応するビッ
トごとに比較演算を行い所定の判定出力33を出力する比
較演算手段20を含んでいる。
および第二ビット列32をそれぞれ入力する第一ビット列
入力手段としてのレジスタ11および第二ビット列入力手
段としてのレジスタ12を含むビット列比較方式におい
て、 入力された第一ビット列31および第二ビット列32につ
いて、前述の四つの判定基準に基づいて相対応するビッ
トごとに比較演算を行い所定の判定出力33を出力する比
較演算手段20を含んでいる。
そして、比較演算手段20は、マスク演算器21および22
と、比較器23および24と、レジスタ25とを含んでいる。
と、比較器23および24と、レジスタ25とを含んでいる。
本発明の特徴は、図において、前述の判定基準に基づ
いて比較演算を行う比較演算手段20を設けたことにあ
る。
いて比較演算を行う比較演算手段20を設けたことにあ
る。
次に、本実施例の動作を、図に示すように、第一ビッ
ト列31として「1010」が、第二ビット列32として「001
0」が与えられた場合を例にとって説明する。
ト列31として「1010」が、第二ビット列32として「001
0」が与えられた場合を例にとって説明する。
まず、レジスタ11に「1010」、レジスタ12には「001
0」が格納される。次に、マスク演算器21はレジスタ11
およびレジスタ12に格納されている値を相対応するビッ
トごとに比較し、レジスタ11中のビットが「１」の場合
には「０」を出力し、レジスタ11中のビットが「０」の
場合には、レジスタ12中の対応するビットをそのまま出
力する演算を行う。その結果、マスク演算器21の出力は
「0000」となる。
0」が格納される。次に、マスク演算器21はレジスタ11
およびレジスタ12に格納されている値を相対応するビッ
トごとに比較し、レジスタ11中のビットが「１」の場合
には「０」を出力し、レジスタ11中のビットが「０」の
場合には、レジスタ12中の対応するビットをそのまま出
力する演算を行う。その結果、マスク演算器21の出力は
「0000」となる。
一方マスク演算器22は、レジスタ11およびレジスタ12
に格納されている値を相対応するビットごとに比較し、
レジスタ11中のビットが「０」の場合には「１」を出力
し、レジスタ11中のビットが「１」の場合にはレジスタ
12中の対応するビットをそまま出力する演算を行う。そ
の結果、マスス演算器22の出力は「0111」となる。
に格納されている値を相対応するビットごとに比較し、
レジスタ11中のビットが「０」の場合には「１」を出力
し、レジスタ11中のビットが「１」の場合にはレジスタ
12中の対応するビットをそまま出力する演算を行う。そ
の結果、マスス演算器22の出力は「0111」となる。
さらに、比較器23は、マスク演算器21の出力を入力と
してそのすべてのビットが「０」であれば「１」を、さ
もなければ「０」を出力する。同様に比較器24は、マス
ク演算器22の出力を入力としてそのすべてのビットが
「１」があれば「１」を、さもなければ「０」を出力す
る。この結果、比較器23および24の出力は、おのおの
「１」および「０」となり、これがレジスタ25の上位お
よび下位の各ビットに格納される。
してそのすべてのビットが「０」であれば「１」を、さ
もなければ「０」を出力する。同様に比較器24は、マス
ク演算器22の出力を入力としてそのすべてのビットが
「１」があれば「１」を、さもなければ「０」を出力す
る。この結果、比較器23および24の出力は、おのおの
「１」および「０」となり、これがレジスタ25の上位お
よび下位の各ビットに格納される。
レジスタ25は、演算結果の状態をコード化して示すレ
ジスタであり、本実施例においては、第１表に示すよう
に意味づけられているものとする。よって、この場合の
比較の結果は、第一ビット列「1010」31が第二ビット列
「0010」32よりも大であるという判定出力33が出力され
ることになる。
ジスタであり、本実施例においては、第１表に示すよう
に意味づけられているものとする。よって、この場合の
比較の結果は、第一ビット列「1010」31が第二ビット列
「0010」32よりも大であるという判定出力33が出力され
ることになる。
同様にして、第二ビット列32を変化させた場合の各段
階の出力および比較結果例を第２表に示し、さらに、第
一ビット例31を「1010」としたとき、第二ビット列とし
て与えられる16通りのビットパタンすべてについての比
較結果を第３表に示す。
階の出力および比較結果例を第２表に示し、さらに、第
一ビット例31を「1010」としたとき、第二ビット列とし
て与えられる16通りのビットパタンすべてについての比
較結果を第３表に示す。
なお、本実施例においては、説明の都合上第一および
第二ビット列の長さを４ビットとしたが、他の場合も同
様である。
第二ビット列の長さを４ビットとしたが、他の場合も同
様である。
また、比較演算手段20の構成も、本実施例に限られる
ものではなく、例えば、マスク演算器に替えて論理和回
路または論理積回路など、あるいは、４ビットの並列処
理に替えて１ビットごとの繰り 返し処理を用いるなど、種々の付加変更が可能である。
ものではなく、例えば、マスク演算器に替えて論理和回
路または論理積回路など、あるいは、４ビットの並列処
理に替えて１ビットごとの繰り 返し処理を用いるなど、種々の付加変更が可能である。
以上説明したように、本発明は、ビットごとの比較を
行い、また大小関係が不定であるという比較結果を許容
することによって、ビットごとに異なる意味を持つビッ
ト列に対してこれを２進数として見ない比較方式を提供
することができる。特に各ビットを有限集合の要素の在
否と対応づけることにより、本発明のビット比較方式
が、集合間の包含関係の判断に利用できるなど、線型順
序関係を持たない、いわゆる束などの構造に対しても情
報処理システム上で容易に比較ができるようになるな
ど、任意のビット列を簡単に比較できる効果がある。
行い、また大小関係が不定であるという比較結果を許容
することによって、ビットごとに異なる意味を持つビッ
ト列に対してこれを２進数として見ない比較方式を提供
することができる。特に各ビットを有限集合の要素の在
否と対応づけることにより、本発明のビット比較方式
が、集合間の包含関係の判断に利用できるなど、線型順
序関係を持たない、いわゆる束などの構造に対しても情
報処理システム上で容易に比較ができるようになるな
ど、任意のビット列を簡単に比較できる効果がある。
図は本発明の一実施例を示すブロック構成図。 11、12、25……レジスタ、20……比較演算手段、21、22
……マスク演算器、23、24……比較器、31……第一ビッ
ト列、32……第二ビット列、33……判定出力。
……マスク演算器、23、24……比較器、31……第一ビッ
ト列、32……第二ビット列、33……判定出力。
Claims (1)
- 【請求項１】同一のビット長を有する第一ビット列およ
び第二ビット列をそれぞれ入力する第一ビット列入力手
段（11）および第二ビット列入力手段（12）を含むビッ
ト列比較方式において、 入力される前記第一ビット列および前記第二ビット列に
ついて、 （１） 対応する各ビットごとにすべて両者が等しい場
合、第一ビット列と第二ビット列とは等しいと判定、 （２） 第一ビット列で「１」を示すビットに対応する
第二ビット列のビットがすべて「１」を示し、かつ第一
ビット列で「０」を示す少なくとも一つのビットに対応
する第二ビット列のビットが「１」を示す場合、第一ビ
ット列が第二ビット列よりも小さいと判定、 （３） 第一ビット列で「０」を示すビットに対応する
第二ビット列のビットがすべて「０」を示し、かつ第一
ビット列で「１」を示す少なくとも一つのビットに対応
する第二ビット列のビットが「０」を示す場合、第一ビ
ット列が第二ビット列より大きいと判定、 （４） 第一ビット列で「１」を示す少なくとも一つの
ビットに対応する第二ビット列のビットが「０」を示
し、かつ第一ビット列で「０」を示す少なくとも一つの
ビットに対応する第二ビット列のビットが「１」を示す
場合、大小関係は不定であると判定、 の四つの判定基準に基づいて相対応するビットごとに比
較演算を行い所定の判定出力を出力する比較演算手段
（20）を 含むことを特徴するビット列比較方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7075888A JP2564881B2 (ja) | 1988-03-24 | 1988-03-24 | ビット列比較方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7075888A JP2564881B2 (ja) | 1988-03-24 | 1988-03-24 | ビット列比較方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01243111A JPH01243111A (ja) | 1989-09-27 |
| JP2564881B2 true JP2564881B2 (ja) | 1996-12-18 |
Family
ID=13440728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7075888A Expired - Lifetime JP2564881B2 (ja) | 1988-03-24 | 1988-03-24 | ビット列比較方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2564881B2 (ja) |
-
1988
- 1988-03-24 JP JP7075888A patent/JP2564881B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01243111A (ja) | 1989-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09503327A (ja) | 可変長の文字ストリング用のプロセッサ | |
| EP0505175B1 (en) | Preprocessor of a division device employing a high radix division system | |
| JP2564881B2 (ja) | ビット列比較方式 | |
| US3613086A (en) | Compressed index method and means with single control field | |
| JP5120263B2 (ja) | パターンマッチング装置及び方法 | |
| CN115630595A (zh) | 逻辑电路的自动生成方法、装置、电子设备及存储介质 | |
| Majumder et al. | Investigation on Quine McCluskey method: A decimal manipulation based novel approach for the minimization of Boolean function | |
| JPH0315221B2 (ja) | ||
| JP3151820B2 (ja) | 相対キーを利用したカウント分類法によるソート方式 | |
| JPS62245467A (ja) | シンボリツク処理システムおよび方法 | |
| Myers et al. | The design of an asynchronous memory management unit | |
| JPH0512374A (ja) | 論理回路設計装置 | |
| US5673216A (en) | Process and system for adding or subtracting symbols in any base without converting to a common base | |
| JP2845173B2 (ja) | 論理照合方式 | |
| RU2028664C1 (ru) | Устройство для параллельной обработки данных | |
| JPH04115325A (ja) | 文字コードのソート方式 | |
| JPS6134620A (ja) | 計算機への入力方法 | |
| Fosdick et al. | IEEE Arithmetic Short Reference | |
| CA2239157C (en) | Method and system for performing a boolean operation on bit strings using a maximal bit slice | |
| JPH02259827A (ja) | レコード編集方式 | |
| Gottinger | Choice Processes, Computability and Complexity: Computable Choice Functions | |
| JPH01259418A (ja) | 文字列検索装置 | |
| Varshney | Towards Optimal Parallel Radix Sorting | |
| JPS61275936A (ja) | 条件決定装置 | |
| JPS63197218A (ja) | プライオリテイ・エンコ−ダ |