JP2845173B2 - 論理照合方式 - Google Patents
論理照合方式Info
- Publication number
- JP2845173B2 JP2845173B2 JP7194257A JP19425795A JP2845173B2 JP 2845173 B2 JP2845173 B2 JP 2845173B2 JP 7194257 A JP7194257 A JP 7194257A JP 19425795 A JP19425795 A JP 19425795A JP 2845173 B2 JP2845173 B2 JP 2845173B2
- Authority
- JP
- Japan
- Prior art keywords
- logic
- logic circuit
- small
- logical
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、２つの論理回路におけ
る論理の等価性を検証する論理照合方式に関し、特に論
理回路を小論理回路に分割し各小論理回路ごとに論理照
合を行う論理照合方式に関する。
る論理の等価性を検証する論理照合方式に関し、特に論
理回路を小論理回路に分割し各小論理回路ごとに論理照
合を行う論理照合方式に関する。
【０００２】
【従来の技術】ハードウエアの設計において、すでに論
理回路の設計を終えた後に、遅延時間の調整等の実装上
の制限に応じて、当該論理回路の構成を修正する必要が
生じる場合がある。この場合、当該論理回路の論理を変
更せずに、その構成のみを変更しなければならない。そ
のため、修正前後の２つの論理回路の論理の等価性を検
証することが必要となる。
理回路の設計を終えた後に、遅延時間の調整等の実装上
の制限に応じて、当該論理回路の構成を修正する必要が
生じる場合がある。この場合、当該論理回路の論理を変
更せずに、その構成のみを変更しなければならない。そ
のため、修正前後の２つの論理回路の論理の等価性を検
証することが必要となる。
【０００３】従来、このような２つの論理回路における
論理照合は、主として以下の２種類の論理照合方式が用
いられていた。第１の方式は、テストパターンを用いた
シミュレーション結果による比較により照合する方式で
ある。すなわち、２つの論理回路に同一のテストパター
ンを入力し、各論理回路の入出力関係が同一か否かを照
合する方式である。
論理照合は、主として以下の２種類の論理照合方式が用
いられていた。第１の方式は、テストパターンを用いた
シミュレーション結果による比較により照合する方式で
ある。すなわち、２つの論理回路に同一のテストパター
ンを入力し、各論理回路の入出力関係が同一か否かを照
合する方式である。
【０００４】第２の方式は、ブール式（積和形論理式）
を利用して変換比較する方式である。すなわち、２つの
論理回路をそれぞれブール式に変換し、所定の条件を満
足するか否か証明する方式である。
を利用して変換比較する方式である。すなわち、２つの
論理回路をそれぞれブール式に変換し、所定の条件を満
足するか否か証明する方式である。
【０００５】
【発明が解決しようとする課題】しかし、上述した従来
の論理照合方式は、次のような欠点があった。第１の欠
点は、論理回路の規模が大きくなると、処理装置のメモ
リ不足等の理由により照合処理が不可能になるか、ある
いは照合処理に多大な時間を要することである。
の論理照合方式は、次のような欠点があった。第１の欠
点は、論理回路の規模が大きくなると、処理装置のメモ
リ不足等の理由により照合処理が不可能になるか、ある
いは照合処理に多大な時間を要することである。
【０００６】第２の欠点は、ブール式を利用して変換比
較することにより論理照合を行う場合、修正前の第１の
論理回路と、第１の論理回路に修正を加えた第２の論理
回路との間で、フリップフロップ及びラッチの数が異な
る場合は、論理照合が不可能なことである。
較することにより論理照合を行う場合、修正前の第１の
論理回路と、第１の論理回路に修正を加えた第２の論理
回路との間で、フリップフロップ及びラッチの数が異な
る場合は、論理照合が不可能なことである。
【０００７】第３の欠点は、第１の論理回路と、第１の
論理回路に修正を加えた第２の論理回路との間で、接続
等の修正箇所がはっきりしていて、当該修正箇所のみの
論理的な等価性の検証を行う場合であっても、論理回路
全体に対して論理照合を行わなければならず、無用の手
間がかかることである。
論理回路に修正を加えた第２の論理回路との間で、接続
等の修正箇所がはっきりしていて、当該修正箇所のみの
論理的な等価性の検証を行う場合であっても、論理回路
全体に対して論理照合を行わなければならず、無用の手
間がかかることである。
【０００８】本発明は、上記従来の欠点を解消し、論理
回路間の論理照合処理の効率の向上を図り、かつ論理回
路の規模が大きくなったりフリップフロップやラッチの
数を変更した場合にも確実に論理照合を実施することの
できる論理照合方式を提供することを目的とする。
回路間の論理照合処理の効率の向上を図り、かつ論理回
路の規模が大きくなったりフリップフロップやラッチの
数を変更した場合にも確実に論理照合を実施することの
できる論理照合方式を提供することを目的とする。
【０００９】上記の目的を達成するため、本発明は、２
つの論理回路における論理の等価性を検証する論理照合
方式において、前記各論理回路から該論理回路を構成す
る所定の小論理回路を抽出する小論理回路抽出手段と、
前記２つの論理回路の対応付けを前記抽出した小論理回
路ごと行う対応付け手段と、前記対応付けられた小論理
回路の組ごとに論理照合を行う論理照合手段とを備え、
前記小論理回路抽出手段が、前記２つの論理回路を構成
するフリップフロップの対応関係を調べ、対応関係を有
するフリップフロップごとに前記小論理回路を抽出し、
前記対応付け手段が、前記２つの論理回路を構成するフ
リップフロップの対応関係を調べ、前記２つの論理回路
を構成するフリップフロップの数の異同に関わらず、対
応関係を有するフリップフロップごとに前記小論理回路
相互の対応付けを行う構成としている。
つの論理回路における論理の等価性を検証する論理照合
方式において、前記各論理回路から該論理回路を構成す
る所定の小論理回路を抽出する小論理回路抽出手段と、
前記２つの論理回路の対応付けを前記抽出した小論理回
路ごと行う対応付け手段と、前記対応付けられた小論理
回路の組ごとに論理照合を行う論理照合手段とを備え、
前記小論理回路抽出手段が、前記２つの論理回路を構成
するフリップフロップの対応関係を調べ、対応関係を有
するフリップフロップごとに前記小論理回路を抽出し、
前記対応付け手段が、前記２つの論理回路を構成するフ
リップフロップの対応関係を調べ、前記２つの論理回路
を構成するフリップフロップの数の異同に関わらず、対
応関係を有するフリップフロップごとに前記小論理回路
相互の対応付けを行う構成としている。
【００１０】また、他の態様では、前記論理照合手段
が、前記対応付けられた小論理回路の組のうち任意の小
論理回路の組について論理照合を行う構成としている。
が、前記対応付けられた小論理回路の組のうち任意の小
論理回路の組について論理照合を行う構成としている。
【００１１】また、他の態様では、前記論理照合手段
が、外部からの操作にしたがって論理照合を行う小論理
回路の組を選択する構成としている。
が、外部からの操作にしたがって論理照合を行う小論理
回路の組を選択する構成としている。
【００１２】また、本発明は、２つの論理回路における
論理の等価性を検証する論理照合方式において、前記各
論理回路から該論理回路を構成する所定の小論理回路を
抽出する小論理回路抽出手段と、前記２つの論理回路の
対応付けを前記抽出した小論理回路ごと行う対応付け手
段と、前記対応付けられた小論理回路の組ごとに論理照
合を行う論理照合手段とを備え、前記論理照合手段が、
前記対応付けられた小論理回路の組のうち任意の小論理
回路の組について論理照合を行う構成としている。
論理の等価性を検証する論理照合方式において、前記各
論理回路から該論理回路を構成する所定の小論理回路を
抽出する小論理回路抽出手段と、前記２つの論理回路の
対応付けを前記抽出した小論理回路ごと行う対応付け手
段と、前記対応付けられた小論理回路の組ごとに論理照
合を行う論理照合手段とを備え、前記論理照合手段が、
前記対応付けられた小論理回路の組のうち任意の小論理
回路の組について論理照合を行う構成としている。
【００１３】また、他の態様では、前記論理照合手段
が、外部からの操作にしたがって論理照合を行う小論理
回路の組を選択する構成としている。
が、外部からの操作にしたがって論理照合を行う小論理
回路の組を選択する構成としている。
【００１４】
【作 用】本発明によれば、小論理回路抽出手段が論理
回路を構成する小論理回路を抽出し、対応付け手段が前
記抽出された小論理回路を対応付け、論理照合手段が対
応付けられた小論理回路ごとに論理照合を行うため、小
さな単位の論理回路ごとに論理照合を繰り返すことによ
って、全体の論理回路に対する論理照合を行った場合と
同等の結果を得ることができる。
回路を構成する小論理回路を抽出し、対応付け手段が前
記抽出された小論理回路を対応付け、論理照合手段が対
応付けられた小論理回路ごとに論理照合を行うため、小
さな単位の論理回路ごとに論理照合を繰り返すことによ
って、全体の論理回路に対する論理照合を行った場合と
同等の結果を得ることができる。
【００１５】また、構成が相違しないことが明らかな小
論理回路の組を排除し、構成が相違する小論理回路のみ
について論理照合を行うことにより、無用な論理照合処
理を回避することができる。
論理回路の組を排除し、構成が相違する小論理回路のみ
について論理照合を行うことにより、無用な論理照合処
理を回避することができる。
【００１６】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。図１は、本発明の１実施例による論理照合
方式を実現する検証装置の構成を示すブロック図であ
る。
て説明する。図１は、本発明の１実施例による論理照合
方式を実現する検証装置の構成を示すブロック図であ
る。
【００１７】図示のように、本実施例の検証装置は、論
理回路についての情報を格納した論理回路情報格納部１
１、１２と、各論理回路の構成上の対応関係についての
情報を格納した対応情報格納部２０と、論理回路を構成
する小論理回路群を抽出する小論理回路抽出部３１、３
２と、抽出された小論理回路群を格納する小論理回路群
格納部４１、４２と、各小論理回路ごとの対応付けを行
って対応情報を格納する小論理回路対応付け部５０及び
小論理回路対応情報格納部６０と、小論理回路ごとの論
理照合を行う論理照合部７０とを備える。
理回路についての情報を格納した論理回路情報格納部１
１、１２と、各論理回路の構成上の対応関係についての
情報を格納した対応情報格納部２０と、論理回路を構成
する小論理回路群を抽出する小論理回路抽出部３１、３
２と、抽出された小論理回路群を格納する小論理回路群
格納部４１、４２と、各小論理回路ごとの対応付けを行
って対応情報を格納する小論理回路対応付け部５０及び
小論理回路対応情報格納部６０と、小論理回路ごとの論
理照合を行う論理照合部７０とを備える。
【００１８】論理回路情報格納部１１、１２は、磁気デ
ィスク装置等の記憶装置で実現される。論理回路情報格
納部１１は、修正前の論理回路（以下適宜、修正前論理
回路と称す）についての情報として、同論理回路におけ
るゲートレベルのネットリストを格納する。論理回路情
報格納部１２は、修正前論理回路で発生した遅延問題等
を解決するために修正前論理回路に対してゲート置換、
ゲート挿入等を行った後の論理回路（以下適宜、修正後
論理回路と称す）におけるゲートレベルのネットリスト
を格納する。
ィスク装置等の記憶装置で実現される。論理回路情報格
納部１１は、修正前の論理回路（以下適宜、修正前論理
回路と称す）についての情報として、同論理回路におけ
るゲートレベルのネットリストを格納する。論理回路情
報格納部１２は、修正前論理回路で発生した遅延問題等
を解決するために修正前論理回路に対してゲート置換、
ゲート挿入等を行った後の論理回路（以下適宜、修正後
論理回路と称す）におけるゲートレベルのネットリスト
を格納する。
【００１９】ここでは、図２及び図３に示すように、修
正前論理回路が１ビットのフリップフロップ及びラッチ
をＮ−１個、Ｍビットのフリップフロップ及びラッチを
１個、合計Ｎ個のフリップフロップ及びラッチを持つ。
また、修正後論理回路が１ビットのフリップフロップ及
びラッチをＮ＋Ｍ個持つ。そして、修正前論理回路の１
番目からＮ−１番目のフリップフロップ及びラッチと、
修正後論理回路の１番目からＮ−１番目のフリップフロ
ップ及びラッチとがそれぞれ同等であり、修正前論理回
路のＮ番目のフリップフロップ及びラッチの１ビット目
からＭビット目までと修正後論理回路のＮ番目からＮ＋
Ｍ番目までフリップフロップ及びラッチとが同等である
ものとする。
正前論理回路が１ビットのフリップフロップ及びラッチ
をＮ−１個、Ｍビットのフリップフロップ及びラッチを
１個、合計Ｎ個のフリップフロップ及びラッチを持つ。
また、修正後論理回路が１ビットのフリップフロップ及
びラッチをＮ＋Ｍ個持つ。そして、修正前論理回路の１
番目からＮ−１番目のフリップフロップ及びラッチと、
修正後論理回路の１番目からＮ−１番目のフリップフロ
ップ及びラッチとがそれぞれ同等であり、修正前論理回
路のＮ番目のフリップフロップ及びラッチの１ビット目
からＭビット目までと修正後論理回路のＮ番目からＮ＋
Ｍ番目までフリップフロップ及びラッチとが同等である
ものとする。
【００２０】対応情報格納部２０は、磁気ディスク装置
等の記憶装置で実現され、論理回路情報格納部１１及び
論理回路情報格納部１２に格納されている各論理回路の
フリップフロップ及びラッチの対応関係を示す対応情報
を格納する。この対応情報は、図４に示すように、修正
前論理回路の１番目からＮ−１番目のフリップフロップ
及びラッチ名と修正後論理回路の１番目からＮ−１番目
のフリップフロップ及びラッチ名との１対１の対応関係
の組のＮ−１組分の情報と、修正前論理回路のＮ番目の
フリップフロップ及びラッチと修正後論理回路のＮ番目
からＮ＋Ｍ番目のフリップフロップ及びラッチとの１対
Ｍ＋１の対応関係の組のＭ＋１組分の情報とを含んでい
る。
等の記憶装置で実現され、論理回路情報格納部１１及び
論理回路情報格納部１２に格納されている各論理回路の
フリップフロップ及びラッチの対応関係を示す対応情報
を格納する。この対応情報は、図４に示すように、修正
前論理回路の１番目からＮ−１番目のフリップフロップ
及びラッチ名と修正後論理回路の１番目からＮ−１番目
のフリップフロップ及びラッチ名との１対１の対応関係
の組のＮ−１組分の情報と、修正前論理回路のＮ番目の
フリップフロップ及びラッチと修正後論理回路のＮ番目
からＮ＋Ｍ番目のフリップフロップ及びラッチとの１対
Ｍ＋１の対応関係の組のＭ＋１組分の情報とを含んでい
る。
【００２１】小論理回路抽出部３１及び３２は、プログ
ラム制御されたＣＰＵ等で実現される。また、小論理回
路群格納部４１、４２は磁気ディスク装置等の記憶装置
で実現される。小論理回路抽出部３１は、対応情報格納
部２０に格納されているＮ個のフリップフロップ及びラ
ッチ名を論理回路情報格納部１１から順次検索し、検出
したフリップフロップ及びラッチの小論理回路を入力側
及び出力側の両方向に、他のフリップフロップ及びラッ
チか、あるいは外部端子に到達するまでトレースする。
そして、トレースした結果認識される小論理回路Ｎ個
を、修正前論理回路の小論理回路群として小論理回路群
格納部４１に格納する。小論理回路抽出部３２は、対応
情報格納部２０に格納されているＮ＋Ｍ個のフリップフ
ロップ及びラッチ名を論理回路情報格納部１２から順次
検索し、検出したフリップフロップ及びラッチの小論理
回路を入力側及び出力側の両方向に、他のフリップフロ
ップ及びラッチか、あるいは外部端子に到達するまでト
レースする。そして、トレースした結果認識される小論
理回路Ｎ＋Ｍ個を、修正後論理回路の小論理回路群とし
て小論理回路群格納部４２に格納する。
ラム制御されたＣＰＵ等で実現される。また、小論理回
路群格納部４１、４２は磁気ディスク装置等の記憶装置
で実現される。小論理回路抽出部３１は、対応情報格納
部２０に格納されているＮ個のフリップフロップ及びラ
ッチ名を論理回路情報格納部１１から順次検索し、検出
したフリップフロップ及びラッチの小論理回路を入力側
及び出力側の両方向に、他のフリップフロップ及びラッ
チか、あるいは外部端子に到達するまでトレースする。
そして、トレースした結果認識される小論理回路Ｎ個
を、修正前論理回路の小論理回路群として小論理回路群
格納部４１に格納する。小論理回路抽出部３２は、対応
情報格納部２０に格納されているＮ＋Ｍ個のフリップフ
ロップ及びラッチ名を論理回路情報格納部１２から順次
検索し、検出したフリップフロップ及びラッチの小論理
回路を入力側及び出力側の両方向に、他のフリップフロ
ップ及びラッチか、あるいは外部端子に到達するまでト
レースする。そして、トレースした結果認識される小論
理回路Ｎ＋Ｍ個を、修正後論理回路の小論理回路群とし
て小論理回路群格納部４２に格納する。
【００２２】小論理回路のトレース方法は、文献「グラ
フ理論入門」（近代科学社刊、Ｒ．Ｊ．ウィルソン著、
斎藤伸自、西関隆夫共訳）や、文献「演習グラフ理論
（基礎と応用）」（コロナ社刊、伊理正夫、白川功他共
著）等に詳述されている周知の技術を用いることができ
る。
フ理論入門」（近代科学社刊、Ｒ．Ｊ．ウィルソン著、
斎藤伸自、西関隆夫共訳）や、文献「演習グラフ理論
（基礎と応用）」（コロナ社刊、伊理正夫、白川功他共
著）等に詳述されている周知の技術を用いることができ
る。
【００２３】小論理回路対応付け部５０は、プログラム
制御されたＣＰＵ等で実現される。また、小論理回路対
応情報格納部６０は、磁気ディスク装置等の記憶装置で
実現される。小論理回路対応付け部５０は、図５に示す
ように、小論理回路群格納部４１に格納されている修正
前論理回路の小論理回路群と、小論理回路群格納部４２
に格納されている修正後論理回路の小論理回路群とを、
対応情報格納部２０に格納されている各フリップフロッ
プ及びラッチごとの対応情報に基づいて対応付け、小論
理回路対応情報格納部６０に格納する。
制御されたＣＰＵ等で実現される。また、小論理回路対
応情報格納部６０は、磁気ディスク装置等の記憶装置で
実現される。小論理回路対応付け部５０は、図５に示す
ように、小論理回路群格納部４１に格納されている修正
前論理回路の小論理回路群と、小論理回路群格納部４２
に格納されている修正後論理回路の小論理回路群とを、
対応情報格納部２０に格納されている各フリップフロッ
プ及びラッチごとの対応情報に基づいて対応付け、小論
理回路対応情報格納部６０に格納する。
【００２４】論理照合部７０は、プログラム制御された
ＣＰＵ等で実現され、小論理回路対応情報格納部６０に
格納されている修正前論理回路の小論理回路と修正後論
理回路の小論理回路とのＮ＋Ｍ組の組み合わせから、任
意の組を選択して順次論理照合を実行する。これによっ
て、論理回路の規模が大きく、検証装置のメモリ不足等
により論理回路全体の論理照合を行うことが不可能であ
る場合にも、Ｎ＋Ｍ組の小論理回路の論理照合を１組ず
つＮ＋Ｍ回実行すれば、少量のメモリ消費で全体の論理
照合を実行したのと同様の結果を得ることができる。
ＣＰＵ等で実現され、小論理回路対応情報格納部６０に
格納されている修正前論理回路の小論理回路と修正後論
理回路の小論理回路とのＮ＋Ｍ組の組み合わせから、任
意の組を選択して順次論理照合を実行する。これによっ
て、論理回路の規模が大きく、検証装置のメモリ不足等
により論理回路全体の論理照合を行うことが不可能であ
る場合にも、Ｎ＋Ｍ組の小論理回路の論理照合を１組ず
つＮ＋Ｍ回実行すれば、少量のメモリ消費で全体の論理
照合を実行したのと同様の結果を得ることができる。
【００２５】また、修正前後の各論理回路から抽出した
小論理回路ごとに、フリップフロップの対応関係に基づ
いて小論理回路の対応付けを行い、この小論理回路の組
に対して論理照合を行うため、論理回路の修正によりフ
リップフロップの数が変更された場合であっても、フリ
ップフロップどうしの対応関係を検出できれば当該小論
理回路の論理照合を行うことができる。すなわち、図２
ないし図４の例について説明すれば、修正前論理回路の
Ｎ番目の小論理回路と、修正後論理回路のＮ番目からＮ
＋Ｍ番目の各小論理回路とについてそれぞれ対応付けを
行い、１対Ｍ＋１個の対応関係を定義することができ
る。そして、これらの各組に対して論理照合を行うこと
ができる。
小論理回路ごとに、フリップフロップの対応関係に基づ
いて小論理回路の対応付けを行い、この小論理回路の組
に対して論理照合を行うため、論理回路の修正によりフ
リップフロップの数が変更された場合であっても、フリ
ップフロップどうしの対応関係を検出できれば当該小論
理回路の論理照合を行うことができる。すなわち、図２
ないし図４の例について説明すれば、修正前論理回路の
Ｎ番目の小論理回路と、修正後論理回路のＮ番目からＮ
＋Ｍ番目の各小論理回路とについてそれぞれ対応付けを
行い、１対Ｍ＋１個の対応関係を定義することができ
る。そして、これらの各組に対して論理照合を行うこと
ができる。
【００２６】また、論理照合部７０において、論理照合
を行う小論理回路の組の選択は、ユーザによる外部から
のコマンド入力等によって行うことができる。したがっ
て、例えば図６及び図７に示すように、修正後論理回路
が、修正前論理回路に対してＮ番目のフリップフロップ
のみに接続されている信号線のみを変更した場合であれ
ば、Ｎ番目の小論理回路の組のみを選択して論理照合を
行うことにより、論理回路全体の論理照合を行う場合に
比べて工数を大幅に削減することができる。
を行う小論理回路の組の選択は、ユーザによる外部から
のコマンド入力等によって行うことができる。したがっ
て、例えば図６及び図７に示すように、修正後論理回路
が、修正前論理回路に対してＮ番目のフリップフロップ
のみに接続されている信号線のみを変更した場合であれ
ば、Ｎ番目の小論理回路の組のみを選択して論理照合を
行うことにより、論理回路全体の論理照合を行う場合に
比べて工数を大幅に削減することができる。
【００２７】論理照合の方法については、従来から用い
られている種々の方法を用いることができるが、特にＢ
ＤＤ（二分決定木）による論理検証方法が利用可能であ
る。ＢＤＤとＢＤＤによる論理検証方法については、文
献「情報処理Ｖｏｌ．３４、Ｎｏ・５、「ＢＤＤとは」
（石浦菜岐佐著）」や、文献「情報処理Ｖｏｌ．３４、
Ｎｏ．５、「ＢＤＤのＣＡＤへの応用」（藤田昌宏
著）」等に開示されている周知の技術を用いることがで
きる。
られている種々の方法を用いることができるが、特にＢ
ＤＤ（二分決定木）による論理検証方法が利用可能であ
る。ＢＤＤとＢＤＤによる論理検証方法については、文
献「情報処理Ｖｏｌ．３４、Ｎｏ・５、「ＢＤＤとは」
（石浦菜岐佐著）」や、文献「情報処理Ｖｏｌ．３４、
Ｎｏ．５、「ＢＤＤのＣＡＤへの応用」（藤田昌宏
著）」等に開示されている周知の技術を用いることがで
きる。
【００２８】次に、図８のフローチャートを参照して本
実施例の動作について説明する。まず、論理回路情報格
納部１１、１２に格納された論理回路情報と対応情報格
納部２０に格納された対応情報とが、それぞれ小論理回
路抽出部３１、３２によって読み出される（ステップ８
０１）と共に、各論理回路を構成する小論理回路が抽出
されて、小論理回路群格納部４１、４２にそれぞれ格納
される（ステップ８０２）。
実施例の動作について説明する。まず、論理回路情報格
納部１１、１２に格納された論理回路情報と対応情報格
納部２０に格納された対応情報とが、それぞれ小論理回
路抽出部３１、３２によって読み出される（ステップ８
０１）と共に、各論理回路を構成する小論理回路が抽出
されて、小論理回路群格納部４１、４２にそれぞれ格納
される（ステップ８０２）。
【００２９】次に、小論理回路群格納部４１、４２に格
納された小論理回路群と対応情報格納部２０に格納され
た対応情報とが、それぞれ小論理回路対応付け部５０に
よって読み出され（ステップ８０３）、各小論理回路ご
とに対応つけがなされて小論理回路対応情報格納部６０
に格納される（ステップ８０４）。
納された小論理回路群と対応情報格納部２０に格納され
た対応情報とが、それぞれ小論理回路対応付け部５０に
よって読み出され（ステップ８０３）、各小論理回路ご
とに対応つけがなされて小論理回路対応情報格納部６０
に格納される（ステップ８０４）。
【００３０】次に、小論理回路対応情報格納部６０に格
納された小論理回路の組のうち、外部からの設定により
選択されたの小論理回路の組が、論理照合部７０によっ
て読み出され（ステップ８０５）、論理照合が実行され
る（ステップ８０６）。選択されたすべての小論理回路
の組について論理照合が実行された後、照合結果が出力
される（ステップ８０７、８０８）。
納された小論理回路の組のうち、外部からの設定により
選択されたの小論理回路の組が、論理照合部７０によっ
て読み出され（ステップ８０５）、論理照合が実行され
る（ステップ８０６）。選択されたすべての小論理回路
の組について論理照合が実行された後、照合結果が出力
される（ステップ８０７、８０８）。
【００３１】以上好ましい実施例をあげて本発明を説明
したが、本発明は必ずしも上記実施例に限定されるもの
ではない。例えば、本実施例では論理照合を行う小論理
回路の選択を、外部からの操作によって行うこととした
が、自動的に選択を行うように構成することもできる。
この場合、例えば、小論理回路を抽出する際に行う小論
理回路間のトレースによって得られた情報を格納してお
き、対応付けられた２つの小論理回路間のトレース情報
が同一である場合に、当該小論理回路は論理回路の修正
前後で変更がないものとして排除し、残った小論理回路
について論理照合を行う。
したが、本発明は必ずしも上記実施例に限定されるもの
ではない。例えば、本実施例では論理照合を行う小論理
回路の選択を、外部からの操作によって行うこととした
が、自動的に選択を行うように構成することもできる。
この場合、例えば、小論理回路を抽出する際に行う小論
理回路間のトレースによって得られた情報を格納してお
き、対応付けられた２つの小論理回路間のトレース情報
が同一である場合に、当該小論理回路は論理回路の修正
前後で変更がないものとして排除し、残った小論理回路
について論理照合を行う。
【００３２】
【発明の効果】以上説明したように、本発明によれば、
小さな単位の論理回路ごとに論理照合を繰り返すことに
よって、全体の論理回路に対する論理照合を行った場合
と同等の結果を得ることができるため、論理回路の規模
の大きさに関わらず、少量のメモリ消費で論理照合を実
行することができ、処理装置のメモリ不足等の理由によ
り照合処理が不可能になったり、照合処理に多大な時間
を要するといった不都合を回避することができる。
小さな単位の論理回路ごとに論理照合を繰り返すことに
よって、全体の論理回路に対する論理照合を行った場合
と同等の結果を得ることができるため、論理回路の規模
の大きさに関わらず、少量のメモリ消費で論理照合を実
行することができ、処理装置のメモリ不足等の理由によ
り照合処理が不可能になったり、照合処理に多大な時間
を要するといった不都合を回避することができる。
【００３３】２つの論理回路を構成するフリップフロッ
プの対応関係に基づいて対応付けられた小論理回路ごと
に論理照合を行うため、２つの論理回路におけるフリッ
プフロップの数が相違する場合であっても、何ら問題な
く論理照合を実行することができる。
プの対応関係に基づいて対応付けられた小論理回路ごと
に論理照合を行うため、２つの論理回路におけるフリッ
プフロップの数が相違する場合であっても、何ら問題な
く論理照合を実行することができる。
【００３４】また、構成が相違しないことが明らかな小
論理回路の組を排除し、構成が相違する小論理回路のみ
について論理照合を行うことにより、無用な論理照合処
理を回避し、論理照合に要する工数を削減することがで
きる。
論理回路の組を排除し、構成が相違する小論理回路のみ
について論理照合を行うことにより、無用な論理照合処
理を回避し、論理照合に要する工数を削減することがで
きる。
【図１】 本発明の１実施例にかかる論理照合方式の構
成を示すブロック図である。
成を示すブロック図である。
【図２】 本実施例の論理回路情報格納部に格納された
論理回路情報の例を示す図である。
論理回路情報の例を示す図である。
【図３】 本実施例の論理回路情報格納部に格納された
論理回路情報の例を示す図である。
論理回路情報の例を示す図である。
【図４】 本実施例の対応情報格納部に格納された各論
理回路のフリップフロップ及びラッチの対応関係を示す
図である。
理回路のフリップフロップ及びラッチの対応関係を示す
図である。
【図５】 本実施例の緒論理解路抽出部が抽出した小論
理回路の構成を示す図である。
理回路の構成を示す図である。
【図６】 本実施例の論理回路情報格納部に格納された
論理回路情報の例を示す図である。
論理回路情報の例を示す図である。
【図７】 本実施例の論理回路情報格納部に格納された
論理回路情報の例を示す図である。
論理回路情報の例を示す図である。
【図８】 本実施例の動作を示すフローチャートであ
る。
る。
１１、１２ 論理回路情報格納部 ２０ 対応情報格納部 ３１、３２ 小論理回路抽出部 ４１、４２ 小論理回路群格納部 ５０ 小論理回路対応付け部 ６０ 小論理回路対応情報格納部 ７０ 論理照合部
Claims (5)
- 【請求項１】 ２つの論理回路における論理の等価性を
検証する論理照合方式において、 前記各論理回路から該論理回路を構成する所定の小論理
回路を抽出する小論理回路抽出手段と、 前記２つの論理回路の対応付けを前記抽出した小論理回
路ごと行う対応付け手段と、 前記対応付けられた小論理回路の組ごとに論理照合を行
う論理照合手段とを備え、前記小論理回路抽出手段が、前記２つの論理回路を構成
するフリップフロップの対応関係を調べ、対応関係を有
するフリップフロップごとに前記小論理回路を抽出し、 前記対応付け手段が、前記２つの論理回路を構成するフ
リップフロップの対応関係を調べ、前記２つの論理回路
を構成するフリップフロップの数の異同に関わらず、対
応関係を有するフリップフロップごとに前記小論理回路
相互の対応付けを行う ことを特徴とする論理照合方式。 - 【請求項２】 前記論理照合手段が、前記対応付けられ
た小論理回路の組のうち任意の小論理回路の組について
論理照合を行うことを特徴とする請求項１に記載の論理
照合方式。 - 【請求項３】 前記論理照合手段が、外部からの操作に
したがって論理照合を行う小論理回路の組を選択するこ
とを特徴とする請求項２に記載の論理照合方式。 - 【請求項４】 ２つの論理回路における論理の等価性を
検証する論理照合方式において、 前記各論理回路から該論理回路を構成する所定の小論理
回路を抽出する小論理回路抽出手段と、 前記２つの論理回路の対応付けを前記抽出した小論理回
路ごと行う対応付け手段と、 前記対応付けられた小論理回路の組ごとに論理照合を行
う論理照合手段とを備 え、 前記論理照合手段が、前記対応付けられた小論理回路の
組のうち任意の小論理回路の組について論理照合を行う
ことを特徴とする論理照合方式 。 - 【請求項５】 前記論理照合手段が、外部からの操作に
したがって論理照合を行う小論理回路の組を選択するこ
とを特徴とする請求項４に記載の論理照合方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7194257A JP2845173B2 (ja) | 1995-07-06 | 1995-07-06 | 論理照合方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7194257A JP2845173B2 (ja) | 1995-07-06 | 1995-07-06 | 論理照合方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0921850A JPH0921850A (ja) | 1997-01-21 |
| JP2845173B2 true JP2845173B2 (ja) | 1999-01-13 |
Family
ID=16321620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7194257A Expired - Fee Related JP2845173B2 (ja) | 1995-07-06 | 1995-07-06 | 論理照合方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2845173B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4852464B2 (ja) * | 2007-04-11 | 2012-01-11 | 富士通セミコンダクター株式会社 | 論理等価検証装置、論理等価検証方法、論理等価検証プログラムおよび記録媒体 |
-
1995
- 1995-07-06 JP JP7194257A patent/JP2845173B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0921850A (ja) | 1997-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03156572A (ja) | 論理回路比較検証システムおよび方法 | |
| JPH1063707A (ja) | 論理回路検証装置および論理回路検証方法 | |
| US4922445A (en) | Logic circuit simulation method | |
| US6557150B1 (en) | Method of extracting timing characteristics of transistor circuits, storage medium storing timing characteristic library, LSI designing method, and gate extraction method | |
| US5491639A (en) | Procedure for verifying data-processing systems | |
| JPH04123269A (ja) | Ｐｌａのシミュレーション方式 | |
| US7673288B1 (en) | Bypassing execution of a software test using a file cache | |
| US5909374A (en) | System and method for verifying logic circuit based on signal line set affecting internal signal | |
| US5493505A (en) | Initializable asynchronous circuit design | |
| Shinsha et al. | Incremental logic synthesis through gate logic structure identification | |
| JP2845173B2 (ja) | 論理照合方式 | |
| US5526514A (en) | Method for circuit verification and multi-level circuit optimization based on structural implications | |
| US8626688B2 (en) | Pattern matching device and method using non-deterministic finite automaton | |
| Case et al. | Inductively finding a reachable state space over-approximation | |
| US8954307B1 (en) | Chained programming language preprocessors for circuit simulation | |
| CN109740249B (zh) | 一种mux树逻辑结构优化方法、模块及存储介质 | |
| JP2000181942A (ja) | Ｉ／ｏバッファ動作電源自動チェックシステム | |
| JPH1091677A (ja) | シミュレーション／エミュレーションの効率を増すための論理変換方法 | |
| Sheeran | Finding regularity: describing and analysing circuits that are not quite regular | |
| US7149663B1 (en) | Method and apparatus for restructuring a binary decision diagram | |
| US7168055B2 (en) | Method and apparatus for detecting nets physically changed and electrically affected by design ECO | |
| KR101962721B1 (ko) | Rnn을 이용한 fpga 비트스트림에서의 pip 정보 역공학 방법 및 장치 | |
| JP3808129B2 (ja) | 組み合わせ論理回路における真理値表作成装置 | |
| US6367057B1 (en) | Method of analyzing a circuit having at least one structural loop within a channel connected component | |
| US7350162B2 (en) | Structure analytic program |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071030 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081030 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091030 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091030 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101030 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111030 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |