JPH04123269A - Plaのシミュレーション方式 - Google Patents
Plaのシミュレーション方式Info
- Publication number
- JPH04123269A JPH04123269A JP2242614A JP24261490A JPH04123269A JP H04123269 A JPH04123269 A JP H04123269A JP 2242614 A JP2242614 A JP 2242614A JP 24261490 A JP24261490 A JP 24261490A JP H04123269 A JPH04123269 A JP H04123269A
- Authority
- JP
- Japan
- Prior art keywords
- data
- pla
- cover
- input
- simulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004088 simulation Methods 0.000 title claims abstract description 94
- 238000007906 compression Methods 0.000 claims abstract description 25
- 230000006835 compression Effects 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims description 16
- 239000000284 extract Substances 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 18
- 238000007796 conventional method Methods 0.000 description 2
- 208000034530 PLAA-associated neurodevelopmental disease Diseases 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(概 要〕
PLAの論理シミュレーションに使用するデータ量を減
らし、シミュレーション処理の効率を向上するPLAの
シミュレーション方式に関し、PLAデータのデータ容
量を小さくして、回路の論理シミュレーションの効率を
向上することを目的とし、 回路設計を行なう場合の論理シミュレーション・システ
ムにおいて、論理シミュレーションの前処理として、多
入力多出力のPLAのデータを論理圧縮する論理圧縮手
段と、前記論理圧縮手段によって圧縮したPLAデータ
をもとに、PLAの出力(ifif ヲシミュレーショ
ンする論理シミュレーション手段とを有するように構成
する。
らし、シミュレーション処理の効率を向上するPLAの
シミュレーション方式に関し、PLAデータのデータ容
量を小さくして、回路の論理シミュレーションの効率を
向上することを目的とし、 回路設計を行なう場合の論理シミュレーション・システ
ムにおいて、論理シミュレーションの前処理として、多
入力多出力のPLAのデータを論理圧縮する論理圧縮手
段と、前記論理圧縮手段によって圧縮したPLAデータ
をもとに、PLAの出力(ifif ヲシミュレーショ
ンする論理シミュレーション手段とを有するように構成
する。
本発明は、論理シミュレーショ
更に詳しくは、PLAの論理シミ
使用するデータ量を減らし、シミ
理の効率を向上するPLAのシミ
式に関する。
ン方式に係り、
ニレ−ジョンに
ニレージョン処
ニレージョン方
(従来の技術)
PLA、(プログラム・ロジック・アレイ)は、多数の
入力データから、その入力データの組み合わせに対応し
た所望の多数の出力データを得るためのディジタル回路
モジュールである。
入力データから、その入力データの組み合わせに対応し
た所望の多数の出力データを得るためのディジタル回路
モジュールである。
第6図はPLAの説明図である。同図では、4人力2出
力のPLAを説明している。多数の入力ピンから入力デ
ータ(ao、al、a2、a3)が入力され、この入力
データの値の組み合わせによって、出力ピンから出力デ
ータ(bo、b1)を出力する。
力のPLAを説明している。多数の入力ピンから入力デ
ータ(ao、al、a2、a3)が入力され、この入力
データの値の組み合わせによって、出力ピンから出力デ
ータ(bo、b1)を出力する。
入力データの系列と出力データの系列の関係をテーブル
として表したのがPLAデータ(同図(b))である。
として表したのがPLAデータ(同図(b))である。
PLAデータは、例えば、入力系列(aOlal、a2
、a3)の値がそれぞれ0“0° “o”o’ならば
出力(bO,b1)として1“、 “0゛を出力し、入
力系列の値が′0゛、“0′、°0”、“1゛ならば出
力として’1”1’を出力するといったように、入力系
列データのすべての組み合わせに対する出力値を定義す
る。各PLAモジュールは、それぞれPLAデータを有
する。
、a3)の値がそれぞれ0“0° “o”o’ならば
出力(bO,b1)として1“、 “0゛を出力し、入
力系列の値が′0゛、“0′、°0”、“1゛ならば出
力として’1”1’を出力するといったように、入力系
列データのすべての組み合わせに対する出力値を定義す
る。各PLAモジュールは、それぞれPLAデータを有
する。
従来、回路の論理シミュレーションでは、PLAモジュ
ールのシミュレーションを行なうときに、このPLAデ
ータを使用している。すなわち、PLAモジュールに入
力する設計人力データに対して、該PLAモジュールの
PLAデータを検索し、設計入力データと同一の入力系
列を見つけ、この入力系列に対応して書かれている出力
を該PLAモジュールの出力値とするのである。
ールのシミュレーションを行なうときに、このPLAデ
ータを使用している。すなわち、PLAモジュールに入
力する設計人力データに対して、該PLAモジュールの
PLAデータを検索し、設計入力データと同一の入力系
列を見つけ、この入力系列に対応して書かれている出力
を該PLAモジュールの出力値とするのである。
〔発明が解決しようとする課題]
しかしながら、従来の方式はPLAデータの規模が大き
くなった場合に、シミュレーション速度を低下させると
いう問題を有する。
くなった場合に、シミュレーション速度を低下させると
いう問題を有する。
PLAデータの規模は入力系列数の増加によってべき級
数的に大きくなる。すなわち、入力系列数がnならば、
PLAデータのデータ数は2nになるのである。従来の
方式では、このPLAデータをすべて検索し、設計入力
データとPLAデータのなかの入力系列とが一致するデ
ータを探す処理を行なう。このため、入力系列数が多く
、PLAデータの規模が大きくなると、この検索に要す
る時間が長くなり、その結果としてシミュレーション速
度が低下するのである。
数的に大きくなる。すなわち、入力系列数がnならば、
PLAデータのデータ数は2nになるのである。従来の
方式では、このPLAデータをすべて検索し、設計入力
データとPLAデータのなかの入力系列とが一致するデ
ータを探す処理を行なう。このため、入力系列数が多く
、PLAデータの規模が大きくなると、この検索に要す
る時間が長くなり、その結果としてシミュレーション速
度が低下するのである。
また、PLAデータとして大量のデータをシミュレーシ
ョン処理のタスクに持つことによって、シミュレーショ
ン対象の回路規模を小さく限定してしまうという問題も
ある。
ョン処理のタスクに持つことによって、シミュレーショ
ン対象の回路規模を小さく限定してしまうという問題も
ある。
すなわち、一つのシミュレーション処理で持てる回路デ
ータの量は無限ではなく、有限であるため、PLAデー
タがそのデータ量のうちの大きな部分を専有してしまう
ことによって、全体としてのシミュレーションできる回
路の規模が小さくなってしまうのである。
ータの量は無限ではなく、有限であるため、PLAデー
タがそのデータ量のうちの大きな部分を専有してしまう
ことによって、全体としてのシミュレーションできる回
路の規模が小さくなってしまうのである。
本発明は、PLAデータのデータ容量を小さくして、回
路の論理シミュレーションの効率を向上することを目的
とする。
路の論理シミュレーションの効率を向上することを目的
とする。
第1図は、本発明の機能ブロック図である。本発明は、
回路設計の論理シミュレーションのなかのPLAについ
ての論理シミュレーションを前提にする。
回路設計の論理シミュレーションのなかのPLAについ
ての論理シミュレーションを前提にする。
まず、PLAデータ1のデータ容量を圧縮する論理圧縮
手段2を有する。
手段2を有する。
論理圧縮手段2は、PLAデータ1のなかから出力値の
いずれかが‘1’となるようなデータのみを抽出したデ
ータの集合である“on cover’か、あるいは
、PLAデータ1のなかから出力値のいずれかが“0”
となるようなデータのみを抽出したデータの集合である
’off c。
いずれかが‘1’となるようなデータのみを抽出したデ
ータの集合である“on cover’か、あるいは
、PLAデータ1のなかから出力値のいずれかが“0”
となるようなデータのみを抽出したデータの集合である
’off c。
ver’を作成する。’on cover’ もof
f cover’ も、元のPLAデータの規模より
も小さなデータ集合となるので、どちらの場合でもデー
タは圧縮される。
f cover’ も、元のPLAデータの規模より
も小さなデータ集合となるので、どちらの場合でもデー
タは圧縮される。
また、’on cover’ と off c。
ver’のデータ量を比較し、データ量の小さい方をP
LAデータとすることもできる。この場合、データ量は
最も小さく圧縮されることになる。
LAデータとすることもできる。この場合、データ量は
最も小さく圧縮されることになる。
次に、前記論理圧縮手段2で圧縮したPLAのデータを
もとに論理シミュレーションを実行する論理シミュレー
ション手段3を有する。論理シミュレーション手段3は
、圧縮したPLAのデータから、全PLAデータを使用
したのと同一のシミュレーション結果を得る。
もとに論理シミュレーションを実行する論理シミュレー
ション手段3を有する。論理シミュレーション手段3は
、圧縮したPLAのデータから、全PLAデータを使用
したのと同一のシミュレーション結果を得る。
まず、PLAモジュールへの設計入力データが前記論理
圧縮手段2によって求めた圧縮データの集合に含まれる
か、交わるか、あるいは、設計入力データが圧縮データ
の集合を含むか、設計入力データと圧縮データの集合は
無関係かを判定する。
圧縮手段2によって求めた圧縮データの集合に含まれる
か、交わるか、あるいは、設計入力データが圧縮データ
の集合を含むか、設計入力データと圧縮データの集合は
無関係かを判定する。
すなわち、圧縮データ集合のなかのデータを検索し、入
力データが圧縮データ集合のなかに存在し、かつ、圧縮
データ集合外の値を取らない場合には入力データが圧縮
データ集合に含まれると判断し、また、入力データが圧
縮データ集合のなかに存在し、かつ、圧縮データ集合外
の値を取る場合には入力データが圧縮データ集合と交わ
ると判断し、また、圧縮データの集合のなかのすべての
データが入力データのなかに存在する場合には圧縮デー
タの集合が入力データに含まれると判断し、また、入力
データが圧縮データ集合のなかに存在しない場合には入
力データが圧縮データ集合と無関係と判断する。
力データが圧縮データ集合のなかに存在し、かつ、圧縮
データ集合外の値を取らない場合には入力データが圧縮
データ集合に含まれると判断し、また、入力データが圧
縮データ集合のなかに存在し、かつ、圧縮データ集合外
の値を取る場合には入力データが圧縮データ集合と交わ
ると判断し、また、圧縮データの集合のなかのすべての
データが入力データのなかに存在する場合には圧縮デー
タの集合が入力データに含まれると判断し、また、入力
データが圧縮データ集合のなかに存在しない場合には入
力データが圧縮データ集合と無関係と判断する。
入力データが圧縮データ集合に含まれる場合、on
cover’の圧縮データ集合を使用していれば、その
圧縮データ集合内のデータで確定できる出力を1′にし
、 off coverの圧縮データ集合を使用し
ていれば、その圧縮データ集合内のデータで確定できる
出力を“0°にする。また、入力データが圧縮データ集
合と交わる場合、および、入力データが圧縮データ集合
を含む場合には、その圧縮データ集合内のデータで確定
できる出力を不定にする。さらに、入力データが圧縮デ
ータ集合と無関係の場合には、 “0ncover’
の圧縮データ集合を使用していれば、その圧縮データ集
合のデータでは出力は決定せず、出力をすべて0′にす
る。また、 “Off cover’ の圧縮データ
集合を使用していれば、出力をすべて“1゛にする。
cover’の圧縮データ集合を使用していれば、その
圧縮データ集合内のデータで確定できる出力を1′にし
、 off coverの圧縮データ集合を使用し
ていれば、その圧縮データ集合内のデータで確定できる
出力を“0°にする。また、入力データが圧縮データ集
合と交わる場合、および、入力データが圧縮データ集合
を含む場合には、その圧縮データ集合内のデータで確定
できる出力を不定にする。さらに、入力データが圧縮デ
ータ集合と無関係の場合には、 “0ncover’
の圧縮データ集合を使用していれば、その圧縮データ集
合のデータでは出力は決定せず、出力をすべて0′にす
る。また、 “Off cover’ の圧縮データ
集合を使用していれば、出力をすべて“1゛にする。
ユーザは、回路の論理シミュレーションを実行しようと
する場合、まず、設計データを論理シミュレーション・
システムに入力する。PLAモジュールに関しては、ユ
ーザは、PLAモジュールの入力系列と出力系列の関係
をテーブルの形式で記述したPLAデータ1を設計デー
タとして入力する。
する場合、まず、設計データを論理シミュレーション・
システムに入力する。PLAモジュールに関しては、ユ
ーザは、PLAモジュールの入力系列と出力系列の関係
をテーブルの形式で記述したPLAデータ1を設計デー
タとして入力する。
論理シミュレーション・システムは、まず、この設計デ
ータをもとにシミュレーションの対象にする回路のモデ
ルを作成する。このとき、論理圧縮手段2は、PLAデ
ータ1を圧縮する処理を実行する。
ータをもとにシミュレーションの対象にする回路のモデ
ルを作成する。このとき、論理圧縮手段2は、PLAデ
ータ1を圧縮する処理を実行する。
すなわち、PLAデータ1のなかの出力系列のいずれか
の値が“1”となるデータ(入力系列と出力系列の一対
の組からなるデータ)を抽出し、該データの集合を作成
する。この処理で出来上がった集合を’on cov
er’の圧縮PLAデータと呼ぶ。また、PLAデータ
1のなかの出力系列のいずれかの値が“0゛となるデー
タを抽出し、該データの集合を作成する。この処理で出
来上がった集合を“off cover”の圧1PL
Aデータと呼ぶ。
の値が“1”となるデータ(入力系列と出力系列の一対
の組からなるデータ)を抽出し、該データの集合を作成
する。この処理で出来上がった集合を’on cov
er’の圧縮PLAデータと呼ぶ。また、PLAデータ
1のなかの出力系列のいずれかの値が“0゛となるデー
タを抽出し、該データの集合を作成する。この処理で出
来上がった集合を“off cover”の圧1PL
Aデータと呼ぶ。
そして、’on cover’あるいは’off
cover’ の圧縮PLAデータのうち、データ容量
の少ない方を選択し、シミュレーションの回路モデルに
おける該PLAモジュールのデータとする。一方、’o
n cover’ と’off cover’ の
両方を作成してデータ量の少ない方を選択するというの
ではなく、前もって’o n c o v e r’
あるいは’off cover″のどちらか一方だけ
を作成することに決めておき、一方の圧縮PLAデータ
だけを作成してもよい。この場合でもPLAデータは圧
縮されている。
cover’ の圧縮PLAデータのうち、データ容量
の少ない方を選択し、シミュレーションの回路モデルに
おける該PLAモジュールのデータとする。一方、’o
n cover’ と’off cover’ の
両方を作成してデータ量の少ない方を選択するというの
ではなく、前もって’o n c o v e r’
あるいは’off cover″のどちらか一方だけ
を作成することに決めておき、一方の圧縮PLAデータ
だけを作成してもよい。この場合でもPLAデータは圧
縮されている。
以上の処理で求めたPLAモジュールの圧縮PLAデー
タと、それ以外の回路のモデル・データを合わせること
によって全体のシミュレーション・モデルが完成する。
タと、それ以外の回路のモデル・データを合わせること
によって全体のシミュレーション・モデルが完成する。
次に、このシミュレーション・モデルに対して論理シミ
ュレーションを実行する。
ュレーションを実行する。
論理シミュレーション手段3は、シミュレーション・モ
デルのなかのPLAモジュールのデータに対して入力デ
ータを与えて、シミュレーションを実行する。ごの場合
、使用する圧縮PLAデータは’on cover’
あるいは off cover’ のどちらか一方で
ある。
デルのなかのPLAモジュールのデータに対して入力デ
ータを与えて、シミュレーションを実行する。ごの場合
、使用する圧縮PLAデータは’on cover’
あるいは off cover’ のどちらか一方で
ある。
まず、入力データが圧縮PLAデータの集合に含まれる
のか、あるいは、交わるのか、あるいは入力データと圧
縮PLAデータは無関係なのか、あるいは入力データが
圧縮PLAデータを含むのかを判定する。
のか、あるいは、交わるのか、あるいは入力データと圧
縮PLAデータは無関係なのか、あるいは入力データが
圧縮PLAデータを含むのかを判定する。
すなわち、まず、PLAモジュールへの入力系列データ
が圧縮PLAデータのなかに存在するか否かを検索する
。存在しない場合、入力データは圧縮PLAデータの集
合と無関係であると識別する。一方、存在する場合、入
力系列データのすべてが圧縮PLAデータのなかに存在
するか否かを判定する。すべての入力系列データが圧縮
PLAデータのなかに存在する場合には、入力系列デー
タは圧縮PLAデータに含まれると識別する。さらに、
入力系列データの一部が圧縮PLAデータと一致し、他
の一部は一致しない場合には、一致したデータが圧縮P
LAデータのすべてであるか否かを判定する。すべてで
はなく、圧縮PLAデータに他の一致しないデータが存
在する場合には、入力系列データと圧縮PLAデータは
交わると識別する。最後に、一致したデータ以外に圧縮
PLAデータにデータがない場合には、入力データが圧
縮PLAデータを含むを識別する。
が圧縮PLAデータのなかに存在するか否かを検索する
。存在しない場合、入力データは圧縮PLAデータの集
合と無関係であると識別する。一方、存在する場合、入
力系列データのすべてが圧縮PLAデータのなかに存在
するか否かを判定する。すべての入力系列データが圧縮
PLAデータのなかに存在する場合には、入力系列デー
タは圧縮PLAデータに含まれると識別する。さらに、
入力系列データの一部が圧縮PLAデータと一致し、他
の一部は一致しない場合には、一致したデータが圧縮P
LAデータのすべてであるか否かを判定する。すべてで
はなく、圧縮PLAデータに他の一致しないデータが存
在する場合には、入力系列データと圧縮PLAデータは
交わると識別する。最後に、一致したデータ以外に圧縮
PLAデータにデータがない場合には、入力データが圧
縮PLAデータを含むを識別する。
そして、入力データが圧縮PLAデータに含まれる場合
には、圧縮PLAデータが°on c。
には、圧縮PLAデータが°on c。
ver”ならば圧縮PLAデータで確定する出力値を1
′にし、 ’off cover’ ならば圧縮PL
Aデータで確定する出力値を“0”にする。一方、入力
データが圧縮PLAデータと交わる場合、および、入力
データが圧縮PLAデータを含む場合には、圧縮PLA
データで確定する出力値を不定にする。さらに、入力デ
ータと圧縮PLAデータが無関係の場合には、該圧縮P
LAデータでは出力値が確定しないことになり、圧縮P
LAデータが“on cover’の場合には該出力
値を0′に、’off cover’の場合には該出
力値を1゛にする。
′にし、 ’off cover’ ならば圧縮PL
Aデータで確定する出力値を“0”にする。一方、入力
データが圧縮PLAデータと交わる場合、および、入力
データが圧縮PLAデータを含む場合には、圧縮PLA
データで確定する出力値を不定にする。さらに、入力デ
ータと圧縮PLAデータが無関係の場合には、該圧縮P
LAデータでは出力値が確定しないことになり、圧縮P
LAデータが“on cover’の場合には該出力
値を0′に、’off cover’の場合には該出
力値を1゛にする。
以上の処理により、PLAモジュールの論理シミュレー
ション処理が完了する。
ション処理が完了する。
C実 施 例〕
以下、第2スル第5図を参照しながら実施例を説明する
。
。
第2図は、本発明の一実施例のシステム構成図である。
本実施例は、ユーザが作成しようとする回路の設計デー
タ10と、設計データ10を展開し、シミュレーション
する回路全体のモデルを作成するシミュレーション・モ
デル作成11、作成したシミュレーション・モデルから
なるファイル12、シミュレーション・モデルのファイ
ル12から読み込んだシミュレーション・モデルをもと
に論理シミュレーションを実行する論理シミュレータ1
3、論理シミュレーションの際に回路モデルの入力とす
るための入カバターン・ファイル14、論理シミュレー
タ13による論理シミュレーション結果を蓄える出カバ
ターン・ファイル15からなる。
タ10と、設計データ10を展開し、シミュレーション
する回路全体のモデルを作成するシミュレーション・モ
デル作成11、作成したシミュレーション・モデルから
なるファイル12、シミュレーション・モデルのファイ
ル12から読み込んだシミュレーション・モデルをもと
に論理シミュレーションを実行する論理シミュレータ1
3、論理シミュレーションの際に回路モデルの入力とす
るための入カバターン・ファイル14、論理シミュレー
タ13による論理シミュレーション結果を蓄える出カバ
ターン・ファイル15からなる。
設計データ10は、ユーザが作成しようとする回路のネ
ット・リストや、各モジュールのデータが含まれる。該
回路を構成するモジュールのなかにPLAがある場合に
は、設計データとして、PLAデータを含めることにな
る。PLAデータは、HpLAへの入力データと、その
入力データに対応する出力データの関係をテーブルの形
式に表したデータである。該PLAに対する全入力デー
タ・パターンとそれぞれの入力に対する出力データが含
まれる。
ット・リストや、各モジュールのデータが含まれる。該
回路を構成するモジュールのなかにPLAがある場合に
は、設計データとして、PLAデータを含めることにな
る。PLAデータは、HpLAへの入力データと、その
入力データに対応する出力データの関係をテーブルの形
式に表したデータである。該PLAに対する全入力デー
タ・パターンとそれぞれの入力に対する出力データが含
まれる。
次に、設計データ10はシミュレーション・モデル作成
11に入力される。設計データ10は、ネット・リスト
や、ネット・リストに含まれるモジュールの詳細なデー
タ等、階層構造になっている。シミュレーション・モデ
ル作成11は、この階層構造をすべて展開し、シミュレ
ーションを実行できるかたちのデータ構造にする。
11に入力される。設計データ10は、ネット・リスト
や、ネット・リストに含まれるモジュールの詳細なデー
タ等、階層構造になっている。シミュレーション・モデ
ル作成11は、この階層構造をすべて展開し、シミュレ
ーションを実行できるかたちのデータ構造にする。
設計データ10は、ANDゲートやNANDゲートとい
ったゲートについてのデータやPLAデータ等を含むが
、シミュレーション・モデル作成11は、PLAデータ
に対しては圧縮処理を実行する。圧縮処理については後
述する。
ったゲートについてのデータやPLAデータ等を含むが
、シミュレーション・モデル作成11は、PLAデータ
に対しては圧縮処理を実行する。圧縮処理については後
述する。
PLAデータについては圧縮処理を実行し、設計データ
100階層構造をすべて展開したシミュレーション・モ
デルは、シミュレーション・モデ)Lt(DファイルI
2に格納される。そして、論理シミュレータ13は、こ
のファイル12からシミュレーション・モデルを、また
、入カバターン・ファイル14から入カバターンを読み
込み、論理シミュレーションを実行する。
100階層構造をすべて展開したシミュレーション・モ
デルは、シミュレーション・モデ)Lt(DファイルI
2に格納される。そして、論理シミュレータ13は、こ
のファイル12からシミュレーション・モデルを、また
、入カバターン・ファイル14から入カバターンを読み
込み、論理シミュレーションを実行する。
論理シミュレーション13は、イベント・ドリブンで各
モジュールの動作をシミュレーションする。PLAモジ
ュールは、このなかのさまざまなモジュールの一つとし
て存在し、シミュレーション・モデル全体についての入
力データによって各モジュールが順次動作し、その出力
データがPLAモジュールの入力データとなる。PLA
モジュールについては、その入力データとシミュレーシ
ョン・モデル作成11で作成した圧縮済みのPLAデー
タをもとにシミュレーションを実行する。
モジュールの動作をシミュレーションする。PLAモジ
ュールは、このなかのさまざまなモジュールの一つとし
て存在し、シミュレーション・モデル全体についての入
力データによって各モジュールが順次動作し、その出力
データがPLAモジュールの入力データとなる。PLA
モジュールについては、その入力データとシミュレーシ
ョン・モデル作成11で作成した圧縮済みのPLAデー
タをもとにシミュレーションを実行する。
PLAモジュールのシミュレーションの詳細については
後述する。
後述する。
論理シミュレータ13は、一つ一つのモジュールの動作
をシミュレーションし、全体の動作のシミュレーション
ヲ完了すると、シミュレーション結果として、そのシミ
ュレーション・モデル全体としての出力値を決定する。
をシミュレーションし、全体の動作のシミュレーション
ヲ完了すると、シミュレーション結果として、そのシミ
ュレーション・モデル全体としての出力値を決定する。
シミュレーション結果は出カバターンのファイル5に格
納される。
納される。
以上の処理によって、回路の論理シミュレーシゴン処理
が完了する。
が完了する。
次に、PLAデータの論理圧縮について、第3図の論理
圧縮の説明図に沿って説明する。
圧縮の説明図に沿って説明する。
同図(a)は、論理圧縮の処理の流れの説明図である。
まず、PLAデータ20が存在する。このPLAデータ
20は、PLAモジュールの全入力データ・パターンと
それぞれの入力データに対応する出力データを含む。例
えば、4人力2出力のPLAモジュールであれば、それ
ぞれの入力ビンに対して°1゛または°O”の値が入力
される可能性があるので、24紐の入力データ・パター
ンが存在することになる。そして2’Miのそれぞれの
入力データに対応した出力データが存在する。PLAデ
ータ20は、この24組の入力データと対応する出力デ
ータからなるテーブルである。
20は、PLAモジュールの全入力データ・パターンと
それぞれの入力データに対応する出力データを含む。例
えば、4人力2出力のPLAモジュールであれば、それ
ぞれの入力ビンに対して°1゛または°O”の値が入力
される可能性があるので、24紐の入力データ・パター
ンが存在することになる。そして2’Miのそれぞれの
入力データに対応した出力データが存在する。PLAデ
ータ20は、この24組の入力データと対応する出力デ
ータからなるテーブルである。
このPLAデータ20に対して圧縮処理21を実行し、
圧縮したPLAデータである“on cover’
22、あるいは’off cover23を作成する
。
圧縮したPLAデータである“on cover’
22、あるいは’off cover23を作成する
。
on cover’22は、該PLAモジュールの出
力系列のいずれかの値が“1°になるPLAデータをま
とめた集合であり、 “off cover’ 2
3は、該PLAモジュールの出力系列のいずれかの値が
O°になるPLAデータをまとめた集合である。
力系列のいずれかの値が“1°になるPLAデータをま
とめた集合であり、 “off cover’ 2
3は、該PLAモジュールの出力系列のいずれかの値が
O°になるPLAデータをまとめた集合である。
on cover’22を作成する場合には、論理圧
縮処理21は、まず、PLAデータ20の出力データを
検索し、出力データに“1゛を含むPLAデータ(入力
データと出力データからなる)をすべて取り出す。すな
わち、4人力2出力のPLAであれば、2ビツトの出力
(bO,b1)のいずれかが“1゛の値をとる入力デー
タと出力データの組を一つ一つ取り出していくのである
。その結果得られる全データの組が“on cove
r゛ 22となる。
縮処理21は、まず、PLAデータ20の出力データを
検索し、出力データに“1゛を含むPLAデータ(入力
データと出力データからなる)をすべて取り出す。すな
わち、4人力2出力のPLAであれば、2ビツトの出力
(bO,b1)のいずれかが“1゛の値をとる入力デー
タと出力データの組を一つ一つ取り出していくのである
。その結果得られる全データの組が“on cove
r゛ 22となる。
一方、’off cover’23を作成する場合に
は、論理圧縮処理21は、PLAデータ20の出力デー
タのいずれかのビットが“0′の値を取るような入力デ
ータと出力データの組をすべて取り出す。取り出された
全データの組が°Off cover’23となる。
は、論理圧縮処理21は、PLAデータ20の出力デー
タのいずれかのビットが“0′の値を取るような入力デ
ータと出力データの組をすべて取り出す。取り出された
全データの組が°Off cover’23となる。
同図(b)は、圧縮済みのPLAデータの説明図である
。4人力2出力のPLAについて“0ncover’
22の圧縮済みデータの一例を示している。
。4人力2出力のPLAについて“0ncover’
22の圧縮済みデータの一例を示している。
例えば、2出力(bOlb1)のうちboが値‘1’を
とるデータの組(入力系列データ(aOlal、a2、
a3)が“0“0゛0′ 、出力(bOlb1)が“1゛、°゛)や2出力(bo
、b1)がともに1°をとるデータの組(入力系列デー
タが“O“、 ‘1’、°−゛、出力データが’1”1
“) が’on cover’の圧縮データに含まれる。
とるデータの組(入力系列データ(aOlal、a2、
a3)が“0“0゛0′ 、出力(bOlb1)が“1゛、°゛)や2出力(bo
、b1)がともに1°をとるデータの組(入力系列デー
タが“O“、 ‘1’、°−゛、出力データが’1”1
“) が’on cover’の圧縮データに含まれる。
データの個数は入力ピン数がnの場合、2″以下である
。
。
ここで、 −”はdon’t careを、゛は入力
系列に対して出力値を1′に決定しない(on co
ver’の場合)ことを表す。すなわち、入力系列デー
タが“0°、 “0′、0゛、“−゛の場合は、 l
OI “0° “0゛0°および“0” O°
“0″ 1゛を表す。また、出力データがO”、
“は、出力データb1は値“1゛には決まらない(‘
oncover”のとき)ことを示す。
系列に対して出力値を1′に決定しない(on co
ver’の場合)ことを表す。すなわち、入力系列デー
タが“0°、 “0′、0゛、“−゛の場合は、 l
OI “0° “0゛0°および“0” O°
“0″ 1゛を表す。また、出力データがO”、
“は、出力データb1は値“1゛には決まらない(‘
oncover”のとき)ことを示す。
off cover’ の圧縮データについても同様
のテーブルで表される。但し、出力系列(bO,b1)
のいずれかの値が0゛になる入力系列と出力を集めたテ
ーブルである。
のテーブルで表される。但し、出力系列(bO,b1)
のいずれかの値が0゛になる入力系列と出力を集めたテ
ーブルである。
論理圧縮処理21では、on coverあるいは’
off cover’のどちらか一方を作成して論理
シミュレーションに使うようにするか、または、両方を
作成して、データの量が少ない方の圧縮データを論理シ
ミュレーションに使うようにする。どちらの場合でも、
基のPLAデータ20のデータ規模よりデータ容量は小
さく、論理シミュレーションをより効率よく実行できる
が、論理シミュレーションの効率のみを考えるならば、
’on cover’ 、 ’off cove
r’の両方を求めてデータ容量の小さい方を論理シミュ
レーションに使用する方が効率は良くなる。
off cover’のどちらか一方を作成して論理
シミュレーションに使うようにするか、または、両方を
作成して、データの量が少ない方の圧縮データを論理シ
ミュレーションに使うようにする。どちらの場合でも、
基のPLAデータ20のデータ規模よりデータ容量は小
さく、論理シミュレーションをより効率よく実行できる
が、論理シミュレーションの効率のみを考えるならば、
’on cover’ 、 ’off cove
r’の両方を求めてデータ容量の小さい方を論理シミュ
レーションに使用する方が効率は良くなる。
以下に、圧縮PLAデータを使用した場合の論理シミュ
レーション方法を説明する。
レーション方法を説明する。
第4図はPLAの出力値決定のフローチャートである。
この処理を開始する前に、処理に使用する圧縮データの
種類(’on cover’ と“off cov
er″のいずれか)を決定しておく必要がある。
種類(’on cover’ と“off cov
er″のいずれか)を決定しておく必要がある。
まず、PLAモジュールへの入力データを取り込む(3
30)。このとき、0”および“1の両方を取りうるデ
ータについては不定を示す“−′を入力データとする。
30)。このとき、0”および“1の両方を取りうるデ
ータについては不定を示す“−′を入力データとする。
次に、該PLAモジュールの出力値の初期化を行なう(
S31)。 ’on cover’ を使用する場合
には、すべての出力値を“0“に、′Off cov
er”を使用する場合には、すべての出力値を“1”に
設定しておく。
S31)。 ’on cover’ を使用する場合
には、すべての出力値を“0“に、′Off cov
er”を使用する場合には、すべての出力値を“1”に
設定しておく。
初期化が完了したら、シミュレーション処理を開始する
。ここで、圧縮PLAデータを構成するそれぞれのデー
タの組(入力系列と出力からなるデータの組)をcub
eと呼ぶことにする。
。ここで、圧縮PLAデータを構成するそれぞれのデー
タの組(入力系列と出力からなるデータの組)をcub
eと呼ぶことにする。
まず、圧縮PLAデータに含まれる全cubeを検索し
、入力データがcubeに含まれるのか(■)、入力デ
ータとcubeが交わるか、あるいは入力データがcu
beを含むのか(■)、入力データが全cubeと無関
係なのか(■)を判定する。’c u b eの集合と
入力データの包含関係について、第5図の論理シミュレ
ーションの説明図を使って説明する。
、入力データがcubeに含まれるのか(■)、入力デ
ータとcubeが交わるか、あるいは入力データがcu
beを含むのか(■)、入力データが全cubeと無関
係なのか(■)を判定する。’c u b eの集合と
入力データの包含関係について、第5図の論理シミュレ
ーションの説明図を使って説明する。
同図(a)は、入力データがcubeに含まれる場合(
cubep現入力)、すなわち■の説明図である。1/
叶えば、4人力の入力データが°1゜1、−、O)であ
り、入力系列が“1.−+ −。
cubep現入力)、すなわち■の説明図である。1/
叶えば、4人力の入力データが°1゜1、−、O)であ
り、入力系列が“1.−+ −。
0゛のcubeがcubeの集合のなかに存在する場合
である。don’ t care (’−’ )に
′1′、あるいは′0″の値を代入すると、人力データ
は’l、 1. 1. Ooあるいは’1. 1゜
0.0″であり、cubeの入力系列は、 “1゜1.
1.0” “1,0,1.0’、“1.l。
である。don’ t care (’−’ )に
′1′、あるいは′0″の値を代入すると、人力データ
は’l、 1. 1. Ooあるいは’1. 1゜
0.0″であり、cubeの入力系列は、 “1゜1.
1.0” “1,0,1.0’、“1.l。
0.0° “1,0,0.O”の4通りのデータを取
り得る。cubeの4通りのデータに入力データが含ま
れており、このような場合、cubeコ現入力と判断す
る。
り得る。cubeの4通りのデータに入力データが含ま
れており、このような場合、cubeコ現入力と判断す
る。
同図(b)は、cubeと入力データが交わる場合(■
)の説明図である。例えば、入力データが−,i、−+
O’で、cubeの入力系列が1、 −、 −、O
’ の場合がこの例である。 “に°1゛あるいは°0
°の値を代入すると、入力データは、 ’1.1,1.
0″ ’1,1.0゜0°、 ’0,1,1.0”0
,1,0.0’の4通り、cubeの入力データは’l
、I、I。
)の説明図である。例えば、入力データが−,i、−+
O’で、cubeの入力系列が1、 −、 −、O
’ の場合がこの例である。 “に°1゛あるいは°0
°の値を代入すると、入力データは、 ’1.1,1.
0″ ’1,1.0゜0°、 ’0,1,1.0”0
,1,0.0’の4通り、cubeの入力データは’l
、I、I。
0”1.1,0.O’ “1,0,1.O”’1.
O,O,O“の4通りのデータを取り得る。
O,O,O“の4通りのデータを取り得る。
すなわち、入力データの“1,1,1.O”および’l
、 1.0. Ooの2データはcubeのデータ
に含まれるが、他の2データは含まれない。
、 1.0. Ooの2データはcubeのデータ
に含まれるが、他の2データは含まれない。
このような場合、cubeと入力データが交わっている
と判断する。
と判断する。
同図(c)は、cubeが入力データに含まれる場合(
■)の説明図である。例えば、入力データが“I、−、
−、−’で、(ubeの入力系列が“1.1.−、O’
の場合がある。この場合、入力データは8通りのデータ
を取り、cubeは2通りのデータを取る。そしてcu
beの2通りのデータはどちらも入力データに含まれる
。このような場合、cubeC入力データと判断する。
■)の説明図である。例えば、入力データが“I、−、
−、−’で、(ubeの入力系列が“1.1.−、O’
の場合がある。この場合、入力データは8通りのデータ
を取り、cubeは2通りのデータを取る。そしてcu
beの2通りのデータはどちらも入力データに含まれる
。このような場合、cubeC入力データと判断する。
最後に、同図(d)は、cubeと入力データが無関係
の場合(■)の説明図である。例えば、入力データが’
O,O,−、1で、cubeの入力系列が’]、1.−
、O”の場合がある。この場合、don’t car
e(” )に’。
の場合(■)の説明図である。例えば、入力データが’
O,O,−、1で、cubeの入力系列が’]、1.−
、O”の場合がある。この場合、don’t car
e(” )に’。
1゛のいずれの値を入れても、入力データとCubeの
入力系列に同一データが存在しない。このような場合、
c、 u、 b eと入力データは無関係と判断する。
入力系列に同一データが存在しない。このような場合、
c、 u、 b eと入力データは無関係と判断する。
以上のようにして、cubeの集合と入カデタの包含関
係を識別する。そして、識別した■■、■の包含関係(
■は、入力データがcubeと交わる場合、および、入
力データがcubeを含む場合のどちらかの包含関係で
ある)に対して、PLAモジュールの出力を与える。
係を識別する。そして、識別した■■、■の包含関係(
■は、入力データがcubeと交わる場合、および、入
力データがcubeを含む場合のどちらかの包含関係で
ある)に対して、PLAモジュールの出力を与える。
すなわち、入力データがcubeに含まれる■の場合(
第5図(a))は、 on coverを使用してし
・るなら、該入力データと一致する入力系列をもつcu
beによって確定する出力信号を“1゛にし、 ’of
f cover’を使用しているなら、該入力データ
と一致する入力系列をもつcubeによって確定する出
力信号を 0にする。
第5図(a))は、 on coverを使用してし
・るなら、該入力データと一致する入力系列をもつcu
beによって確定する出力信号を“1゛にし、 ’of
f cover’を使用しているなら、該入力データ
と一致する入力系列をもつcubeによって確定する出
力信号を 0にする。
また、入力データとcubeが交わるか、入力データが
cubeを含む■の場合(第5図(b)、(C))は、
該入力データと一敗する入力系列をもつcubeで確定
する出力信号を不定を示すx゛に設定する。出力が′1
”になる可能性と0′に可能性の両方があるからである
。
cubeを含む■の場合(第5図(b)、(C))は、
該入力データと一敗する入力系列をもつcubeで確定
する出力信号を不定を示すx゛に設定する。出力が′1
”になる可能性と0′に可能性の両方があるからである
。
最後に、入力データとc、 u b eが無関係■の場
合(第5図(d))は、存在するcubeでは出力値が
決定できない。このことは、使用しているcubeが’
on cover’であれば人力データが’off
cover’ に含まれるC u beの入力系列と
一致し、入力データがoffcover’のcubeに
含まれることを、また、使用しているcubeが’of
f coverであれば入力データがon cov
er″Qコ含まれるcubeの入力系列と一致し、入力
デー々が’on cover’ のcubeに含まれ
ることを示す。このため、このP L Aモジュールの
出力値は、初期設定で設定した値のまま、使用している
cubeがon cover’ ならばすべて“0“
に、使用しているcubeが offcover” な
らばすべて′1゛にしておく。
合(第5図(d))は、存在するcubeでは出力値が
決定できない。このことは、使用しているcubeが’
on cover’であれば人力データが’off
cover’ に含まれるC u beの入力系列と
一致し、入力データがoffcover’のcubeに
含まれることを、また、使用しているcubeが’of
f coverであれば入力データがon cov
er″Qコ含まれるcubeの入力系列と一致し、入力
デー々が’on cover’ のcubeに含まれ
ることを示す。このため、このP L Aモジュールの
出力値は、初期設定で設定した値のまま、使用している
cubeがon cover’ ならばすべて“0“
に、使用しているcubeが offcover” な
らばすべて′1゛にしておく。
以上の処理によって、圧縮していないPLAデータ20
を使用する場合と同様の論理シミュレーションが実行で
きる。
を使用する場合と同様の論理シミュレーションが実行で
きる。
〔発明の効果]
本発明によって、論理シミュレーションで使用するPL
Aデータを圧縮し、圧縮したPLAデータを使用して論
理シミュレーションを実行することが可能ムごなる。そ
の結果、論理シミュレーションの処理速度が向上すると
ともに、データ容量の大きさよって限定される論理シミ
ュレーションの回路規模の限界が緩和され、より大きな
規模の回路に関する論理シミュレーションが可能になる
。
Aデータを圧縮し、圧縮したPLAデータを使用して論
理シミュレーションを実行することが可能ムごなる。そ
の結果、論理シミュレーションの処理速度が向上すると
ともに、データ容量の大きさよって限定される論理シミ
ュレーションの回路規模の限界が緩和され、より大きな
規模の回路に関する論理シミュレーションが可能になる
。
第1図は本発明の機能ブロック図、
第2図は一実施例のシステム構成図、
第3図は論理圧縮の説明図、
第4図はPLAの出力値決定のフローチャート、第5図
は論理シミュレーションの説明図、第6図はPLAの説
明図である。 1・・・PLAデータ、 2・・・論理圧縮手段、 3・・・論理シミュレーション手段。
は論理シミュレーションの説明図、第6図はPLAの説
明図である。 1・・・PLAデータ、 2・・・論理圧縮手段、 3・・・論理シミュレーション手段。
Claims (1)
- 【特許請求の範囲】 1)回路設計を行なう場合の論理シミュレーション・シ
ステムにおいて、 論理シミュレーションの前処理として、多入力多出力の
PLA(プログラム・ロジック・アレイ)のデータ(1
)を論理圧縮する論理圧縮手段(2)と、 前記論理圧縮手段(1)によって圧縮したPLAデータ
をもとに、PLAの出力値をシミュレーションする論理
シミュレーション手段(3)とを有することを特徴とす
るPLAのシミュレーション方式。 2)前記論理圧縮手段(2)は、PLAデータ(1)の
なかから、多出力の出力系列のうちのいずれかの出力値
が‘1’となるデータの集合‘on cover’を抽
出し、且つ出力値が‘0’となるデータの集合‘off
cover’を抽出し、PLAデータ(1)を圧縮す
る請求項1記載のPLAのシミュレーション方式。 3)前記論理圧縮手段(2)は、PLAデータ(1)か
ら抽出したデータの集合‘on cover’と‘of
f cover’のどちらか一方を論理シミュレーショ
ンに使用する請求項1記載のPLAのシミュレーション
方式。 4)前記論理圧縮手段(2)は、PLAデータ(1)か
ら抽出したデータの集合‘on cover’と“of
f cover’のうちで、含まれるデータ数の小さい
どちらか一方の集合を選択し、PLAデータ(1)をさ
らに圧縮する請求項1記載のPLAのシミュレーション
方式。 5)前記論理シミュレーション手段(3)は、前記論理
圧縮手段(2)によって求めた圧縮データを基に、全P
LAデータ(1)を使用するのと同等のシミュレーショ
ン結果を得る請求項1記載のPLAのシミュレーション
方式。 6)前記論理シミュレーション手段(3)は、前記論理
圧縮手段(2)によって抽出した圧縮済みPLAデータ
‘on cover’あるいは‘off cover’
と、PLAへの入力系列データの包含関係から、PLA
の出力値を決定する請求項1記載のPLAのシミュレー
ション方式。 7)前記論理シミュレーション手段(3)は、PLAデ
ータとして‘on cover’を使用するとき、入力
系列データが‘on cover’のデータ集合に含ま
れる場合には該‘on cover’のデータで確定す
る出力値を‘1’にし、また、入力系列データが‘on
cover’のデータ集合と交わるか、あるいは、入
力系列データが‘on cover’のデータ集合を含
む場合には該‘on cover’のデータで確定する
出力値を不定にし、入力系列データが‘on cove
r’のデータ集合と無関係の場合には全出力値を‘0’
にする請求項1記載のPLAのシミュレーション方式。 8)前記論理シミュレーション手段(3)は、PLAデ
ータとして‘off cover’を使用するとき、入
力系列データが‘off cover’のデータ集合に
含まれる場合には該‘offcover’のデータで確
定する出力値を‘0’にし、また、入力系列データが‘
off cover’のデータ集合と交わるか、あるい
は、入力系列データが‘off cover’のデータ
集合を含む場合には該‘off cover’のデータ
で確定する出力値を不定にし、入力系列データが‘of
f cover’のデータ集合と無関係の場合には全出
力値を‘1’にする請求項1記載のPLAのシミュレー
ション方式。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2242614A JPH04123269A (ja) | 1990-09-14 | 1990-09-14 | Plaのシミュレーション方式 |
US07/759,368 US5258932A (en) | 1990-09-14 | 1991-09-13 | PLA simulation method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2242614A JPH04123269A (ja) | 1990-09-14 | 1990-09-14 | Plaのシミュレーション方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04123269A true JPH04123269A (ja) | 1992-04-23 |
Family
ID=17091676
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2242614A Pending JPH04123269A (ja) | 1990-09-14 | 1990-09-14 | Plaのシミュレーション方式 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5258932A (ja) |
JP (1) | JPH04123269A (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5452231A (en) * | 1988-10-05 | 1995-09-19 | Quickturn Design Systems, Inc. | Hierarchically connected reconfigurable logic assembly |
US5452227A (en) * | 1991-11-13 | 1995-09-19 | Westinghouse Elec. Corp. | Method and apparatus for converting a programmable logic device designed into a selectable target gate array design |
US5477474A (en) * | 1992-10-29 | 1995-12-19 | Altera Corporation | Computer logic simulation with dynamic modeling |
US5581738A (en) * | 1993-06-07 | 1996-12-03 | Xilinx, Inc. | Method and apparatus for back-annotating timing constraints into simulation models of field programmable gate arrays |
US5563592A (en) * | 1993-11-22 | 1996-10-08 | Altera Corporation | Programmable logic device having a compressed configuration file and associated decompression |
US5477460A (en) * | 1994-12-21 | 1995-12-19 | International Business Machines Corporation | Early high level net based analysis of simultaneous switching |
US5953519A (en) * | 1995-06-12 | 1999-09-14 | Fura; David A. | Method and system for generating electronic hardware simulation models |
US5668745A (en) * | 1995-10-20 | 1997-09-16 | Lsi Logic Corporation | Method and apparatus for testing of semiconductor devices |
JP2720860B2 (ja) * | 1995-11-30 | 1998-03-04 | 日本電気株式会社 | 不揮発性半導体記憶装置の動作条件の設定方法 |
US5892940A (en) * | 1996-12-05 | 1999-04-06 | Hewlett-Packard, Co. | Aliasing nodes to improve the code generated by a circuit compiler |
US5819074A (en) * | 1996-12-05 | 1998-10-06 | Hewlett-Packard Co. | Method of eliminating unnecessary code generation in a circuit compiler |
US6009256A (en) * | 1997-05-02 | 1999-12-28 | Axis Systems, Inc. | Simulation/emulation system and method |
US6134516A (en) * | 1997-05-02 | 2000-10-17 | Axis Systems, Inc. | Simulation server system and method |
US6321366B1 (en) | 1997-05-02 | 2001-11-20 | Axis Systems, Inc. | Timing-insensitive glitch-free logic system and method |
US6389379B1 (en) | 1997-05-02 | 2002-05-14 | Axis Systems, Inc. | Converification system and method |
US6421251B1 (en) | 1997-05-02 | 2002-07-16 | Axis Systems Inc | Array board interconnect system and method |
US6026230A (en) * | 1997-05-02 | 2000-02-15 | Axis Systems, Inc. | Memory simulation system and method |
US6301578B1 (en) | 1998-01-29 | 2001-10-09 | Cadence Design Systems, Inc. | Method of compressing integrated circuit simulation data |
US8285687B2 (en) * | 2008-08-27 | 2012-10-09 | Netapp, Inc. | System and method for file system level compression using compression group descriptors |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3377471A (en) * | 1964-07-21 | 1968-04-09 | Hughes Aircraft Co | System effectiveness simulator and computer |
US3702003A (en) * | 1970-10-09 | 1972-10-31 | Marathon Oil Co | Algorithm to minimize iterative computation in a process for the analysis or design of a physical system |
JPS58147236A (ja) * | 1982-02-26 | 1983-09-02 | Nec Corp | ダイナミックpla |
JPS6381567A (ja) * | 1986-09-26 | 1988-04-12 | Hitachi Ltd | 論理シミユレ−シヨン処理装置 |
JP2563451B2 (ja) * | 1988-03-10 | 1996-12-11 | 松下電器産業株式会社 | 論理シミュレーション方法と論理シミュレーション装置 |
US5051938A (en) * | 1989-06-23 | 1991-09-24 | Hyduke Stanley M | Simulation of selected logic circuit designs |
-
1990
- 1990-09-14 JP JP2242614A patent/JPH04123269A/ja active Pending
-
1991
- 1991-09-13 US US07/759,368 patent/US5258932A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5258932A (en) | 1993-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04123269A (ja) | Plaのシミュレーション方式 | |
US20230048032A1 (en) | Methods and systems for handling data received by a state machine engine | |
US20230196065A1 (en) | Methods and devices for programming a state machine engine | |
US9454322B2 (en) | Results generation for state machine engines | |
KR102165134B1 (ko) | 상태 기계 엔진에서 상태 벡터 데이터를 사용하기 위한 방법들 및 시스템들 | |
JPH04211871A (ja) | 論理設計の検証支援システム | |
CN110781174A (zh) | 一种使用pca和特征交叉的特征工程建模方法和系统 | |
US10929764B2 (en) | Boolean satisfiability | |
JP3905951B2 (ja) | シミュレーション/エミュレーションの効率を増すための論理変換方法 | |
CA2119284A1 (en) | Logic Simulator | |
JP2845173B2 (ja) | 論理照合方式 | |
EP0592076B1 (en) | Compilation mechanism for a simulation model | |
Gunther et al. | Creating hard problem instances in logic synthesis using exact minimization | |
JPH05225277A (ja) | 設計支援装置 | |
Stavely | Models as executable designs | |
JPH05159012A (ja) | 設計支援装置 | |
JPH0362172A (ja) | 論理検証充分性評価方法 | |
JPS61199168A (ja) | 論理回路の自動変換装置 | |
Eastty | Digital Audio Processing on a Grand Scale | |
JPH0822486A (ja) | 論理回路シミュレ−ション方法 | |
JPH10320374A (ja) | ルックアップテーブル設定装置 | |
JPH0481978A (ja) | シミュレーション装置 | |
JPS63237161A (ja) | 論理シミユレ−シヨン方法 | |
JPS60242731A (ja) | デジタル・パタ−ン圧縮方法 | |
JPH06110963A (ja) | パスの遅延値自動算出方法 |