JP2563451B2 - 論理シミュレーション方法と論理シミュレーション装置 - Google Patents

論理シミュレーション方法と論理シミュレーション装置

Info

Publication number
JP2563451B2
JP2563451B2 JP5661688A JP5661688A JP2563451B2 JP 2563451 B2 JP2563451 B2 JP 2563451B2 JP 5661688 A JP5661688 A JP 5661688A JP 5661688 A JP5661688 A JP 5661688A JP 2563451 B2 JP2563451 B2 JP 2563451B2
Authority
JP
Japan
Prior art keywords
event
signal line
time
value
signal state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5661688A
Other languages
English (en)
Other versions
JPH01230143A (ja
Inventor
靖之 金澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP5661688A priority Critical patent/JP2563451B2/ja
Priority to EP89302193A priority patent/EP0332361B1/en
Priority to US07/319,430 priority patent/US5053980A/en
Publication of JPH01230143A publication Critical patent/JPH01230143A/ja
Application granted granted Critical
Publication of JP2563451B2 publication Critical patent/JP2563451B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/32Circuit design at the digital level
    • G06F30/33Design verification, e.g. functional simulation or model checking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、論理回路の動作の検証等に用いられる論理
シミュレーション方法と論理シミュレーション装置に係
り、特に、イベント駆動型の論理シミュレーション方法
と論理シミュレーション装置に関する。
従来の技術 イベント駆動型の論理シミュレーションでは、シミュ
レーション対象である論理回路中の信号状態の変化をイ
ベントの生起とみなし、各信号をそれぞれの状態変化の
列、すなわちイベント列として表現する。イベントを表
すデータには信号状態の変化の時刻「イベント時刻」
と、変化後の信号状態である「後状態」と、信号状態が
変化する論理素子の番号等を表す「付加情報」を含む。
また、イベント駆動型の論理シミュレーションでは、
入力端子の信号状態が変化した論理素子についてのみ、
その論理素子の出力端子の信号状態を算出する。算出の
結果、出力端子の信号状態が変化した場合には、このこ
とを表すイベントが新たに生成され、この出力端子に接
続される論理素子の入力端子に伝えられる。算出の結
果、出力端子の信号状態が変化しなかった場合には、新
たなイベントの生成はなされない。
イベント駆動型の論理シミュレーションは、論理素子
の入力端子の信号状態変化を表すイベントを評価し、そ
の素子の出力端子の信号状態の変化を表すイベントを算
出する処理(「評価処理」)と、前記評価処理で算出さ
れたイベント群より評価可能なイベントを決定・抽出す
る処理(「取り出し処理」)と、論理素子の出力端子の
信号状態変化を表すイベントを、この出力端子に接続さ
れる論理素子の入力端子に伝える処理(「伝達処理」)
の3つの処理を繰り返すことによって実行される。
また、評価可能なイベントの決定方法(岩波講座マイ
クロエレクトロニクス「VLSIの設計II」pp.191−210)
については、論理シミュレーション装置中の全てのイベ
ントのうちでイベント時刻が最小であり、論理素子の入
力端子の信号状態変化を表すイベントを、評価可能であ
ると決定する。すなわち、イベント時刻が小さなものか
ら順に評価し、それに係る論理素子の出力を算出してゆ
く方法をとる。
近年では、取り出し処理,評価処理,伝達処理を行う
処理部にパイプライン処理を行わせたり、パイプライン
処理を行う処理部群を論理シミュレーションプロセッサ
という単位とし、論理シミュレーションプロセッサを並
列に配置して並列処理を行わせ、シミュレーションの高
速化が図られている。
これらの論理シミュレーション装置では、通常現在時
刻を出力する現在時刻出力部を設け、現在時刻と等しい
イベント時刻を持つイベントを評価可能であるとし、現
在時刻に係わるイベントが論理シミュレーションプロセ
ッサ中からなくなったとき、現在時刻を1ずつ進める手
法がとられる。
この現在時刻の更新は、取り出し処理,評価処理,伝
達処理によって発生したイベントのイベント時刻を超え
ないだけではなく、外部からシミュレーション対象とす
る論理回路に加えられる信号状態の変化を表すイベント
(「投入イベント」)のイベント時刻も越えないように
行わねばならない。
このため、従来の論理シミュレーション装置では、シ
ミュレーション実行に先立って、全ての投入イベントを
論理シミュレーションプロセッサ中のイベント記憶部に
記憶しておいたり、あるいは、現在時刻をある程度進め
るたびにシミュレーションを一時的に中断し、現在時刻
より少し大きいイベント時刻を持つ投入イベントを論理
シミュレーションプロセッサに投入し、論理シミュレー
ションプロセッサがそれらの投入イベントを全てイベン
ト記憶部に記憶し終ってから、シミュレーションを再開
したりしていた。
発明が解決しようとする課題 シミュレーション実行に先立って、全ての投入イベン
トをイベント記憶部に記憶しておく従来の論理シミュレ
ーション方法,論理シミュレーション装置には、投入イ
ベントによってイベント記憶部の記憶容量が多量に消費
されてしまうという問題点がある。
また、現在時刻をある程度進めるたびにシミュレーシ
ョンを一時的に中断し、現在時刻より少し大きなイベン
ト時刻を持つ投入イベントを論理シミュレーションプロ
セッサに投入し、論理シミュレーションプロセッサがそ
れら全ての投入イベントをイベント記憶部に記憶し終っ
てからシミュレーションを再開する論理シミュレーショ
ン方法,論理シミュレーション装置には、シミュレーシ
ョンを中断することによって、シミュレーション速度が
低下するという問題点がある。
本発明はこれらの点に鑑みてなされたものであり、請
求項1の論理シミュレーション方法,請求項3の論理シ
ミュレーション装置は、シミュレーションの実行と並行
して投入イベントを論理シミュレーションプロセッサに
投入し、現在時刻が投入イベントのイベント時刻を追い
越さないようにすることを可能にすることを目的として
いる。
また、請求項2の論理シミュレーション方法,請求項
4の論理シミュレーション装置は、投入イベントをイベ
ント記憶部に記憶する処理により、他のイベントの処理
が遅れるのを回避することを目的としている。
課題を解決するための手段 本発明の論理シミュレーション方法は、シミュレーシ
ョン対象とする論理回路に含まれる素子の入力端子およ
び出力端子に発生する信号状態の変化を、信号状態の変
化がいつ発生したかを表すイベント時刻と称する値と、
信号状態がどういう状態に変化したかを表す値と、信号
状態が変化した素子を表す値と、信号状態が変化した素
子の入力端子または出力端子を表す値とを含むイベント
と称するデータで表現し、入力端子の信号状態が変化し
た素子に対してのみ、その素子の出力端子の信号状態を
新たに算出し、その出力端子の信号状態が変化した場合
にのみ、その変化を表すイベントを新たに生成する、い
わゆるイベント駆動型のアルゴリズムを用いて、前記論
理回路の動作を計算する論理シミュレーション方法であ
って、前記論理回路に加えられる所望の信号状態の変化
を表すデータを未処理のイベント群として作成するイベ
ント作成ステップと、このイベント作成ステップにおい
て作成されたイベント群を所定の順序に並べるステップ
と、この所定の順序に並べられた各イベントに対して、
当該イベントより後方に位置するイベント群のイベント
時刻の最小値を当該イベントの補助時刻として算出する
補助時刻算出ステップと、未処理のイベント群を記憶す
るイベント記憶ステップと、このイベント記憶ステップ
において記憶された未処理のイベント群の中から現在の
シミュレーション時刻と等しいイベント時刻を持つイベ
ントを取り出すイベント取出ステップと、前記イベント
記憶ステップにおいて記憶された未処理のイベント群の
中から前記イベント取出ステップにおいて取り出された
イベントを入力データとし、イベント駆動型のアルゴリ
ズムを用いてシミュレーション対象とする論理回路の信
号状態の変化を算出し、算出した結果を表すイベントを
新たな未処理のイベントとして作成する回路動作計算ス
テップと、イベントに、前記イベント作成ステップにお
いて作成されたイベントと前記回路動作計算ステップに
おいて作成されたイベントを区別する識別子を付与する
ステップと、この識別子の値が前記イベント作成ステッ
プにおいて作成されたことを示す値と等しいイベントが
前記イベント記憶ステップにより記憶されるとき、その
記憶されるイベントに対して前記補助時刻算出ステップ
により算出された補助時刻を記憶する補助時刻記憶ステ
ップと、前記補助時刻記憶ステップが記憶している補助
時刻を越えない範囲で、現在のシミュレーション時刻を
算出する現在時刻算出ステップからなり、前記イベント
記憶ステップと前記イベント取出ステップと前記回路動
作計算ステップと前記現在時刻算出ステップは並行して
動作し得ることを特長としている。
また、本発明の論理シミュレーション装置は、シミュ
レーション対象とする論理回路に含まれる素子の入力端
子および出力端子に発生する信号状態の変化を、信号状
態の変化がいつ発生したかを表すイベント時刻と称する
値と、信号状態がどういう状態に変化したかを表す値
と、信号状態が変化した素子を表す値と、信号状態が変
化した素子の入力端子または出力端子を表す値とを含む
イベントと称するデータで表現し、入力端子の信号状態
が変化した素子に対してのみ、その素子の出力端子の信
号状態を新たに算出し、その出力端子の信号状態が変化
した場合にのみ、その変化を表すイベントを新たに生成
する、いわゆるイベント駆動型のアルゴリズムを用い
て、前記論理回路の動作を計算する論理シミュレーショ
ン装置であって、前記論理回路に加えられる所望の信号
状態の変化を表すデータを未処理のイベント群として作
成するイベント作成手段と、このイベント作成手段にお
いて作成されたイベント群を所定の順序に並べる手段
と、この所定の順序に並べられた各イベントに対して、
当該イベントより後方に位置するイベント群のイベント
時刻の最小値を当該イベントの補助時刻として算出する
補助時刻算出手段と、未処理のイベント群を記憶するイ
ベント記憶手段と、前記イベント記憶手段において記憶
された未処理のイベント群の中から現在のシミュレーシ
ョン時刻と等しいイベント時刻を持つイベントを取り出
すイベント取出手段と、前記イベント記憶手段において
記憶された未処理のイベント群の中から前記イベント取
出手段において取り出されたイベントを入力データと
し、イベント駆動型のアルゴリズムを用いてシミュレー
ション対象とする論理回路の信号状態の変化を算出し、
算出した結果を表すイベントを新たな未処理のイベント
として作成する回路動作計算手段と、イベントに、前記
イベント作成手段において作成されたイベントと前記回
路動作計算手段において作成されたイベントを区別する
識別子を付与する手段と、この識別子の値が前記イベン
ト作成手段において作成されたことを示す値と等しいイ
ベントが前記イベント記憶手段により記憶されるとき、
その記憶されるイベントに対して前記補助時刻算出手段
により算出された補助時刻を記憶する補助時刻記憶手段
と、前記補助時刻記憶手段が記憶している補助時刻を越
えない範囲で、現在のシミュレーション時刻を算出する
現時刻算出手段を具備し、前記イベント記憶手段と前記
イベント取出手段と前記回路動作計算手段と前記現在時
刻算出手段は並行して動作し得ることを特長としてい
る。
作用 本発明の論理シミュレーション方法においては、イベ
ント作成ステップにおいて作成されたイベントと回路動
作計算ステップにおいて作成されたイベントを識別子を
用いて区別し、イベント作成ステップにおいて作成され
たイベントに対して算出された補助時刻を用いて、現在
のシミュレーション時刻を算出することにより、論理シ
ミュレーションの実行と並行して、イベント作成ステッ
プにおいて作成されたイベントをイベント記憶ステップ
において記憶することを可能としている。すなわち、イ
ベント作成ステップは、論理回路に加えられる所望の信
号状態の変化を表すデータを未処理のイベント群として
作成する。イベント群を所定の順序に並べるステップ
は、イベント作成ステップにおいて作成されたイベント
群を所定の順序に並べる。補助時刻算出ステップは、こ
の所定の順序に並べられた各イベントに対して、当該イ
ベントより後方に位置するイベント群のイベント時刻の
最小値を当該イベントの補助時刻として算出する。イベ
ント記憶ステップは、未処理のイベント群を記憶する。
イベント取出ステップは、イベント記憶ステップにおい
て記憶された未処理のイベント群の中から現在のシミュ
レーション時刻と等しいイベント時刻を持つイベントを
取り出す。回路動作計算ステップは、イベント記憶ステ
ップにおいて記憶された未処理のイベント群の中からイ
ベント取出ステップにおいて取り出されたイベントを入
力データとし、イベント駆動型のアルゴリズムを用いて
シミュレーション対象とする論理回路の信号状態の変化
を算出し、算出した結果を表すイベントを新たな未処理
のイベントとして作成する。識別子を付与するステップ
は、イベントに、イベント作成ステップにおいて作成さ
れたイベントと回路動作計算ステップにおいて作成され
たイベントを区別する識別子を付与する。補助時刻記憶
ステップは、識別子の値がイベント作成ステップにおい
て作成されたことを示す値と等しいイベントがイベント
記憶ステップにより記憶されるとき、その記憶されるイ
ベントに対して補助時刻算出ステップにより算出された
補助時刻を記憶する。現在時刻算出ステップは、補助時
刻記憶ステップが記憶している補助時刻を越えない範囲
で、現在のシミュレーション時刻を算出する。
また、本発明の論理シミュレーション装置において
は、イベント作成手段において作成されたイベントと回
路動作計算手段において作成されたイベントを識別子を
用いて区別し、イベント作成手段において作成されたイ
ベントに対して算出された補助時刻を用いて、現在のシ
ミュレーション時刻を算出することにより、論理シミュ
レーションの実行と並行して、イベント作成手段におい
て作成されたイベントをイベント記憶手段において記憶
することを可能としている。すなわち、イベント作成手
段は、論理回路に加えられる所望の信号状態の変化を示
すデータを未処理のイベント群として作成する。イベン
ト群を所定の順序に並べる手段は、イベント作成手段に
おいて作成されたイベント群を所定の順序に並べる。補
助時刻算出手段は、この所定の順序に並べられた各イベ
ントに対して、当該イベントより後方に位置するイベン
ト群のイベント時刻の最小値を当該イベントの補助時刻
として算出する。イベント記憶手段は、未処理のイベン
ト群を記憶する。イベント取出手段は、イベント記憶手
段において記憶された未処理のイベント群の中から現在
のシミュレーション時刻と等しいイベント時刻を持つイ
ベントを取り出す。回路動作計算手段は、イベント記憶
手段において記憶された未処理のイベント群の中からイ
ベント取出手段において取り出されたイベントを入力デ
ータとし、イベント駆動型のアルゴリズムを用いてシミ
ュレーション対象とする論理回路の信号状態の変化を算
出し、算出した結果を表すイベントを新たな未処理のイ
ベントとして作成する。識別子を付与する手段は、イベ
ントに、イベント作成手段において作成されたイベント
と回路動作計算手段において作成されたイベントを区別
する識別子を付与する。補助時刻記憶手段は、識別子の
値がイベント作成手段において作成されたことを示す値
と等しいイベントがイベント記憶手段により記憶される
とき、その記憶されるイベントに対して補助時刻算出手
段により算出された補助時刻を記憶する。現在時刻算出
手段は、補助時刻記憶手段が記憶している補助時刻を越
えない範囲で、現在のシミュレーション時刻を算出す
る。
実施例 以下では、取り出し処理、評価処理,伝達処理によっ
て発生したイベントと投入イベントを区別する識別子を
「色」と名付け、色という言葉を用いて説明を行う。
第1図は、本発明の論理シミュレーション装置の第1
の実施例を示す構成図である。第1図中、1は現在時刻
出力部,2はイベント投入部,3はネットワーク,4,5は論理
シミュレーションプロセッサ,6は時刻記憶部,7,8はイベ
ント記憶部であり、イ,ロ,ハ,ニ,ホ,ヘ,ト,チ,
リ,ヌ,ル,ヲ,ワは信号線である。
また、第11図は、本発明の論理シミュレーション装置
で処理するデータすなわちイベントの、データ構造の第
1の例を示す構造図である。第11図中a,b,c,d,e,fはイ
ベントであり、T1,T2,T3はイベント時刻,S1,S2,S3は後
状態,OTHERS1,OTHERS2,OTHERS3は付加情報,C1,C2,C3は
色,t1,t3は補助時刻,D1,D3は行先識別子である。
現在時刻出力部1は、現在時刻を信号線「イ」に出力
する。現在時刻の初期値は0である。今、現在時刻T2で
あるとする。
イベント投入部2は、イベント時刻,後状態,付加情
報,色,行先識別子と補助時刻からなる投入イベント群
を記憶している。ただし、補助時刻は、そのイベントの
後に信号線[ロ」に出力されるイベントのイベント時刻
の最小値を表す値である。補助時刻を計算するアルゴリ
ズムは後に述べる。補助時刻は、投入イベントの先行識
別子ごとに、個別に計算されている。
また、投入イベントの色は全て赤である。
以下の説明の都合上、投入イベントの一つをイベント
aで代表して表し、イベントaのイベント時刻をT1(た
だし、T1≧T2),後状態をS1,付加情報をOTHERS1,色をC
1,行先識別子をD1,補助時刻をt1で表す。イベント投入
部2は、イベントaを信号線「ロ」に出力する。
ネットワーク3は、信号線「ロ」からイベントaを受
け取り、行先識別子D1が論理シミュレーションプロセッ
サ4を表しているならばイベントaから行識別子D1を取
り除いたイベントbを信号線「ハ」に出力し、行先識別
子D1が論理シミュレーションプロセッサ5を表している
ならばイベントbを信号線「チ」に出力する。
以下、行先識別子D1が論理シミュレーションプロセッ
サ4を表している場合を例にとって説明を行う。
論理シミュレーションプロセッサ4は、イベントを記
憶するイベント記憶部7を有しており、信号線「ハ」か
らイベントbを受け取ると、イベントbから色C1と補助
時刻t1を取り除いたイベントcを一端イベント記憶部7
に記憶する。論理シミュレーションプロセッサ4は、イ
ベント記憶部7中に、イベントcを記憶したとき、イベ
ントbの色C1が赤であった場合には、イベントbの補助
時刻t1を信号線「ホ」に出力するとともに、時刻記憶信
号を信号線「ヘ」に出力する。論理シミュレーションプ
ロセッサ4は、イベント記憶部7にイベントを記憶した
とき、その記憶するイベントの元になった色を取り除く
前のイベントの色が赤でなかった場合には、信号線
「ホ」,「ヘ」に何も出力しない。
また、論理シミュレーションプロセッサ4は、信号線
「イ」から現在時刻を読み込み、現在時刻と等しいイベ
ント時刻T2を持つイベントの一つdをイベント記憶部7
から取り出す。以下の説明の都合上、イベントdの後状
態をS2,付加状態をOTHERS2で表す。論理シミュレーショ
ンプロセッサ4は、イベントdに青い色C2を付加してイ
ベントeとし、イベントeが表す信号状態変化が原因と
なって発生する。シミュレーション対象とする論理回路
中の信号状態変化を算出し、算出結果を表す、イベント
時刻T3,後状態S3,付加情報OTHERS3を含むイベントfを
信号線「ニ」に出力する。イベントfの補助時刻t3に
は、どんな値を設定してもかまわない。論理シミュレー
ションプロセッサ4は、イベントfを処理すべき論理シ
ミュレーションプロセッサの識別子をイベントfの行先
識別子D3とする。論理シミュレーションプロセッサ4
は、信号線「ニ」に出力するイベントの色は常に青とす
る。従って、イベントfの色C3は青である。イベント記
憶部7に記憶されたイベントcは、現在時刻がT1になっ
たときにイベント記憶部7から取り出される。また、論
理シミュレーションプロセッサ4は、青のイベントが自
らの中に存在するかあるいは現在時刻と等しいイベント
時刻を持つイベントがイベント記憶部7の中に存在する
ならば信号線「ト」に真値を出力し、青のイベントが自
らの中に存在せず、かつ、現在時刻と等しいイベント時
刻を持つイベントがイベント記憶部7の中に存在しない
ならば信号線「ト」に偽値を出力する。
以上の説明では、論理シミュレーションプロセッサ4
がイベントbを受け取ってからイベントfを出力するま
での過程を順に追ったが、論理シミュレーションプロセ
ッサ4はパイプライン処理を行い、複数のイベントを同
時に処理することができる。
イベントaの行先識別子D1が論理シミュレーションプ
ロセッサ4ではなく論理シミュレーションプロセッサ5
を表していた場合には、論理シミュレーションプロセッ
サ5が信号線「チ」からイベントbを受け取り、論理シ
ミュレーションプロセッサ4と同様にして、イベントb
から色C1,補助時刻t1を取り除いたイベントcをイベン
ト記憶部8に記憶し、イベント記憶部8からイベント時
刻が現在時刻と等しいイベントを取り出して、信号線
「リ」に算出結果を表すイベントを色を青として出力
し、イベント記憶部8にイベントを記憶したときに、そ
の記憶したイベントの元になった色を取り除く前のイベ
ントの色が赤であった場合にはその元になったイベント
の補助時刻を信号線「ヌ」に、時刻記憶信号を信号線
「ル」に出力し、青のイベントが自らの中に存在するか
あるいは現在時刻と等しいイベント時刻を持つイベント
がイベント記憶部8の中に存在するならば真値を、青の
イベントが自らの中に存在せず、かつ、現在時刻と等し
いイベント時刻を持つイベントがイベント記憶部8の中
に存在しないならば偽値を信号線「ヲ」に出力する。
並列に配置された論理シミュレーションプロセッサ4
と論理シミュレーションプロセッサ5は独立して動作
し、並列処理を行うことができる。
ネットワーク3は、信号線「ニ」または信号線「リ」
からイベントを受け取る。ネットワーク3が受け取った
イベントをイベントfで代表して表すと、ネットワーク
3は、先行識別子D3が論理シミュレーションプロセッサ
4を表しているならばイベントfから先行識別子D3を取
り除いたイベントを信号線「ハ」に出力し、行先識別子
D3が論理シミュレーションプロセッサ5を表しているな
らばイベントfから行先識別子D3を取り除いたイベント
を信号線「チ」に出力する。
論理シミュレーションプロセッサ4または論理シミュ
レーションプロセッサ5は再びこのイベントを受け取
り、シミュレーション対象とする論理回路の動作を算出
し、算出結果を表す、色が青であるイベントを信号線
「ニ」または信号線「リ」に出力する。
時刻記憶部6は、信号線「ヘ」から時刻記憶信号を受
け取ったときの信号線「ホ」の値と、信号線「ル」から
時刻記憶信号を受け取ったときの信号線「ヌ」の値をそ
れぞれ記憶し、最後に記憶した信号線「ホ」,信号線
「ヌ」の値のうち大きくない方を信号線「ワ」に出力す
る。
現在時刻出力部1は、信号線「ト」,「ヲ」の両方の
値が偽値になったときに現在時刻の更新を開始し、現在
時刻が信号線「ワ」の値よりも小さく、かつ、信号線
「ト」,「ヲ」の値が共に偽値である限り現在時刻を1
ずつ進める。現在時刻出力部1は、現在時刻が信号線
「ワ」の値と等しくなるか、信号線「ト」,「ヲ」の少
なくとも一方の値が真値になったときに、現在時刻の更
新を停止する。
本実施例の論理シミュレーション装置は、投入イベン
トがイベント投入部により出力されてから論理シミュレ
ーションプロセッサ中のイベント記憶部に記憶されるま
で、そのイベントの色を赤とし、一端イベント記憶部に
記憶された後にイベント記憶部から取り出されたイベン
トおよびそのイベントを処理した結果発生するイベント
の色を青として、色を用いてイベントを区別し、さら
に、将来イベント記憶部に記憶され得る投入イベントの
イベント時刻の最小値を時刻記憶部により記憶し、現在
時刻の更新範囲を時刻記憶部が記憶している値以下に制
限することにより、論理シミュレーションプロセッサ中
に赤のイベントが存在しても、論理シミュレーションプ
ロセッサ中から青のイベントがなくなり、イベント記憶
部中から現在時刻と等しいイベント時刻を持つイベント
がなくなりさえすれば、現在時刻の更新を開始すること
ができる。
また、本実施例の論理シミュレーション装置では、論
理シミュレーションプロセッサ4は、青のイベントが自
らの中に存在するか現在時刻と等しいイベント時刻を持
つイベントがイベント記憶部7の中に存在するならば信
号線「ト」に真値を出力し、青のイベントが自らの中に
存在せず、かつ、現在時刻と等しいイベント時刻を持つ
イベントがイベント記憶部7の中に存在しないならば信
号線「ト」に偽値を出力するとしたが、論理シミュレー
ションプロセッサ中のイベント記憶部以外のパイプライ
ン段全てに比較器を設けて各パイプライン段中のイベン
トのイベント時刻と現在時刻を比較させ、論理シミュレ
ーションプロセッサ4に、自らの中に現在時刻と等しい
イベント時刻を持つ青のイベントが存在するか現在時刻
と等しいイベント時刻を持つイベントがイベント記憶部
7の中に存在するならば信号線「ト」に真値を出力さ
せ、自らの中に現在時刻と等しいイベント時刻を持つ青
のイベントが存在せず、かつ、現在時刻と等しいイベン
ト時刻を持つイベントがイベント記憶部7の中に存在し
ないならば信号線「ト」に偽値を出力させるようにして
もよい。論理シミュレーションプロセッサ5も同様であ
る。このようにすれば、論理シミュレーションプロセッ
サが青のイベントを処理している期間にも現在時刻を更
新することができるので、よりシミュレーションの高速
化を図ることができる。
第13図は補助時刻の計算アルゴリズムの一例を示すフ
ローチャートである。
投入イベントの数をNで表し、投入イベントは、投入
する順にE[1]〜E[N]とする。
補助時刻は、E[N]から始め、E[N−1],E[N
−2],・・・,E[2],E[1]の順に、以下のように
して計算して行く。
まず、E[N]の補助時刻を、いかなるイベントのイ
ベント時刻よりも大きな値UNLIMITEDとする。次いで、
変数jをN−1から1まで順次減らしながら、E[j]
の補助時刻を、E[j+1]の補助時刻とE[j+1]
のイベント時刻のうちの大きくない方とする。
このアルゴリズムを用いれば、投入イベントE[1]
〜E[N]の全ての補助時刻を、投入イベント数Nに比
例したオーダーで計算することができる。
第2図は、本発明に係わる論理シミュレーションプロ
セッサの第1の実施例を示す構成図である。第2図中1
1,12はバッファメモリ,13,15,16はパイプライン段,14は
イベント記憶部,17はORゲートであり、あ,い,う,
え,お,か,き,く,け,こ,イ,ハ,ニ,ホ,ヘ,ト
は信号線である。
バッファメモリ11は、複数のイベントを記憶すること
ができ、色が青であるイベントを信号線「ハ」から受け
取り、一時的に記憶する。バッファメモリ11は、記憶し
たイベントを、記憶した順に信号線「あ」に出力する。
また、バッファメモリ11は、自らの中にイベントが存在
するとき信号線「い」に真値を出力し、自らの中にイベ
ントが一つも存在しないとき信号線「い」に偽値を出力
する。
バッファメモリ12は、複数のイベントを記憶すること
ができ、色が赤であるイベントを信号線「ハ」から受け
取り、一時的に記憶する。バッファメモリ12は、記憶し
たイベントを、記憶した順に信号線「う」に出力する。
パイプライン段13は、信号線「あ」および信号線
「う」からイベントを受け取り、受け取ったイベントを
そのまま信号線「え」に出力する。パイプライン段13
は、信号線「あ」,「う」のどちらからもイベントを受
け取れる場合には、信号線「あ」のイベントを優先的に
受け取る。また、パイプライン段13は、自らの中に青の
イベントが存在するならば信号線「お」に真値を出力
し、自らの中に青のイベントが存在しないならば信号線
「お」に偽値を出力する。
以下、信号線「え」に第11図のイベントbが出力され
た場合を例にとって説明する。
イベント記憶部14は、信号線「え」からイベントbを
受け取り、イベントbから色C1と補助時刻t1を取り除い
たイベントcを記憶し、イベントbを消去する。また、
イベント記憶部14はイベントbの色C1が赤であった場合
には、イベントトbの補助時刻t1を信号線「ホ」に出力
し、信号線「ヘ」に時刻記憶信号を出力する。イベント
記憶部14は、イベントbの色C1が青であった場合には、
信号線「ホ」,「ヘ」に何も出力しない。また、イベン
ト記憶部14は、信号線「イ」から現在時刻を読み込み、
自らの中に現在時刻と等しいイベント時刻を持つイベン
トが存在するならば信号線「き」に真値を出力し、自ら
の中に現在時刻と等しいイベント時刻を持つイベントが
存在しないならば信号線「き」に偽値を出力する。
今、現在時刻がT2であるとする。
パイプライン段15は、信号線「イ」から現在時刻を読
み込み、信号線「か」を経て、現在時刻と等しいイベン
ト時刻T2を持つイベントの一つであるイベントdをイベ
ント記憶部14から取り出し、イベントdに青い色C2を付
与したイベントeを信号線「く」に出力し、イベントd
を消去する。また、パイプライン段15は、自らの中にイ
ベントが存在するならば信号線「け」に真値を出力し、
自らの中にイベントが存在しないならば信号線「け」に
偽値を出力する。
パイプライン段16は、信号線「く」からイベントeを
受け取り、評価処理,伝達処理を行って、イベントeが
表す信号状態変化が原因となって発生するシミュレーシ
ョン対象となる論理回路中の信号状態変化を算出し、算
出結果を表すイベントfを信号線「ニ」に出力する。イ
ベントeは消去する。パイプライン段16は、信号線
「ニ」に出力するイベントの色を、常に青とする。ま
た、パイプライン段16は、自らの中にイベントが存在す
るならば信号線「こ」に真値を出力し、自らの中にイベ
ントが存在しないならば信号線「こ」に偽値を出力す
る。
ORゲート17は、信号線「い」,「お」,「き」,
「け」,「こ」の値の少なくとも一つが真値であるとき
信号線「ト」に真値を出力し、信号線「い」,「お」,
「き」,「け」,「こ」の値が全て偽値であるとき信号
線「ト」に偽値を出力する。
本実施例の論理シミュレーションプロセッサによれ
ば、イベント記憶部に記憶される以前の投入イベントの
色は赤のまま変更せず、一端イベント記憶部に記憶され
た後イベント記憶部から取り出されたイベントとそのイ
ベントを処理した結果発生するイベントの色を青として
イベントを色で区別し、論理シミュレーションプロセッ
サ中に赤のイベントが存在するか否かに係わらず、イベ
ント記憶部中から現在時刻と等しいイベント時刻を持つ
イベントがなくなり、かつ、バッファメモリおよび各パ
イプライン段中から青のイベントがなくなったとき、信
号線「ト」に偽値を出力することができる。
また、本実施例の論理シミュレーションプロセッサに
よれば、イベントの色が赤であるか青であるかに応じて
イベントを異なるバッファメモリに格納し、青のイベン
トを優先的に処理することにより、赤のイベントの存在
によって青のイベントの処理が遅れるのを防止すること
ができる。
本実施例では、バッファメモリ11は、自らの中にイベ
ントが存在するとき真値を、自らの中にイベントが存在
しないとき偽値を信号線「い」に出力し、パイプライン
段13は、自らの中に青のイベントが存在するとき真値
を、自らの中に青のイベントが存在しないとき偽値を信
号線「お」に出力し、パイプライン段15は、自らの中に
イベントが存在するとき真値を、自らの中にイベントが
存在しないとき偽値を信号線「け」に出力し、パイプラ
イン段16は、自らの中にイベントが存在するとき真値
を、自らの中にイベントが存在しないとき偽値を信号線
「こ」に出力するとしたが、バッファメモリ11,パイプ
ライン段13,パイプライン段15,パイプライン段16中に比
較器設けて、それぞれの内部に存在するイベントのイベ
ント時刻と信号線「イ」の存在時刻を比較させ、バッフ
ァメモリ11には、自らの中に現在時刻と等しいイベント
時刻を持つイベントが存在するとき真値を、自らの中に
現在時刻と等しいイベント時刻を持つイベントが存在し
ないとき偽値を信号線「い」に出力させ、パイプライン
段13には、自らの中に現在時刻と等しいイベント時刻を
持つ青のイベントが存在するとき真値を、自らの中に現
在時刻と等しいイベント時刻を持つ青のイベントが存在
しないとき偽値を信号線「お」に出力させ、パイプライ
ン段15には、自らの中に現在時刻と等しいイベント時刻
を持つイベントが存在するとき真値を、自らの中に現在
時刻と等しいイベント時刻を持つイベントが存在しない
とき偽値を信号線「け」に出力させ、パイプライン段16
には、自らの中に現在時刻と等しいイベント時刻を持つ
イベントが存在するとき真値を、自らの中に現在時刻と
等しいイベント時刻を持つイベントが存在しないとき偽
値を信号線「こ」に出力させることも可能である。こう
した論理シミュレーションプロセッサを用いた論理シミ
ュレーション装置は、論理シミュレーションプロセッサ
中から青のイベントがなくならなくても、現在時刻と等
しいイベント時刻を持つ青のイベントが論理シミュレー
ションプロセッサ中からなくなれば、現在時刻の更新を
開始することができる。
第3図は、本発明に係わる現在時刻出力部の実施例を
示す構成図である。第3図中、21はカウンタ,22は制御
手段,23はORゲートであり、さ,し,イ,ト,ヲ,ワは
信号線である。
ORゲート23は、信号線「ト」,「ヲ」の値の少なくと
も一方が真値であるとき信号線「し」に真値を出力し、
信号線「ト」,「ヲ」の両方の値が偽値であるとき信号
線「し」に偽値を出力する。
カウンタ21は、現在時刻を常に信号線「イ」に出力し
ている。
シミュレーション開始に先立って、制御手段22は信号
線「さ」に現在時刻初期化命令を出力する。カウンタ21
は、信号線「さ」から現在時刻初期化命令を受け取る
と、現在時刻を0にする。
シミュレーション実行中は、制御手段22は、信号線
「イ」,「ワ」,「し」の値を読み込み、信号線「イ」
の値が信号線「ワ」の値よりも小さく、かつ、信号線
「し」の値が偽であるとき、信号線「さ」に現在時刻更
新命令を出力する。制御手段22は、信号線「イ」の値と
信号線「ワ」の値が等しいか、あるいは信号線「し」の
値が真値であるときには、現在時刻更新命令を出力しな
い。
カウンタ21は、信号線「さ」から現在時刻更新命令を
受け取ると、現在時刻を1進める。
第4図は本発明に係わる時刻記憶部の第1の実施例を
示す構成図である。第4図中、31,32はデータ保持手段,
33は最小値選択手段であり、す,せ,ホ,ヘ,ヌ,ル,
ワは信号線である。
データ保持手段31は、信号線「へ」から時刻記憶信号
を受け取ったとき信号線「ホ」の値を記憶し、記憶して
いる値を信号線「す」に出力する。ただし、データ保持
手段31は、信号線「ヘ」から最初の時刻記憶信号を受け
取るまでは、信号線「す」に0を出力する。
データ保持手段32は、信号線「ル」から時刻記憶信号
を受け取ったとき信号線「ヌ」の値を記憶し、記憶して
いる値を信号線「せ」に出力する。ただし、データ保持
手段32は、信号線「ル」から最初の時刻記憶信号を受け
取るまでは、信号線「せ」に0を出力する。
最小値選択手段33は、信号線「す」,「せ」の値を読
み込み、信号線「す」,「せ」の値のうち大きくない方
を信号線「ワ」に出力する。
第5図は、本発明の論理シミュレーション装置の第2
の実施例を示す構成図である。第2図中41は現在時刻出
力部,42はイベント投入部,43はネットワーク,44,45は論
理シミュレーションプロセッサ,46は注目色存在判定部,
47は注目色指定部,48は時刻記憶部,49は着色部,7,8はイ
ベント記憶部であり、イ,ロ,ハ,ニ,ト,チ,リ,
ヲ,ワ,カ,ヨ,タ,レ,ソ,ツ,ネ,ナは信号線であ
る。
また、第12図は、本発明の論理シミュレーション装置
で処理するデータすなわちイベントの、データ構造の第
2の例を示す構造図である。第12図中g,h,i,j,k,m,nは
イベントであり、T5,T6,T7はイベント時刻,S5,S6,S7は
後状態,OTHERS5,OTHERS6,OTHERS7は付加情報,C5,C6,C7
は色,D5,D7は行先識別子,t5は補助時刻である。
現在時刻出力部41は、現在時刻を信号線「イ」に出力
する。現在時刻の初期値は0である。今、現在時刻がT6
であるとする。
イベント投入部42は、イベント時刻,後状態,付加情
報,行先識別子と、第13図のアルゴリズムによって計算
された補助時刻を持つ投入イベント群を記憶している。
ただし、補助時刻は、投入イベントの行先識別子に関係
なく、全ての投入イベントを一括して計算されている。
以上の説明の都合上、投入イベントの一つをイベント
gで代表して表し、イベントgのイベント時刻をT5(た
だしT5≧T6),後状態をS5,付加情報をOTHERS5,行先識
別子をD5,補助時刻をt5で表す。
イベント投入部42は、イベントgから補助時刻t5を取
り除いたイベントhを信号線「ロ」に出力し、同時に補
助時刻t5を信号線「ナ」に出力する。ただし、イベント
投入部42は、最初の投入イベントを信号線「ロ」に出力
するまでは、信号線「ナ」に0を出力している。
着色部49は、赤,黄の2つの色のうちの一方を選んで
その値C5を信号線「ネ」に出力する。着色部49が信号線
「ネ」に出力する色の初期値は赤である。
ネットワーク43は、信号線「ロ」からイベントhを、
信号線「ネ」から色C5を受け取り、イベントhの行先識
別子D5が論理シミュレーションプロセッサ44を表してい
るならばイベントhから行先識別子D5を取り除き色C5を
付加したイベントiを信号線「ハ」に出力し、行先識別
子D5が論理シミュレーションプロセッサ45を表している
ならばイベントiを信号線「チ」に出力する。
以下、行先識別子D5が論理シミュレーションプロセッ
サ44を表している場合を例にとって説明を行う。
論理シミュレーションプロセッサ44は、イベントを記
憶するイベント記憶部7を有しており、信号線「ハ」か
らイベントiを受け取ると、イベントiから色C5を取り
除いたイベントjを一端イベント記憶部7に記憶する。
また、論理シミュレーションプロセッサ44は、信号線
「イ」から現在時刻を読み込み、現在時刻と等しいイベ
ント時刻T6を持つイベントの一つであるイベントkをイ
ベント記憶部7から取り出す。以下の説明の都合上、イ
ベントkの後状態をS6,付加情報をOTHERS6で表す。論理
シミュレーションプロセッサ44は、イベントkに青い色
C6を付加してイベントmとし、イベントmが表す信号状
態変化が原因となって発生する、シミュレーション対象
とする論理回路中の信号状態変化を算出し、算出結果を
表す、イベント時刻T7,後状態S7,付加情報OTHERS7を含
むイベントnを信号線「ニ」に出力する。論理シミュレ
ーションプロセッサ44は、イベントnを処理すべき論理
シミュレーションプロセッサの識別子をイベントnの行
先識別子D7とする。論理シミュレーションプロセッサ44
は、信号線「ニ」に出力するイベントの色は常に青とす
る。従って、イベントnの色C7は青である。イベント記
憶部7に記憶されたイベントjは、現在時刻がT5になっ
たときにイベント記憶部7から取り出される。
また、論理シミュレーションプロセッサ44は、青のイ
ベントが自らの中に存在するかあるいは現在時刻と等し
いイベント時刻を持つイベントがイベント記憶部7の中
に存在するならば真値を、青のイベントが自らの中に存
在せず、かつ、現在時刻と等しいイベント時刻を持つイ
ベントがイベント記憶部7の中に存在しないならば偽値
を信号線「ト」に出力する。
さらに、論理シミュレーションプロセッサ44は、自ら
の中に赤のイベントが存在するならば真値を、自らの中
に赤のイベントが存在しないならば偽値を信号線「カ」
に出力し、自らの中に黄のイベントが存在するならば真
値を、自らの中に黄のイベントが存在しないならば偽値
を信号線「ヨ」に出力する。
以上の説明では、論理シミュレーションプロセッサ44
がイベントiを受け取ってからイベントnを出力するま
での過程を順に追ったが、論理シミュレーションプロセ
ッサ44はパイプライン処理を行い、複数のイベントを同
時に処理することができる。
イベントhの行先識別子D5が論理シミュレーションプ
ロセッサ44ではなく論理シミュレーションプロセッサ45
を表していた場合には、論理シミュレーションプロセッ
サ45が信号線「チ」からイベントiを受け取り、論理シ
ミュレーションプロセッサ44と同様にして、イベントi
から色C5を取り除いたイベントjをイベント記憶部8に
記憶し、イベント記憶部8からイベント時刻が現在時刻
と等しいイベントを取り出して、信号線「リ」に算出結
果を表すイベントを色を青として出力し、青のイベント
が自らの中に存在するかあるいは現在時刻と等しいイベ
ント時刻を持つイベントがイベント記憶部8の中に存在
するならば真値を、青のイベントが自らの中に存在せ
ず、かつ、現在時刻と等しいイベント時刻を持つイベン
トがイベント記憶部8の中に存在しないならば偽値を信
号線「ヲ」に出力する。さらに、論理シミュレーション
プロセッサ45は、自らの中に赤のイベントが存在するな
らば真値を、自らの中に赤のイベントが存在しないなら
ば偽値を信号線「タ」に出力し、自らの中に黄のイベン
トが存在するならば真値を、自らの中に黄のイベントが
存在しないならば偽値を信号線「レ」に出力する。
並列に配置された論理シミュレーションプロセッサ44
と論理シミュレーションプロセッサ45は独立して動作
し、並列処理を行うことができる。
ネットワーク43は、信号線「ニ」または信号線「リ」
からイベントを受け取る。ネットワーク43が受け取った
イベントをイベントnで代表して表すと、ネットワーク
43は、行先識別子D7が論理シミュレーションプロセッサ
44を表しているならばイベントnから行先識別子D7を取
り除いたイベントを信号線「ハ」に出力し、行先識別子
D7が論理シミュレーションプロセッサ45を表しているな
らばイベントnから行先識別子D7を取り除いたイベント
を信号線「チ」に出力する。
論理シミュレーションプロセッサ44または論理シミュ
レーションプロセッサ45は再びこのイベントを受け取
り、シミュレーション対象とする論理回路の動作を算出
し、算出結果を表す、色が青であるイベントを信号線
「ニ」または信号線「リ」に出力する。
注目色指定部47は、赤,黄のうちのいずれか一方を選
んで注目色として信号線「ソ」に出力する。注目色の初
期値は黄である。
注目色存在判定部46は、論理シミュレーションプロセ
ッサ44が信号線「カ」,「ヨ」に出力した値と、論理シ
ミュレーションプロセッサ45が信号線「タ」,「レ」に
出力した値と、注目色指定部47が信号線「ソ」に出力し
た注目色を用いて、注目色を持つイベントが論理シミュ
レーションプロセッサ44,論理シミュレーションプロセ
ッサ45のいずれの中にも存在しないならば色変更命令を
信号線「ツ」に出力する。注目色存在判定部46は、論理
シミュレーションプロセッサ44,45の少なくとも一方に
注目色を持つイベントが存在する場合には色変更命令を
信号線「ツ」に出力しない。
着色部49は、信号線「ツ」から色変更命令を受け取る
と、信号線「ネ」に出力する色を、赤から黄あるいは黄
から赤に変更する。
注目色指定部47は、信号線「ツ」から色変更命令を受
け取ると、信号線「ソ」に出力する注目色を、黄ら赤あ
るいは赤から黄に変更する。
時刻記憶部48は、信号線「ツ」から色変更命令を受け
取ると、イベント投入部42が投入し終えたイベントの補
助時刻を信号線「ナ」から読み込み、その補助時刻を記
憶する。時刻記憶部48は、信号線「ツ」から最後に受け
取った色変更命令の一つ前の色変更命令によって記憶し
た信号線「ナ」の値を信号線「ワ」に出力する。ただ
し、時刻記憶部48は、2回目の色変更命令を信号線
「ツ」から受け取るまでは、信号線「ワ」に0を出力す
る。
現在時刻出力部41は、信号線「ト」,「ヲ」の両方の
値が偽値になったときに現在時刻の変更を開始し、現在
時刻が信号線「ワ」の値よりも小さく、かつ、信号線
「ト」,「ヲ」の値が共に偽値である限り現在時刻を1
ずつ進める。現在時刻出力部41は、現在時刻が信号線
「ワ」の値と等しくなるか、あるいは、信号線「ト」,
「ヲ」の少なくとも一方の値が真値になったときに、現
在時刻の更新を停止する。
次に、本実施例の論理シミュレーション装置によっ
て、将来イベント記憶部に記憶される投入イベントのイ
ベント時刻を現在時刻が超えることがないことを、第14
図A,第14図B,第14図Cを用いて説明する。第14図A,第14
図B,第14図Cは本発明の論理シミュレーション装置で使
用されるイベントの色の変化を説明する説明図であり、
第14図A,第14図B,第14図C中、R1は赤のイベント,Y2,Y
3,Y4は黄のイベントである。
以下の説明では、青のイベントの存在を省略し、赤,
黄の投入イベント(特に必用がない限り、単にイベント
と表現する)のみに着目して説明する。
今、イベント投入部42が投入イベントを信号線「ロ」
に出力する以前の状態を考える。論理シミュレーション
プロセッサ44,45中には赤,黄いずれのイベントも存在
しないので、注目色存在判定部46は、信号線「ソ」の注
目色にかかわらず信号線「ツ」に色変更命令を出力す
る。
これに伴って、着色部49は信号線「ネ」に出力する色
を赤から黄または黄から赤に変更し、注目色指定部47は
信号線「ソ」に出力する注目色を黄から赤または赤から
黄に変更する。また、時刻記憶部48は、信号線「ナ」の
値を記憶するが、この記憶する値は0である。
イベント投入部42が最初のイベントを信号線「ロ」に
出力するまで、注目色存在判定部46は信号線「ツ」に色
変更命令を出し続ける。
イベント投入部42が最初のイベントを信号線「ロ」へ
出力したときに着色部49が信号線「ネ」に出力している
色が赤であり、注目色指定部47が信号線「ソ」に出力し
ている注目色が黄であるとし、論理シミュレーションプ
ロセッサ44または論理シミュレーションプロセッサ45が
受け取る赤のイベントをR1で表す。以下、投入イベント
を全て論理シミュレーションプロセッサ44が受け取る場
合を例として説明する。
イベント投入部42が最初の投入イベントを信号線
「ロ」に出力し、論理シミュレーションプロセッサ44が
イベントR1を受け取ると、論理シミュレーションプロセ
ッサ44,45中に存在するイベントは、第14図Aに示すよ
うに、赤のイベントR1だけになる。従って、論理シミュ
レーションプロセッサ44,45中には注目色を持つイベン
トが存在しないので、注目色存在判定部46は信号線
「ツ」に色変更命令を出力し、信号線「ネ」の値は黄
に、注目色は赤に変更される。また、時刻記憶部48は、
イベントR1に対応する補助時刻すなわちイベントR2以後
に信号線「ロ」に出力されるイベントのイベント時刻の
最小値を記憶するが、信号線「ワ」の値は0のまま変化
しない。
この後、イベント記憶部7がイベントR1を記憶するま
では、論理シミュレーションプロセッサ44,45中に注目
色(赤)を持つイベントが存在するので、信号線「ツ」
には色変更命令が出力されず、信号線「ネ」の色,信号
線「ソ」の注目色は変更されない。この間に、黄のイベ
ントY2,Y3,Y4を論理シミュレーションプロセッサ44が受
け取るとする。このとき、論理シミュレーションプロセ
ッサ44,45中には、第14図Bに示すように、イベントR1,
Y2,Y3,Y4が存在する。
イベントR1がイベント記憶部7に記憶されると、第14
図Cに示すように、論理シミュレーションプロセッサ4
4,45中の投入イベントはY2,Y3,Y4だけとなり、注目色
(赤)を持つイベントがなくなるので、再び色変更命令
が信号線「ツ」に出力され、信号線「ネ」の色が赤に、
信号線「ソ」の注目色が黄に変更される。また、時刻記
憶部48は、イベントY4に対応する補助時刻を記憶し、信
号線「ワ」にイベントR1に対応する補助時刻を出力す
る。
このとき、投入イベントに関する、現在時刻の更新を
制限する上限が、イベントY2以後にイベント記憶部7,8
に記憶されるイベントのイベント時刻の最小値、すなわ
ち、信号線「ワ」の値であることは明らかである。以
後、同様にして信号線「ネ」の色と信号線「ソ」の注目
色と信号線「ワ」の値が順次変更されて、現在時刻更新
の上限が変更されてゆく。
このように、本実施例の論理シミュレーション装置で
は、論理シミュレーションプロセッサが受け取るイベン
トから補助時刻を取り除いても、現在時刻を更新可能な
範囲を決定することができる。
従って、本実施例の論理シミュレーション装置によれ
ば、第1図の論理シミュレーション装置と比較して、論
理シミュレーションプロセッサが処理するイベントのデ
ータ幅を小さくすることができ、論理シミュレーション
プロセッサのハードウェアを小さくすることができる。
また本実施例の論理シミュレーション装置では、論理
シミュレーションプロセッサを幾つ並列に配置しても、
時刻記憶部が記憶する補助時刻は信号線「ナ」の値一つ
だけでよい。
第6図は、本発明に係わる着色部の実施例を示す構成
図である。第6図中、51は真偽記憶手段,52は色出力手
段であり,た,ツ,ネは信号線である。
真偽記憶手段51は、真値,偽値の2つの値のうちいず
れか一方を選んで記憶し、その値を信号線「た」に出力
する。真偽記憶手段51が記憶している値の初期値は真値
である。真偽記憶手段51は、信号線「ツ」から色変更命
令を受け取ると、記憶し信号線「た」に出力している値
を、真値から偽値または偽値から真値に変更する。
色出力手段52は、信号線「た」の値を読み、その値が
真値であるときには赤を、偽値であるときには黄を信号
線「ネ」に出力する。
第7図は、本発明に係わる注目色指定部の実施例を示
す構成図である。第7図中、61は真偽記憶手段,62は色
出力手段であり、ち,ソ,ツは信号線である。
真偽記憶手段61は、真値,偽値の2つの値のうちいず
れか一方を選んで記憶し、その値を信号線「ち」に出力
する。真偽記憶手段61が記憶している値の初期値は偽値
である。真偽記憶手段61は、信号線「ツ」から色変更命
令を受け取ると、記憶し信号線「ち」に出力している値
を、偽値から真値または真値から偽値に変更する。
色出力手段62は、信号線「ち」の値を読み、その値が
真値であるときには赤を、偽値であるときには黄を信号
線「ソ」に出力する。
第8図は、本発明に係わる論理シミュレーションプロ
セッサの第2の実施例を示す構成図である。第8図中1
1,71はバッファメモリ,72,73はカウンタ,74,15,16はパ
イプライン段,75はイベント記憶部,17,76,77はORゲート
であり、あ,い,う,え,お,か,き,く,け,こ,
な,に,ぬ,ね,の,は,イ,ハ,ニ,ト,カ,ヨは信
号線である。
バッファメモリ11は、複数のイベントを記憶すること
ができる。色が青であるイベントを信号線「ハ」から受
け取り、一時的に記憶する。バッファメモリ11は、記憶
したイベントを、記憶した順に信号線「あ」に出力す
る。また、バッファメモリ11は、自らの中にイベントが
存在するとき信号線「い」に真値を出力し、自らの中に
イベントが一つも存在しないとき信号線「い」に偽値を
出力する。
バッファメモリ71は、複数のイベントを記憶すること
ができ、色が赤または黄であるイベントを信号線「ハ」
から受け取り、一時的に記憶する。バッファメモリ71
は、信号線「ハ」から受け取ったイベントの色が赤であ
る場合には信号線「な」に加算命令を出力し、信号線
「ハ」から受け取ったイベントの色が黄である場合には
信号線「に」に加算命令を出力する。
バッファメモリ71は、記憶しているイベントを、記憶
した順に信号線「う」に出力する。バッファメモリ71
は、イベントを出力した後、出力したイベントの色が赤
である場合には信号線「な」に減算命令を出力し、信号
したイベントの色が黄である場合には信号線「に」に減
算命令を出力する。
カウンタ72は、バッファメモリ71中に記憶されている
赤のイベントの数を計数する。計数値の初期値は0であ
る。カウンタ72は信号線「な」から加算命令を受け取る
と計数値を1増やし、信号線「な」から減算命令を受け
取ると計数値を1減らす。また、カウンタ72は、計数値
が0であるとき信号線「ぬ」に偽値を出力し、計数値が
0でないとき信号線「ぬ」に真値を出力する。
カウンタ73は、バッファメモリ71中に記憶されている
黄のイベントの数を計数する。計数値の初期値は0であ
る。カウンタ73は信号線「に」から加算命令を受け取る
と計数値を1増やし、信号線「に」から減算命令を受け
取ると計数値を1減らす。また、カウンタ73は、計数値
が0であるとき信号線「ね」に偽値を出力し、計数値が
0でないとき信号線「ね」に真値を出力する。
パイプライン段74は、信号線「あ」および信号線
「う」からイベントを受け取り、受け取ったイベントを
そのまま信号線「え」に出力する。パイプライン段74
は、信号線「あ」,「う」のどちらからもイベントを受
け取れる場合には、信号線「あ」のイベントを優先的に
受け取る。また、パイプライン段74は、処理しているイ
ベントの色が青であるならば真値を、処理しているイベ
ントの色が青でないならば偽値を信号線「お」に出力
し、処理しているイベントの色が赤であるならば真値
を、処理しているイベントの色が赤でないならば偽値を
信号線「の」に出力し、処理しているイベントの色が黄
であるならば真値を、処理しているイベントの色が黄で
ないならば偽値を信号線「は」に出力する。パイプライ
ン段74は、イベントを処理していないときには、信号線
「お」,「の」,「は」のいずれにも偽値を出力する。
以下、信号線「え」に第12図のイベントiが出力され
た場合を例にとって説明する。
イベント記憶部75は、信号線「え」からイベントiを
受け取り、イベントiから色C5を取り除いたイベントj
を記憶し、イベントiを消去する。また、イベント記憶
部75は、信号線「イ」から現在時刻を読み込み、自らの
中にイベント時刻が現在時刻と等しいイベントが存在す
るならば信号線「き」に真値を出力し、自らの中にイベ
ント時刻が現在時刻と等しいイベントが存在しないなら
ば信号線「き」に偽値を出力する。
今、現在時刻がT6であるとする。
パイプライン段15は、信号線「イ」から現在時刻を読
み込み、信号線「か」を経て、現在時刻と等しいイベン
ト時刻T6を持つイベントの一つであるイベントkをイベ
ント記憶部75から取り出し、イベントkに青い色C6を付
与したイベントmを信号線「く」に出力し、いベントk
を消去する。また、パイプライン段15は、自らの中にイ
ベントが存在するならば信号線「け」に真値を出力し、
自らの中にイベントが存在しないならば信号線「け」に
偽値を出力する。
パイプライン段16は、信号線「く」からイベントmを
受け取り、評価処理,伝達処理を行って、イベントmが
表す信号状態変化が原因となって発生するシミュレーシ
ョン対象とする論理回路中の信号状態変化を算出し、算
出結果を表すイベントnを信号線「ニ」に出力する。イ
ベントmは消去する。パイプライン段16は、信号線
「ニ」に出力するイベントの色を、常に青とする。ま
た、パイプライン段16は、自らの中にイベントが存在す
るならば信号線「こ」に真値を出力し、自らの中にイベ
ントが存在しないならば信号線「こ」に偽値を出力す
る。
ORゲート17は、信号線「い」,「お」,「き」,
「け」,「こ」の値の少なくとも一つが真値であるとき
信号線「ト」に真値を出力し、信号線「い」,「お」,
「き」,「け」,「こ」の値が全て偽値であるとき信号
線「ト」に偽値を出力する。
ORゲート76は、信号線「ぬ」,「の」の値の少なくと
も一方が真値であるとき信号線「カ」に真値を出力し、
信号線「ぬ」,「の」の両方の値が偽値であるとき信号
線「カ」に偽値を出力する。
ORゲート77は、信号線「ね」,「は」の値の少なくと
も一方が真値であるとき信号線「ヨ」に真値を出力し、
信号線「ね」,「は」の両方の値が偽値であるとき信号
線「ヨ」に偽値を出力する。
本実施例によれば、自らの中に赤,黄それぞれのイベ
ントが存在するか否かを示す信号を出力する論理シミュ
レーションプロセッサを実現することが可能である。
本実施例の論理シミュレーションプロセッサでは、バ
ッファメモリを2つ設けたが、赤,黄,青の各色ごとに
バッファメモリを1つずつ設け、各バッファから、赤の
イベントを記憶するバッファメモリ中にイベントが存在
するときに信号線「ぬ」に真値を、赤のイベントを記憶
するバッファメモリ中にイベントが存在しないときに信
号線「ぬ」に偽値を出力させ、黄のイベントを記憶する
バッファメモリ中にイベントが存在するときに信号線
「ね」に真値を、黄のイベントを記憶するバッファメモ
リ中にイベントが存在しないときに信号線「ね」に偽値
を出力させてもよい。このような構成をとれば、バッフ
ァメモリ中に存在するイベントを色別に計数するカウン
タを省略することができる。
また、バッファメモリは1つだけ設け、カウンタを3
つ設けて、バッファメモリ中に存在する赤,黄,青のイ
ベントの数を色別に計数することもできる。このような
構成によれば、使用するバッファメモリの数を減らすこ
とができる。
第9図は、本発明に係わる注目色存在判定部の実施例
を示す構成図である。第9図中、81,82はORゲート,83は
命令出力手段であり、ま,み,カ,ヨ,タ,レ,ソ,ツ
は信号線である。
ORゲート81は、信号線「カ」,信号線「タ」の値を読
み込み、少なくとも一方の値が真値ならば信号線「ま」
に真値を出力し、両方の値が偽値ならば信号線「ま」に
偽値を出力する。
ORゲート82は、信号線「ヨ」,信号線「レ」の値を読
み込み、少なくとも一方の値が真値ならば信号線「み」
に真値を出力し、両方の値が偽値ならば信号線「み」に
偽値を出力する。
命令出力手段83は、信号線「ソ」の値が赤であり、か
つ、信号線「また」の値が真値であるか、あるいは、信
号線「ソ」の値が黄であり、かつ、信号線「み」の値が
真値であるならば、信号線「ツ」に色変更命令を出力す
る。命令出力手段83は、その他の場合には信号線「ツ」
に色変更命令を出力しない。
第10図は、本発明に係わる時刻記憶部の第2の実施例
を示す構成図である。第10図中91,92はデータ保持手段
であり、む,ナ,ワ,ツは信号線である。
データ保持手段91は信号線「ナ」の値を記憶し、記憶
している値を信号線「む」に出力する。
データ保持手段92は信号線「む」の値を記憶し、記憶
している値を信号線「ワ」に出力する。
但し、データ保持手段91,データ保持手段92が記憶し
ている値の初期値は0である。
データ保持手段91は、信号線「ツ」から色変更命令を
受け取ると、そのときの信号線「ナ」の値を記憶し、信
号線「む」に出力する。
データ保持手段92は、信号線「ツ」から色変更命令を
受け取ると、データ保持手段91が新たな値を記憶する前
に信号線「む」に出力していた値を記憶し、信号線
「ワ」に出力する。
このような構成により、信号線「ツ」から色変更命令
を受け取ったときに、その一つ前の色変更命令を受け取
ったときの信号線「ナ」の値を信号線「ワ」に出力する
時刻記憶部を実現することができる。
発明の効果 本発明は、シミュレーションの実行と並行して投入イ
ベントを論理シミュレーションプロセッサに渡すことを
可能とした論理シミュレーション方法,論理シミュレー
ション装置の具体的構成を提供するものであり、シミュ
レーションに先立って投入イベントを全て論理シミュレ
ーションプロセッサ中のイベント記憶部に記憶すること
による、イベント記憶部の記憶容量の消費や、シミュレ
ーションを一時的に中断して投入イベントをイベント記
憶部に記憶することによるシミュレーション速度の低下
を防ぐことができるという効果がある。
また、取り出し処理,評価処理,伝達処理によって発
生したイベントと投入イベントを色という識別子を用い
て区別し、投入イベントを優先的に処理することによっ
て、投入イベントの存在による、他のイベントの処理の
遅れを防止することができる。
【図面の簡単な説明】
第1図は本発明の論理シミュレーション装置の第1の実
施例の構成図,第2図は論理シミュレーションプロセッ
サの第1の実施例の構成図,第3図は現在時刻出力部の
実施例の構成図,第4図は時刻記憶部の第1の実施例の
構成図,第5図は本発明の論理シミュレーション装置の
第2の実施例の構成図,第6図は着色部の実施例の構成
図,第7図は注目色指定部の実施例の構成図,第8図は
論理シミュレーションプロセッサの第2の実施例の構成
図,第9図は注目色存在判定部の実施例の構成図,第10
図は時刻記憶部の第2の実施例の構成図,第11図,第12
図はイベントの構造図,第13図は補助時刻の計算方法を
示すフローチャート,第14図はイベントの色の変化を示
す説明図である。 1……現在時刻出力部、2……イベント投入部、3……
ネットワーク、4,5……論理シミュレーションプロセッ
サ、6……時刻記憶部、7,8……イベント記憶部、11,12
……バッファメモリ、13……パイプライン段、14……イ
ベント記憶部、15,16……パイプライン段、17……ORゲ
ート、21……カウンタ、22……制御手段、23……ORゲー
ト、31,32……データ保持手段、33……最小値選択手
段、41……現在時刻出力部、42……イベント投入部、43
……ネットワーク、44,45……論理シミュレーションプ
ロセッサ、46……注目色存在判定部、47……注目色指定
部、48……時刻記憶部、49……着色部、51……真偽記憶
手段、52……色出力手段、61……真偽記憶手段、62……
色出力手段、71……バッファメモリ、72,73……カウン
タ、74……パイプライン段、75……イベント記憶部、6
7,77……ORゲート、81,82……ORゲート、83……命令出
力手段、91,92……データ保持手段、a,b,c,d,e,f,g,h,
i,j,k,m,n……イベント、T1,T2,T3,T5,T6,T7……イベン
ト時刻、S1,S2,S3,S5,S6,S7……後状態、OTHERS1,OTHER
S2,OTHERS3,OTHERS5,OTHERS6,OTHERS7……付加情報、C
1,C2,C3,C5,C6,C7……色、t1,t3,t5……補助時刻、D1,D
3,D5,D7……行先識別子、R1……赤のイベント、Y1,Y2,Y
3……黄のイベント、イ,ロ,ハ,ニ,ホ,ヘ,ト,
チ,リ,ヌ,ル,ヲ,ワ,カ,ヨ,タ,レ,ソ,ツ,
ネ,ナ……信号線、あ,い,う,え,お,か,き,く,
け,こ,さ,し,す,せ,た,ち,な,に,ぬ,ね。
の,は,ま,み,む……信号線。

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】シミュレーション対象とする論理回路に含
    まれる素子の入力端子および出力端子に発生する信号状
    態の変化を、信号状態の変化がいつ発生したかを表すイ
    ベント時刻と称する値と、信号状態がどういう状態に変
    化したかを表す値と、信号状態が変化した素子を表す値
    と、信号状態が変化した素子の入力端子または出力端子
    を表す値とを含むイベントと称するデータで表現し、入
    力端子の信号状態が変化した素子に対してのみ、その素
    子の出力端子の信号状態を新たに算出し、その出力端子
    の信号状態が変化した場合にのみ、その変化を表すイベ
    ントを新たに生成する、いわゆるイベント駆動型のアル
    ゴリズムを用いて、前記論理回路の動作を計算する論理
    シミュレーション方法であって、前記論理回路に加えら
    れる所望の信号状態の変化を表すデータを未処理のイベ
    ント群として作成するイベント作成ステップと、前記イ
    ベント作成ステップにおいて作成されたイベント群を所
    定の順序に並べるステップと、この所定の順序に並べら
    れた各イベントに対して、当該イベントより後方に位置
    するイベント群のイベント時刻の最小値を当該イベント
    の補助時刻として算出する補助時刻算出ステップと、未
    処理のイベント群を記憶するイベント記憶ステップと、
    前記イベント記憶ステップにおいて記憶された未処理の
    イベント群の中から現在のシミュレーション時刻と等し
    いイベント時刻を持つイベントを取り出すイベント取出
    ステップと、前記イベント記憶ステップにおいて記憶さ
    れた未処理のイベント群の中から前記イベント取出ステ
    ップにおいて取り出されたイベントを入力データとし、
    イベント駆動型のアルゴリズムを用いてシミュレーショ
    ン対象とする論理回路の信号状態の変化を算出し、算出
    した結果を表すイベントを新たな未処理のイベントとし
    て作成する回路動作計算ステップと、イベントに、前記
    イベント作成ステップにおいて作成されたイベントと前
    記回路動作計算ステップにおいて作成されたイベントを
    区別する識別子を付与するステップと、前記識別子の値
    が前記イベント作成ステップにおいて作成されたことを
    示す値と等しいイベントが前記イベント記憶ステップに
    より記憶されるとき、その記憶されるイベントに対して
    前記補助時刻算出ステップにより算出された補助時刻を
    記憶する補助時刻記憶ステップと、前記補助時刻記憶ス
    テップが記憶している補助時刻を越えない範囲で、現在
    のシミュレーション時刻を算出する現在時刻算出ステッ
    プからなり、前記イベント記憶ステップと前記イベント
    取出ステップと前記回路動作計算ステップと前記現在時
    刻算出ステップは並行して動作し得る、並列処理型の論
    理シミュレーション方法。
  2. 【請求項2】イベント作成ステップにおいて作成された
    イベントおよび回路動作計算ステップにおいて作成され
    たイベントを一時的にバッファリングするバッファリン
    グステップを含み、イベント記憶ステップは、前記バッ
    ファリングステップにおいてバッファリングされたイベ
    ント群の中から、識別子の値が所定の値に等しいイベン
    トを優先して取り出し、未処理のイベントとして記憶す
    るステップを含む請求項1記載の論理シミュレーション
    方法。
  3. 【請求項3】シミュレーション対象とする論理回路に含
    まれる素子の入力端子および出力端子に発生する信号状
    態の変化を、信号状態の変化がいつ発生したかを表すイ
    ベント時刻と称する値と、信号状態がどういう状態に変
    化したかを表す値と、信号状態が変化した素子を表す値
    と、信号状態が変化した素子の入力端子または出力端子
    を表す値とを含むイベントと称するデータで表現し、入
    力端子の信号状態が変化した素子に対してのみ、その素
    子の出力端子の信号状態を新たに算出し、その出力端子
    の信号状態が変化した場合にのみ、その変化を表すイベ
    ントを新たに生成する、いわゆるイベント駆動型のアル
    ゴリズムを用いて、前記論理回路の動作を計算する論理
    シミュレーション装置であって、前記論理回路に加えら
    れる所望の信号状態の変化を表すデータを未処理のイベ
    ント群として作成するイベント作成手段と、前記イベン
    ト作成手段において作成されたイベント群を所定の順序
    に並べる手段と、この所定の順序に並べられた各イベン
    トに対して、当該イベントより後方に位置するイベント
    群のイベント時刻の最小値を当該イベントの補助時刻と
    して算出する補助時刻算出手段と、未処理のイベント群
    を記憶するイベント記憶手段と、前記イベント記憶手段
    において記憶された未処理のイベント群の中から現在の
    シミュレーション時刻と等しいイベント時刻を持つイベ
    ントを取り出すイベント取出手段と、前記イベント記憶
    手段において記憶された未処理のイベント群の中から前
    記イベント取出手段において取り出されたイベントを入
    力データとし、イベント駆動型のアルゴリズムを用いて
    シミュレーション対象とする論理回路の信号状態の変化
    を算出し、算出した結果を表すイベントを新たな未処理
    のイベントとして作成する回路動作計算手段と、イベン
    トに、前記イベント作成手段において作成されたイベン
    トと前記回路動作計算手段において作成されたイベント
    を区別する識別子を付与する手段と、前記識別子の値が
    前記イベント作成手段において作成されたことを示す値
    と等しいイベントが前記イベント記憶手段により記憶さ
    れるとき、その記憶されるイベントに対して前記補助時
    刻算出手段により算出された補助時刻を記憶する補助時
    刻記憶手段と、前記補助時刻記憶手段が記憶している補
    助時刻を越えない範囲で、現在のシミュレーション時刻
    を算出する現在時刻算出手段を具備し、前記イベント記
    憶手段と前記イベント取出手段と前記回路動作計算手段
    と前記現在時刻算出手段は並行して動作し得る、並列処
    理型の論理シミュレーション装置。
  4. 【請求項4】イベント作成手段において作成されたイベ
    ントおよび回路動作計算手段において作成されたイベン
    トを一時的にバッファリングするバッファリング手段を
    有し、イベント記憶手段は、前記バッファリング手段に
    おいてバッファリングされたイベント群の中から、識別
    子の値が所定の値に等しいイベントを優先して取り出
    し、未処理のイベントとして記憶する手段を有する請求
    項3記載の論理シミュレーション装置。
JP5661688A 1988-03-10 1988-03-10 論理シミュレーション方法と論理シミュレーション装置 Expired - Fee Related JP2563451B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP5661688A JP2563451B2 (ja) 1988-03-10 1988-03-10 論理シミュレーション方法と論理シミュレーション装置
EP89302193A EP0332361B1 (en) 1988-03-10 1989-03-06 Method and apparatus for logic simulation
US07/319,430 US5053980A (en) 1988-03-10 1989-03-06 Method and apparatus for logic simulation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5661688A JP2563451B2 (ja) 1988-03-10 1988-03-10 論理シミュレーション方法と論理シミュレーション装置

Publications (2)

Publication Number Publication Date
JPH01230143A JPH01230143A (ja) 1989-09-13
JP2563451B2 true JP2563451B2 (ja) 1996-12-11

Family

ID=13032198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5661688A Expired - Fee Related JP2563451B2 (ja) 1988-03-10 1988-03-10 論理シミュレーション方法と論理シミュレーション装置

Country Status (3)

Country Link
US (1) US5053980A (ja)
EP (1) EP0332361B1 (ja)
JP (1) JP2563451B2 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5452231A (en) * 1988-10-05 1995-09-19 Quickturn Design Systems, Inc. Hierarchically connected reconfigurable logic assembly
JPH04123269A (ja) * 1990-09-14 1992-04-23 Fujitsu Ltd Plaのシミュレーション方式
US5490266A (en) * 1991-03-01 1996-02-06 Altera Corporation Process oriented logic simulation having stability checking
JPH05135130A (ja) * 1991-11-14 1993-06-01 Matsushita Electric Ind Co Ltd 論理シミユレーシヨン方法および論理シミユレーシヨン装置
JP3737104B2 (ja) * 1992-06-04 2006-01-18 ジリンクス,インコーポレーテッド プログラム可能な集積回路デバイスにユーザ回路を配置するタイミング駆動式の方法
US5566097A (en) * 1993-03-05 1996-10-15 International Business Machines Corporation System for optimal electronic debugging and verification employing scheduled cutover of alternative logic simulations
US5648913A (en) * 1993-03-29 1997-07-15 Xilinx, Inc. Frequency driven layout system and method for field programmable gate arrays
US5650947A (en) * 1994-01-31 1997-07-22 Fujitsu Limited Logic simulation method and logic simulator
US5680583A (en) 1994-02-16 1997-10-21 Arkos Design, Inc. Method and apparatus for a trace buffer in an emulation system
US5629857A (en) * 1994-11-15 1997-05-13 International Business Machines Corporation Method and system for indicating a status of a circuit design
US5649164A (en) * 1994-12-30 1997-07-15 International Business Machines Corporation Sets and holds in virtual time logic simulation for parallel processors
US5546562A (en) * 1995-02-28 1996-08-13 Patel; Chandresh Method and apparatus to emulate VLSI circuits within a logic simulator
US5841967A (en) 1996-10-17 1998-11-24 Quickturn Design Systems, Inc. Method and apparatus for design verification using emulation and simulation
US6049662A (en) * 1997-01-27 2000-04-11 International Business Machines Corporation System and method for model size reduction of an integrated circuit utilizing net invariants
US6101329A (en) * 1997-02-18 2000-08-08 Lsi Logic Corporation System for comparing counter blocks and flag registers to determine whether FIFO buffer can send or receive data
US5960188A (en) * 1997-03-13 1999-09-28 Delco Electronics Corporation Method for modeling electrical interconnections in a cycle based simulator
US6009256A (en) * 1997-05-02 1999-12-28 Axis Systems, Inc. Simulation/emulation system and method
US6134516A (en) * 1997-05-02 2000-10-17 Axis Systems, Inc. Simulation server system and method
US6026230A (en) * 1997-05-02 2000-02-15 Axis Systems, Inc. Memory simulation system and method
US6421251B1 (en) 1997-05-02 2002-07-16 Axis Systems Inc Array board interconnect system and method
US6321366B1 (en) 1997-05-02 2001-11-20 Axis Systems, Inc. Timing-insensitive glitch-free logic system and method
US6389379B1 (en) 1997-05-02 2002-05-14 Axis Systems, Inc. Converification system and method
US5960191A (en) 1997-05-30 1999-09-28 Quickturn Design Systems, Inc. Emulation system with time-multiplexed interconnect
US5970240A (en) 1997-06-25 1999-10-19 Quickturn Design Systems, Inc. Method and apparatus for configurable memory emulation
US6370493B1 (en) 1998-09-10 2002-04-09 Lsi Logic Corporation Simulation format creation system and method
US6813599B1 (en) * 2000-07-17 2004-11-02 Silicon Graphics, Inc. Efficient memory structure simulation for sequential circuit design verification
US6836753B1 (en) 2001-06-13 2004-12-28 Cadence Design Systems, Inc. Cone slack allocator for computing time budgets

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0138535A3 (en) * 1983-10-13 1987-01-28 British Telecommunications Plc Visual display logic simulation system
JPH0760169B2 (ja) * 1984-11-02 1995-06-28 三洋電機株式会社 論理回路のシミュレーション方法及びシミュレータ
US4787061A (en) * 1986-06-25 1988-11-22 Ikos Systems, Inc. Dual delay mode pipelined logic simulator
US4860291A (en) * 1987-12-28 1989-08-22 Tektronix, Inc. Test vector definition system employing template concept

Also Published As

Publication number Publication date
EP0332361A2 (en) 1989-09-13
JPH01230143A (ja) 1989-09-13
US5053980A (en) 1991-10-01
EP0332361A3 (en) 1991-02-06
EP0332361B1 (en) 1998-12-30

Similar Documents

Publication Publication Date Title
JP2563451B2 (ja) 論理シミュレーション方法と論理シミュレーション装置
US4775950A (en) Logic simulation system
EP0118781A2 (en) Control flow parallel computer system
US20060004980A1 (en) Address creator and arithmetic circuit
US5860019A (en) Data driven information processor having pipeline processing units connected in series including processing portions connected in parallel
JPH05135130A (ja) 論理シミユレーシヨン方法および論理シミユレーシヨン装置
JP3144950B2 (ja) 論理シミュレーション方式
US5418735A (en) Detection of event-outstripping and glitches in hardware logic simulator
JP2008129914A (ja) ソフトウェア検証用モデル生成装置、及びソフトウェア検証用モデル生成方法
JP2508620B2 (ja) 論理回路シミュレ―ション装置
JP2563454B2 (ja) 論理シミュレーション方法と論理シミュレーション装置
US5313600A (en) System for controlling the number of data pieces in a queue memory
JPH07111683B2 (ja) タスク切換機能付プロセッサ
JP2563513B2 (ja) 論理シュミレーション装置
JP2744640B2 (ja) バス衝突チェック方式
JPH043229A (ja) 論理シミュレーション装置
JPS63316141A (ja) 論理シミュレ−ションプロセッサ
JPH0290267A (ja) シミュレーション装置の入出力遅延処理装置
JPH01309140A (ja) 論理シミュレーション方法
JPH11338894A (ja) データ並び替え装置、方法及び記録媒体
JP2720778B2 (ja) ハードウェアシミュレータ
JPH05143667A (ja) 論理シミユレーシヨン方式
JPH0477349B2 (ja)
JPH0573638A (ja) 演算制御シミユレーシヨン方式
JPS63300353A (ja) 事象駆動型システムの模擬方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees