JP2563513B2

JP2563513B2 - 論理シュミレーション装置

Info

Publication number: JP2563513B2
Application number: JP22700488A
Authority: JP
Inventors: 俊之仲辻; 靖之金澤
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1988-09-09
Filing date: 1988-09-09
Publication date: 1996-12-11
Anticipated expiration: 2011-12-11
Also published as: JPH0275073A

Description

【発明の詳細な説明】産業上の利用分野本発明は論理回路の動作の検証等に用いられる論理シ
ミュレーション装置に係り、特にイベント駆動型の論理
シミュレーション装置に関するものである。

従来の技術イベント駆動型の論理シミュレーションでは、シミュ
レーション対象である論理回路中の信号状態の変化をイ
ベントの生起とみなし、各信号をそれぞれ状態変化の
列、すなわちイベント列として表現する。イベントを表
すデータには信号状態の変化の時刻「イベント時刻」
と、変化後の信号状態である「後状態」とを含む。

また、イベント駆動型の論理シミュレーションでは、
入力端子の信号状態が変化した論理素子についてのみ、
その論理素子の出力端子の信号状態を算出する。算出の
結果、出力端子の信号状態が変化した場合には、このこ
とを表すイベントが新たに生成され、この出力端子に接
続される論理素子の入力端子に伝えられる。算出の結
果、出力端子の信号状態が変化しなかった場合には、新
たなイベントの生成はなされない。

イベント駆動型の論理シミュレーションは、論理素子
の入力端子の信号状態を表すイベントを評価し、その素
子の出力端子の信号状態の変化を表すイベントを算出す
る処理（「評価処理」）と、前記評価処理で算出された
イベント群より評価可能なイベントを決定・評価する処
理（「取り出し処理」）と、論理素子の出力端子の信号
状態変化を表すイベントを、この出力端子に接続される
論理素子の入力端子に伝える処理（「伝達処理」）の３
つの処理を繰り返すことによって実行される。

従来、イベント駆動型の論理シミュレーション装置で
は、評価可能なイベントの決定方法として、２種類の方
法が提案されていた。

従来の評価可能なイベントの決定方法の第１の例（岩
波講座マイクロエレクトロニクス「VLSIの設計II」pp.1
91−210）では、論理シミュレーション装置内の全ての
イベントのうちでイベント時刻が最小であり、論理素子
の入力端子の信号状態変化を表すイベントを、評価可能
であると決定する。すなわち、イベント時刻が小さなも
のから順に評価し、それに係る論理素子の出力を算出し
てゆく方法をとる。

このような評価可能なイベントの決定処理を、以下
「同期式スケジューリング」と記す。

従来の論理シミュレーション装置の第１の例は、同期
式スケジューリングによって評価可能なイベントを決定
するものである。

次に、従来の評価可能なイベントの決定方法の第２の
例（特開昭61−110071）を説明する。この方法では、論
理シミュレーション装置全てにわたるイベント時刻最小
のイベント検索により、評価可能なイベントを決定する
（同期式スケジューリングを行う）のではなく、論理回
路を構成する各論理素子毎に独立して、評価可能なイベ
ントを決定する。

例えば、論理シミュレーション装置に、ある素子の入
力端子の信号状態を表すイベントが、その素子の全ての
入力端子に対して、それぞれ少なくとも一つイベントが
存在する場合、それらのイベント群のイベント時刻の最
小値までは、出力信号状態が算出可能である。すなわ
ち、この最小のイベント時刻を持つイベントをこの時点
での評価可能なイベントと決定できる。

また、ANDゲートの「Ｌ」入力、ORゲートの「Ｈ」入
力のように支配的入力が存在する場合、全ての入力端子
にイベントが揃わなくても、出力信号の算出が可能であ
る。このような支配的入力に対して支配されるイベント
が存在する場合には、これらの支配されるイベントが評
価対象と決定できる。

このように、各素子に独立して、評価可能なイベント
を決定する処理を、以下では、「非同期式スケジューリ
ング」と記す。

従来の論理シミュレーション装置の第２の例は、非同
期スケジューリングによって評価可能なイベントを決定
するものである。

ところで、これら２つの方式は、どちらも問題点を持
っている。

同期式スケジューリングを用いる論理シミュレーショ
ン装置では、装置内で最小のイベント時刻を持つイベン
トから順に、評価対象と決定していくことが必要である
ため、ある特定の時刻に係わるイベントの全ての処理を
完了したのを確認できるまで、別の時刻に係わるイベン
トの一切の処理はできない。従って、装置全体にわたる
時刻同期機構が必要で、並列処理化あるいはパイプライ
ン化に大きな制約を与える。

また、非同期式スケジューリングを用いる論理シミュ
レーション装置では、フィードバックループを持つ回路
のシミュレーションができない。

近年、これらの問題点を解消するために新たな方式に
よるイベント駆動型の論理シミュレーション装置が提案
されている（例えば、特願昭62−113027（特開昭63−27
8150））。

この方式は、評価可能なイベントの決定処理におい
て、前記同期式スケジューリングによる評価可能なイベ
ントの決定方法と前記非同期式スケジューリングによる
評価可能なイベントの決定方法を併用するものである。

このような評価可能なイベントの決定処理を、以下
「融合型スケジューリング」と記す。

発明が解決しようとする課題しかし、この融合型スケジューリングは前記非同期式
スケジューリング同様、並列処理性が高いがための別の
問題点を持っている。つまり、同時に並行して処理し得
るイベントの量が多いため、それらがあまりにも多くな
り過ぎた時点で、論理シミュレーション装置内でのイベ
ントの待ち合わせを行うイベントメモリがオーバーフロ
ーを起こしたり、パイプライン内をイベントが埋め尽く
すことである。

例えば、ある素子のある入力端子にイベントが発生せ
ず、他の入力端子にイベントが多量に発生した場合に
は、前記のイベントメモリのオーバーフローの危険性が
ある。

また、イベントメモリに多量に溜ったイベントが、非
同期式スケジューリングによって一度に取り出された場
合には、パイプライン内をイベントが埋め尽くし、それ
以上イベントの取り出しが不可能になる危険性がある。

このように、イベントの待ち合わせをおこなうイベン
トメモリのオーバーフローやパイプライン段の満杯状態
による装置のシミュレーション機構停止（デッドロッ
ク）は、致命的なエラーである。

本発明はこの点に鑑みてなされたもので、これらの致
命的なエラーを未然に防ぐための機構を備え、融合型ス
ケジューリングの利点を活かして、並列処理により高速
な論理シミュレーション装置を提供することを目的とす
る。

課題を解決するための手段前記問題点を解決するために請求項１記載の発明の論
理シミュレーション装置は、イベントデータの待ち合わ
せを行うイベントメモリと、このイベントメモリに格納
されているイベントデータの数を計数するカウンタと、
このカウンタの値が予め与える閾値以上になったか否か
を判別する比較器とを備えるイベントメモリ量観測機構
と、この機構の観測結果に基づき、非同期式スケジュー
リングにより評価可能なイベントを決定・抽出する第２
の評価イベント決定部の動作を停止させることができる
構成にしたものである。

また、前記問題点を解決するために請求項２記載の発
明の論理シミュレーション装置は、パイプラインの満杯
度合いを計るパイプライン状態観測機構と、このパイプ
ライン状態観測機構の観測結果に基づき、非同期式スケ
ジューリングにより評価可能なイベントを決定・抽出す
る第２の評価イベント決定部の動作を停止させることが
できる構成にしたものである。

作用請求項１記載の発明の論理シミュレーション装置は、
前記した構成により、前記のイベントメモリ量観測機構
の観測結果に基づき、イベントメモリに格納されている
イベント量が満杯に近い状態になった場合に限り、非同
期式スケジューリングによる評価イベントの決定・抽出
を停止させ、同期式スケジューリングによる評価イベン
トの決定・抽出によりイベントをイベントメモリから取
り出し、イベントメモリのオーバーフローを未然に防ぐ
ことができる。

非同期式スケジューリングのイベント待ち合わせ不成
立により、イベントメモリに多量に滞留しているイベン
トは、やがて同期式スケジューリングにより取り出され
る。同期式スケジューリングだけの場合、現在時刻と同
一の時刻を持つイベントに対してのみ処理されるので、
イベントメモリに滞留するイベント数は、高々全ゲート
の入力ピンの総数程度に抑えられる。

請求項２記載の発明の論理シミュレーション装置は、
前記した構成により、前記のパイプライン状態観測機構
の観測結果に基づき、パイプラインが満杯あるいはそれ
に近い状態になった場合に限り、非同期式スケジューリ
ングによる評価イベントの決定・抽出を停止させ、パイ
プライン中のイベントを全てイベントメモリへ登録し、
同期式スケジューリングによる評価イベントの決定・抽
出を行うことにより、パイプライン段の満杯によるデッ
ドロックを未然に防ぐことができるものである。

同期式スケジューリングだけの場合、現在時刻と同一
の時刻を持つイベントに対してのみ、イベントメモリか
らの取り出しが行われる。従って、パイプライン中に滞
留するイベントは、高々全ゲートの入力ピンの総数程度
に抑えられる。

実施例第１図は、請求項１記載の発明の論理シミュレーショ
ン装置の第１の実施例を示すブロック図である。従来の
論理シミュレーション装置の構成とは、イベントメモリ
量観測機構が付け加わった点が異なる点である。

図中10は論理シミュレーションプロセッサ、100は現
在時刻出力部、200は評価イベント決定部、210は第１の
評価イベント決定部、220は第２の評価イベント決定
部、300はイベント評価部、400はイベント伝達部、600
はイベントメモリ、700はイベントメモリ量観測機構、7
01は制御信号線、710はカウンタ、720は比較器、900は
データ選択部、901はデータ転送先決定部、a,b,c,d,e,
f,gは通信路である。

第１図に示す論理シミュレーションの動作を説明す
る。

現在時刻出力部100は、全ての論理シミュレーション
プロセッサ内に存在する全てのイベントが持つイベント
時刻の最小値を、現在時刻Tcとして出力する。

論理シミュレーションプロセッサ10は、イベントを通
信路ａから受け取る。データ選択部900は、通信路ａ及
びｆからのイベントを選択し、通信路ｂを介して評価イ
ベント決定部200に送る。論理シミュレーションプロセ
ッサ10のイベントメモリ600は、評価イベント決定部200
からイベントを受け取り記憶する。第１の評価イベント
決定部210,第２の評価イベント決定部220は、イベント
をイベントメモリ600から取り出してイベント評価部300
に送る。

第１の評価イベント決定部210は、随時イベントメモ
リ600の中に存在するイベントを参照して、現在時刻Tc
と一致するイベント時刻を持つイベントを評価可能であ
ると決定し、そのイベントをイベントメモリ600から取
り出してイベント評価部300に送る。

第２の評価イベント決定部220は、イベントメモリ600
の中に存在するイベントを参照して、各素子の、全ての
入力端子にイベントが揃ったとき、それらイベントのう
ちでイベント時刻が最小のイベントを評価可能であると
決定し、そのイベントをイベントメモリ600から取り出
してイベント評価部300に送る。

イベント評価部300では、評価イベント決定部200から
イベントを受け取り、イベントの出力状態の算出を行
う。出力状態に変化がある場合には、出力状態を更新
し、新たなイベントを生成する。生成したイベントをイ
ベント伝達部400に送る。

一方、イベント評価部300における出力状態の算出の
結果、出力状態が変化しなかった場合には新たなイベン
トの生成を行わない。

イベント伝達部400は、イベント評価部300からイベン
トを受け取り、ファンアウト情報を付加して、ファンア
ウトの数だけのイベントを生成する。

これらのイベントは、データ転送先決定部901を介し
て、ファンアウト先が自プロセッサである場合には、通
信路ｆを経て評価イベント決定部200に伝わる。一方、
ファンアウト先が外部（例えば他の論理シミュレーショ
ンプロセッサ）に対応する場合には、通信路ｇを経て外
部へ伝えられる。

なお、第１図に示す実施例において論理シミュレーシ
ョンプロセッサは並列構成にしてもよい。また、各パイ
プラインステージを並列構成にしてもよい。

イベントメモリ量観測機構700は、イベントメモリ600
に滞留するイベント数を計数するカウンタ710と比較器7
20で構成される。比較器720は、図２にその特性を示す
ように、カウンタ710の計数値Ｎが予め決定しておく閾
値Th以上になった時に、非同期式スケジューリングを停
止させるための制御信号線701を「真」とし、それ以外
の場合には制御信号線701を「偽」とする。制御信号線7
01が一度「真」となるとそれ以降は、第２の評価イベン
ト決定部220の非同期式スケジューリングを停止し、第
１の評価イベント決定部210の同期式スケジューリング
のみで評価イベントの決定を行わせる。

なお、閾値Thは固定値でなくても良く、シミュレーシ
ョン対象の回路規模に応じて異なる値としても良いし、
さらにはシミュレーションの進行につれて値を変更して
いっても良い。

また、比較器720の特性は、第３図に示すようなヒス
テリシス特性を持つものであっても良い。第３図に示す
特性は、カウンタの計数値Ｎが第１の閾値Th1以上にな
った時に前記制御信号線701を「真」とし、その後制御
信号701を「偽」に戻すのは、計数値Ｎが第２の閾値Th2
以下になった時とするものである。

この特性を利用して、制御信号線701が「真」の間だ
け第２の評価イベント決定部220の非同期式スケジュー
リングを一時停止させて、制御信号線701が再度「偽」
になった場合は、非同期式スケジューリングを再開して
も良い。

以上の構成により、論理シミュレーション装置内のイ
ベントメモリがオバーフローしそうになっていることを
事前に制御信号を用いて通知することができるので、イ
ベントを登録する際にイベントメモリがオーバーフロー
（デッドロック）することを抑止することができる。

第４図は、本発明請求項第２の論理シミュレーション
装置の第１の実施例を示すブロック図である。従来の論
理シミュレーション装置の構成とは、パイプライン状態
観測機構が付け加わった点が異なる点である。

図中10は論理シミュレーションプロセッサ、100は現
在時刻出力部、200は評価イベント決定部、210は第１の
評価イベント決定部、220は第２の評価イベント決定
部、300はイベント評価部、400はイベント伝達部、600
はイベントメモリ、800はパイプライン状態観測機構、2
01,301,401はフル信号線、801はパイプラインフル信号
線、a,b,c,d,e,f,gは通信路である。

フル信号線201は、評価イベント決定部200がイベント
で埋め尽くされているか否かを示す信号線である。フル
信号線301は、イベント評価部300がイベントで埋め尽く
されているか否かを示す信号線である。フル信号線401
は、イベント伝達部400がイベントで埋め尽くされてい
るか否かを示す信号線である。パイプライン状態観測機
構800は、論理シミュレーションプロセッサを構成する
パイプライン段がすべてイベントで満杯であるかあるい
はそれに近い状態であるかを判定するものである。パイ
プラインフル信号線801は、論理シミュレーションプロ
セッサを構成するパイプライン段がすべてイベントで満
杯であるかあるいはそれに近い状態である場合に、
「真」となる。

パイプラインフル信号線801が「真」であれば、すな
わちパイプラインが満杯状態であれば、第２の評価イベ
ント決定部220の非同期式スケジューリングを停止させ
て、パイプライン中のイベントを一度イベントメモリ60
0へ格納し、以降第１の評価イベント決定部210の同期式
スケジューリングのみでシミュレーションを進行させ
る。

第４図は、パイプライン状態観測機構による制御とイ
ベントメモリ量観測機構による制御の違いを除くと、第
１図と同じである。

なお、第４図に示す実施例において論理シミュレーシ
ョンプロセッサは並列構成にしてもよい。また、各パイ
プラインステージを並列構成にしてもよい。

第５図にパイプライン状態観測機構800の実施例を示
す。パイプライン状態観測機構800は同図に示すよう
に、フル信号線201,301,401を入力として、パイプライ
ンフル信号線801を出力とする３入力のANDゲートで構成
できる。すなわちフル信号線201,301,401のいずれもが
「真」の場合にのみパイプラインフル信号線801を
「真」とし、それ以外の場合には、パイプラインフル信
号線801を「偽」とするものである。

また、パイプライン段間にバッファメモリたとえばFI
FOメモリを設置しても良い。その場合のフル信号線201,
301,401の発生方法を以下に説明する。

バッファメモリは、任意のパイプライン段間に設置し
ても良い。ここでは、第６図（ａ），（ｂ）に示すよう
にイベント評価部300の出力側にバッファメモリを設置
する場合を例にとって説明する。評価手段部310は、イ
ベントの評価を行うパイプライン段である。

第６図（ａ）に示すように、フル信号線301は、評価
手段部310のビジー信号線302（評価手段部310にイベン
トが存在するか否かを示す信号）とバッファメモリ320
のフル信号線303とのANDをとったものとすれば良い。

また、評価手段部310が多段のパイプラインで構成さ
れている場合には、前記ビジー信号線302は、評価手段
部310のパイプラインがイベントで満杯である時、
「真」となるようにしても良い。

また、バッファメモリ320が大容量であり、それに比
べて評価手段部310におけるバッファ容量、すなわちイ
ベント数個分のバッファ容量が無視できるような場合に
は、第６図（ｂ）に示すように、評価手段部310のビジ
ー信号線302とANDをとることを省略して、バッファメモ
リ320のフル信号線303をそのままの論理でフル信号線30
1とすることもできる。

また、フル信号線303はバッファメモリ320が完全に満
杯になったか否かを示す信号の代りに、バッファメモリ
320がほとんど満杯になったか否かを示す信号を用いて
も良い。

その際の閾値は固定値でなくても良く、シミュレーシ
ョン対象の回路規模に応じて異なる値としても良いし、
さらにはシミュレーションの進行につれて値を変更して
いっても良い。

以上の構成により、論理シミュレーション装置内のパ
イプラインがオーバーフローしそうになっていることを
事前に制御信号を用いて通知することができるので、イ
ベントを取り出す際にパイプラインがオーバーフロー
（デッドロック）することを抑止することができ、上記
のような簡易な構成でもって実現することができる。

発明の効果請求項１記載の発明の論理シミュレーション装置は、
前記した構成により、通常、非同期式スケジューリング
による評価イベントの決定・抽出と同期式スケジューリ
ングによる評価イベントの決定・抽出を併用するが、前
記のイベントメモリ量観測機構の観測結果に基づき、イ
ベントメモリに格納されているイベント量が満杯に近い
状態になった場合に限り、非同期式スケジューリングに
よる評価イベントの決定・抽出を停止させ、同期式スケ
ジューリングによる評価イベントの決定・抽出によりイ
ベントをイベントメモリから取り出し、イベントメモリ
のオーバーフローを未然に防ぐことができる。

また、請求項２記載の発明の論理シミュレーション装
置は、前記した構成により、通常、非同期式スケジュー
リングによる評価イベントの決定・抽出と同期式スケジ
ューリングによる評価イベントの決定・抽出を併用する
が、前記のパイプライン状態観測機構の観測結果に基づ
き、パイプラインが満杯あるいはそれに近い状態になっ
た場合に限り、非同期式スケジューリングによる評価イ
ベントの決定・抽出を停止させ、パイプライン中のイベ
ントを全てイベントメモリへ登録し、同期式スケジュー
リングによる評価イベントの決定・抽出を行うことによ
り、パイプライン段の満杯によるデッドロックを未然に
防ぐことができる。

つまり、本発明によれば、イベントメモリのオーバー
フローやパイプラインの満杯による装置のシミュレーシ
ョン機能停止（デッドロック）を未然に防ぐことがで
き、かつ融合型スケジューリングの利点を活かして、並
列処理により高速な論理シミュレーション装置を行うこ
とができる。

【図面の簡単な説明】

第１図は請求項１記載の発明の一実施例における論理シ
ミュレーション装置のブロック図、第２図及び第３図は
前記論理シミュレーション装置で用いる比較器の特性
図、第４図は請求項２記載の発明の実施例における論理
シミュレーション装置のブロック図、第５図はパイプラ
イン状態観測機構の実施例を示す回路図、第６図（ａ）
及び（ｂ）はバッファメモリを含むパイプライン段から
フル信号を発生させる構成のブロック図である。 10……論理シミュレーションプロセッサ、 100……現在時刻出力部、200……評価イベント決定部、 210……第１の評価イベント決定部、 220……第２の評価イベント決定部、 300……イベント評価部、400……イベント伝達部、 600……イベントメモリ、 700……イベントメモリ量観測機構、 701……制御信号線、710……カウンタ、720……比較
器、 800……パイプライン状態観測機構、 801……パイプラインフル信号線、 201,301,401……フル信号線、 302……評価手段部のビジー信号線、 303……バッファメモリのフル信号線、 310……評価手段部、320……バッファメモリ、 900……データ選択部、901……データ転送先決定部。

Claims

(57)【特許請求の範囲】

【請求項１】存在する全てのイベントのイベント時刻の
最小値を越えない値を現在時刻として出力する現在時刻
出力部と、イベントデータを格納するイベントメモリ
と、素子の入力端子の信号状態変化を表すイベントのう
ちで、イベント時刻が前記現在時刻出力部が出力する現
在時刻に一致するイベントを、評価可能であるとして前
記イベントメモリからイベントを取り出す第１の評価イ
ベント決定部と、素子の入力端子の信号状態を表すイベ
ントの中から、評価可能なイベントを各素子毎に独立し
て決定・抽出する第２の評価イベント決定部と、前記イ
ベントメモリに格納されているイベントデータの数を計
数するカウンタと、このカウンタの値が予め与える閾値
以上になったか否かを判別する比較器を具備し、前記比
較器の比較結果によりイベントメモリの満杯度合いを知
り、第２の評価イベント決定部の動作を停止させる論理
シミュレーション装置。
【請求項２】イベント駆動型のアルゴリズムに基づいて
論理シミュレーションを行う論理シミュレーションプロ
セッサが複数ステージから成るパイプラインで構成さ
れ、前記パイプラインの満杯度合いを計るパイプライン
状態観測機構と、イベントデータを格納するイベントメ
モリと、存在する全てのイベントのイベント時刻の最小
値を越えない値を現在時刻として出力する現在時刻出力
部と、素子の入力端子の信号状態変化を表すイベントの
うちで、イベント時刻が前記現在時刻出力部が出力する
現在時刻に一致するイベントを、評価可能であるとして
前記イベントメモリからイベントを取り出す第１の評価
イベント決定部と、素子の入力端子の信号状態を表すイ
ベントの中から、評価可能なイベントを各素子毎に独立
して決定抽出する第２の評価イベント決定部を具備し、
前記パイプラインが満杯あるいはそれに近い状態になっ
た場合、第２の評価イベント決定部の動作を停止させる
論理シミュレーション装置。