JPS63278150A - 論理シミュレ−ション装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、論理回路の動作の検証等に用いられる論理シ
ミュレーション装置に係り、特に、イベント駆動型の論
理シミュレーション装置に関する。

さらに詳しく言えば、本発明は、シミュレーション対象
とする論理回路中のエレメントの入力端子の信号状態変
化、出力端子の信号状態変化をイベントの生起とみなし
、入力端子に信号状態変化があったエレメントについて
のみ、出力端子の信号状態を演算する論理シミュレーシ
ョン装置に関する。

従来の技術 イベント駆動型の論理シミュレーションでは、シミュレ
ーションの対象回路中の信号状態の変化を、イベントの
生起とみなし、各信号をそれぞれ−〇　− の信号状態変化の列、すなわちイベント列として表現す
る。イベントを表わすデータ（以下、混乱がない限り、
「イベント」と略記する）には、信号状態の変化の時刻
「イベント時刻」と、変化後の信号状態である「後状態
」を含む。

イベント駆動型の論理シミュレーションでは、入力端子
の信号状態が変化したエレメント（ＡＮＤ、ＮＡＮＤ、
ＯＲ，ＮＯＲ，ＸＯＲ等のゲート。

ＲＡＭ、ＲＯＭ等のメモリー、フリップフロップ、カウ
ンタ、ゲートアレイ等の機能素子、ＭＯＳトランジスタ
で実現される双方向素子やバス等を表わす仮想的な素子
）についてのみ、エレメントの出力端子の信号状態を演
算する。この結果、エレメントの出力端子の信号状態が
変化した場合には、そのエレメントの出力端子の信号状
態変化を表わすイベントが作成される。演算の結果、エ
レメントの出力端子の信号状態が変化しなかった場合に
は、エレメントの出力端子の信号状態変化を表わすイベ
ントの作成は行われない。イベント駆動型の論理シミュ
レーションは、エレメントの入力端子の信号状態変化を
表わすイベントを評価し、そのエレメントの出力端子の
信号状態を演算する処理（以下、「評価処理」と記す）
と、評価可能なイベントを決定・抽出する処理（以下、
「取出処理」と記す）の２つの処理を、繰り返すことに
よって実行される。

従来、イベント駆動型の論理シミュレーション装置では
、評価可能なイベントの決定方法として、２種類の方法
が提案されていた。この２種類の方法を、第１３図の論
理回路に、第１４図の入力信号（さ）、（シ）、（す）
、（せ）を加えた場合の動作シミュレーションを例にと
って説明する。第１３図中、Ｅ、Ｆは、正論理の論理積
を実現するエレメント（ＡＮＤゲート）、Ｇは正論理の
論理和を実現するエレメント（ＯＲゲート）である。同
図中、ｅｏ、ｅｌはエレメントＥの入力端子、ｆＯ２ｆ
１はエレメントＦの入力端子、ｇｏ９ｇ１はエレメント
Ｇの入力端子である。第１４図中［１１１〜［１８］が
各信号状態の変化を表わすイベントである。

従来の評価可能なイベントの決定方法の第１の例（たと
えば、岩披講座マイクロエレクトロニクス「ｖＬＳＩの
設計１１」ｐｐ、２０５−２０８）では、論理シミュレ
ーション装置内の全てのイベントのうちでイベント時刻
が最小であり、エレメントの入力端子の信号状態変化を
表わすイベントを、評価可能であると決定する。すなわ
ち、イベント時刻が小さなものから順に評価し、それに
係るエレメントの出力を算出してゆく方法をとる。

第１３図では、図示したように、入力信号（さ）。

（Ｌ、）、（す）、（せ）の現在値がそれぞれ「Ｌ」。

”Ｌ」、’Ｈ」＋　’Ｈ」であり、信号（そ）。

（た）の現在値がそれぞれ’ＬＪ、　　「ＨＪであり、
出力信号（ち）の現在値が「Ｈ」がである場合を考える
。また、各エレメントの動作遅延時間、各配線の伝搬遅
延時間は全てＯとする。この時点では、まず、イベント
［１１１から評価を始め、エレメントＥの出力「Ｌ」を
算出する。この値は信号（そ）に変化を与えないので、
新たなイベントは生成しない。この過程でイベント［１
１１は消費され、論理シミュレーション装置内から消滅
する。次にイベント［１２１を評価し、エレメントＦの
出力「Ｌ」を算出する。この値は信号（た）に変化を与
えるので、新たなイベント［１７］を生成する。この過
程でイベント［１２］は消費される。次いで、エレメン
トＧの入力端子ｇｏの信号状態変化としてのイベント［
１７］を評価し、エレメントＧの出力「Ｌ」を算出する
。この値は出力信号（ち）に変化を与えるので、新たな
イベント［１９］を生成する。イベント［１９］は最終
結果であり、伝達先がないので、結果表示装置に送られ
るなどして消費される。以降、イベント［１３］、［１
４］、［１８］、［１５］、［１６］の順に評価が進み
、シミュレーションが進行する。

このような評価可能なイベントの決定処理、すなわち、
論理シミュレーション装置内の全てのイベントのうちで
イベント時刻が最小であり、かつ、エレメントの入力端
子の信号状態変化を表わすイベントを、その時点での評
価可能なイベント＝　１０− と決定する処理を、以下「同期式スケジューリング」と
記す。従来の論理シミュレーション装置の第１の例は、
同期式スケジューリングによって評価可能なイベントを
決定するものである。

次に、従来の評価可能なイベントの決定方法の第２の例
（たとえば、特開昭６１−１１００７１号公報）を説明
する。この方法では、論理シミュレーション装置内金て
にわたるイベント時刻最小のイベント検索により、評価
可能なイベントを決定する（同期式スケジューリングを
行う〉のではなく、論理回路を構成する各エレメントの
出力信号状態を算出するに足るだけの入力信号状態が確
定しているかどうかを調べることにより、評価可能なイ
ベントを決定する。例えば、論理シミュレーション装置
に、あるエレメントの入力端子の信号状態変化を表わす
イベントが、そのエレメントの全ての入力端子に対して
、それぞれ少なくともひとつ存在する場合、それらのイ
ベント群のイベント時刻の最小値までは、出力信号状態
が算出可能である。すなわち、この最小のイベント時刻
を持つイベントを、この時点での評価可能なイベントと
決定できる。また、全ての入力端子にイベントが揃わな
（でも、出力信号の算出が可能な場合がある。たとえば
、ＡＮＤゲートのｒｌ」入力、ＯＲゲートのｒＨ」入力
などがそうである。このような支配的入力に対応するイ
ベントが存在する場合には、これらのイベントが評価対
象と決定できる。

このことを、第１３図、第１４図を用いて説明する。説
明の明快さのため、上記の支配的入力による評価対象の
決定は行わない場合を仮定する。

第１４図に図示したように、入力信号（さ）。

（Ｌ）、（す）、（せ）の現在値がそれぞれｒ　Ｌ　Ｊ
　、　　ｒ　Ｉ、　Ｊ　、　　ｒ　ｌ（Ｊ　、　　ｒ　
ＨＪであり、信号（そ）、（た）の現在値がそれぞれｒ
Ｌ」、ｒＨ」であり、出力信号（ち）の現在値がｒＨ」
である場合を考える。この時点で、入力信号（さ）。

（１，）、（す）、（ぜ）の状態変化を表わすイベント
［１１］〜［１６］が、論理シミュレーション装置内に
既に存在しているものとする。エレメントＥに着目すれ
ば、入力端子ｅＯ，ｅｌ上にイベント［１１］、［１４
］が揃っているので、イベント［１１１を評価し、エレ
メントＥの出力「Ｌ」を算出する。この値は信号（そ）
に変化を与えないので、新たなイベントは生成しない。

この過程でイベント［１１］を消費する。次に、入力端
子ｅｏ、ｅｌ上にイベント［１５］、［１４］が揃って
いるので、イベント［１４］が評価可能であり、評価の
結果、エレメントＥの出力ｒ　ＨＪを算出する。この値
は信号（そ）に変化を与えるので、新たなイベント［１
８］を生成する。この過程でイベント［１４］を消費す
る。一方、エレメントＦに着目すると、エレメントＥの
評価処理とは全（独立に、入力端子ｆＯ，ｆｌ上にイベ
ント［１２］、［１３］が揃っており、まずイベント［
１２］の評価の結果、信号（た）の変化を示すイベント
［１７］を生成する。この過程で、イベント［１２］を
消費する。次に、入力端子ｆＯ。

ｆｌ上にイベント［１６］、［１３］が揃っているので
、イベント［１３］の評価の結果、エレメントＦの出力
ｒ　Ｌ　Ｊを算出するが、新たなイベントは生成しない
。次にエレメントＧに着目すると、エレメントＧの評価
処理は、イベント［１１］〜［１６］が与えられた時点
では進まず、上記の過程で、イベント［１８］、［１７
］が生成された時点において進行する。すなわち、入力
端子ｇｏ、ｇｌ上にイベント［１８］、［１７］が揃う
ので、イベント［１７］が評価可能となり、その結果イ
ベント［１９］を生成する。

上記のように、エレメントＥに関する取出処理・エレメ
ントＦに関する取出処理は互いに独立して行うことがで
きる。すなわち、異なるイベント時刻を持つ複数のイベ
ント群に係る処理を、同時に並行して行うことができる
。これは、第１の例のように論理シミュレーション装置
全体に渡って、イベント時刻が最小のイベントを検索す
る必要がないからである。

このように、各エレメントごとに独立して、評価可能な
イベントを決定する処理を、以下では「非同期式スケジ
ューリング」と記す。従来の論環シミュレーション装置
の第２の例は、非同期式スケジューリングによって評価
可能なイベントを決定するものである。

発明が解決しようとする問題点 従来の論理シミュレーション装置の第１の例。

第２の例に係わらず、（１）複数台の論理シミュレーシ
ョンプロセッサによる並列処理化、ｃ２）論理シミュレ
ーションプロセッサ内の処理のパイプライン処理化の手
法を用いてシミュレーションの高速化を図ることができ
る。

従来の論理シミュレーション装置の第１の例では、装置
内の全てのイベントのうち、最小のイベント時刻を持つ
ものを検索する機構が必要である。第１３．第１４図を
用いた説明において述べたように、イベントの評価は、
［１１］→［１２］→［１７］→［１３］→［１４］→
・・・の順に行われる。しかしイベント［１１］の取出
処理の直後に、無条件にイベント［１２］の取出処理を
続けることはできない。これは、イベント［１２１の評
価処理の結果、同時刻のイベント［１７］が新たに発生
するように、イベント［１１］の評価処理が全て終了す
るまで、同時刻を持つ新たなイベントが発生するか否か
を判断できないからである。すなわち、同時刻に係るイ
ベントの全ての処理を完了したのを確認するまで、別の
時刻を持つイベントの処理は一切行えないことになる。

言い換えれば、論理シミュレーション装置全体にわたる
何らかの時刻同期機構が必要ということになる。装置全
体にわたる時刻同期機構の必要性は、従来の論理シミュ
レーション装置の第１の例の並列処理化及びパイプライ
ン処理化によるシミュレーションの高速化に、次のよう
な大きな制約を与える。

第一に、同一のイベント時刻（即ち、論理シミュレーシ
ョン装置において定められた時刻単位を用いた表現にお
ける同一のイベント時刻）を持つイベント群についての
み並列処理化またはパイプライン処理化が可能であるこ
と。時間的に精度の高いシミュレーションを行うために
、時刻単位を細かくとると、それに伴って、同一のイベ
ント時刻を持つイベントの数は減少するので、並列処理
またはパイプライン処理の効果も減少する。

第二に、複数台の論理シミュレーションプロセッサによ
る並列処理化を行う場合、上記の理由で、各論理シミュ
レーションプロセッサが同時に実行できる処理は全て同
一のイベント時刻を持つイベントに関する処理である。

各論理シミュレーションプロセッサが行うべき処理量の
ばらつきが大きい場合、並列処理の効果が大きく減少す
る。

これは、最も大きい処理量を割り当てられた論理シミュ
レーションプロセッサの処理が完了するまで、他の全て
の論理シミュレーションプロセッサは、別の時刻を持つ
イベントの処理を一切行うことができないからである。

第三に、論理シミュレーションプロセッサの台数に係ら
ず、論理シミュレーションプロセッサ内の処理をパイプ
ライン処理化した場合、いかにパイプラインバランスを
調節しても、パイプラインの稼働率が０％になる期間が
何度も生ずること。

パイプライン処理においても、パイプラインの各−１７
−一 段で同時になされる処理は、同一のイベント時刻を持つ
イベントに係る処理に限られる。従って、別の時刻を持
つイベントの処理が開始される前に、必ず一旦は全パイ
プライン段が空になっている必要があるからである。

従来の論理シミュレーション装置の第２の例ては、第１
の例が持つ上記の問題点は解消されるが、別に新たな問
題点が生ずる。フィードバックループを持つ論理回路の
シミュレーションが不可能なことである。

このことを、第１５図の論理回路に、第１６図の入力信
号（な）、りに）を加えた場合のシミュレーションを例
にとって説明する。第１５図中、Ｈ，には負論理の論理
積を実現するエレメント（ＮＡＮＤゲート）であり、ｈ
ｏ、ｈｌはエレメントＨの入力端子、ｋｏ、ｋｌはエレ
メントにの入力端子である。また、第１６図中、［２１
’ｌ。

［２２］　、［２３］は各信号状態の変化を表わすイベ
ントである。

入力信号（な）、（に）の現在値がそれぞれｒＨ，、ｒ
Ｈ」、信号（ぬ）の現在値が「Ｈ」。

出力信号（ね）の現在値がｒ］−、である場合を考える
。この時点で、入力信号〈な〉、（に）の状態変化を表
わすイベント［２１１〜［２３］が論理シミュレーショ
ン装置内に既に存在しているものとする。エレメントＨ
に着目すれば、入力端子ｈｏ上のイベント［２１］は存
在しているので、エレメントＨのシミュレーションが進
行するためには、信号（ぬ）の状態変化を表わすイベン
トが新たに必要となる。一方、信号（ぬ）に状態変化が
生ずるには、エレメントにのシミュレーションが進行す
る必要がある。エレメントＫに着目すると、既に入力端
子に１上のイベント［２３］は存在しているので、エレ
メントにのシミコレ−ジョンが進行するには、出力信号
（ね）の状態変化を表わすイベントが新たに必要となる
が、これにはエレメントＨのシミュレーションの進行が
必要である。このように、依存関係の閉回路が生じてい
るために、永久にシミュレーションは進行しないことに
なる。

本発明はこれらの点に鑑みてなされたもので、フィード
バックループを持つ論理回路をも含む論理回路シミュレ
ーション一般に適用でき、かつ並列処理効率及びパイプ
ライン処理効率が高い、高速な論理回路シミュレーショ
ンが可能な論理シミュレーション装置を提供することを
目的とする。

問題点を解決するための手段 本発明に係る論理シミュレーション装置は、評価イベン
ト決定部に、エレメントの入力端子の信号状態変化を表
わすイベントのうちで、イベント時刻が現在時刻出力部
が出力する現在時刻に一致するイベントを、評価可能で
あるとしてイベント評価部に送る第１の評価イベント取
出部と、エレメントの入力端子の信号状態変化を表わす
イベントの中から、評価可能なイベントを各エレメント
ごとに独立して決定・抽出し、評価可能な該イベントを
イベント評価部に送る第２の評価イベント取出部の両方
を設けている。

作用 本発明に係る論理シミュレーション装置は、第１の評価
イベント取出部が同期式スケジューリングを行い、第２
の評価イベント取出部が非同期式スケジューリングを行
うので、同時に処理可能なイベントの数が、同期式スケ
ジューリングのみを行う従来の第１の例の論理シミュレ
ーション装置、非同期式スケジューリングのみを行う従
来の第２の例の論理シミュレーション装置のいずれより
も多（、並列処理やパイプライン処理を行うことによっ
て、これらのいずれの論理シミュレーション装置よりも
、高速なシミュレーションを行うことができる。

また、非同期式スケジューリングだけでは評価可能であ
ると決定できないイベントも、第１の評価イベント取出
部が同期式スケジューリングにより評価可能であると決
定するので、フィードバックループが存在する論理回路
のシミュレーションを行うこともできる。

実施例 第１図は、本発明に係る論理シミュレーション＝２１− 装置の一実施例の構成図である。

図中１００は現在時刻出力部、１１０は通信路、１２０
は論理シミュレーションプロセッサ、１３０は評価イベ
ント決定部、１４０はイベント記憶部、１５０は第１の
評価イベント取出部、１６０は第２の評価イベント取出
部、１７０はイベント評価部、１７１は状態記憶部、１
７２はエレメント−入出力端子変換テーブル、１７３は
動作遅延時間記憶部、１８０はイベント伝達部、１８１
は伝搬遅延時間記憶部である。イベント記憶部１４０、
第１の評価イベント取出部１５０、第２の評価イベント
取出部１６０、イベント評価部１７０、イベント伝達部
１８０はそれぞれ独立したハードウェアにより実現され
、パイプライン処理を行うことができる。

また、第２図は、第１図の論理シミュレーション装置内
で処理されるイベントを示す説明図であり、同図中、［
イ１．Ｅ口］、［ハ］はイベントである。

以下に、イベントが、第１図の論理シミュレ一ジョン装
置の各部で、どのように処理されて、シミュレーション
が進行するかを説明する。

現在時刻出力部１００は、全ての論理シミュレーション
プロセッサ内に存在する全てのイベントが持つイベント
時刻の最小値を、現在時刻Ｔｃとして出力する。現在時
刻出力部１００の構成例については、後に述べる。

第１図中のイベント［イ１は、論理回路の入力信号を表
わすイベント群のいずれかであり、第２のフィールドに
、入力端子の信号状態変化が発生したエレメントの識別
子Ｅ１を、第１のフィールドに、そのエレメントの入力
端子の信号状態が変化した時刻（イベント時刻）Ｔ１を
、第３のフィールドに、識別子Ｅ１が示すエレメントの
いくつかの入力端子のうち、信号状態変化が発生した入
力端子の識別子Ｐ１を、第４のフィールドに、識別子Ｐ
　１．が示す入力端子の、変化後の信号状態（たとえば
、０，１．不定値等の信号値と、その信号値が、エレメ
ントが駆動した出力が、抵抗のプルアップ／プルダウン
によるものか、ハイインピーダンスか等を表わす信号強
度の組）、すなわち、後状態Ｓ１を、設定されたイベン
トとして、通信路１１０に出力される。

論理シミュレーションプロセッサ１２０は、イベント［
イ］を通信路１１０から受取る。

論理シミュレーションプロセッサ１２０中のイベント記
憶部１４０は、イベント［イ］を受け取り、記憶する。

第１の評価イベント取出部１５０．第２の評価イベント
取出部１６０は、イベント［イ１をイベント記憶部１４
０から取り出して、イベント評価部１７０に送る。

ただし、第１の評価イベント取出部１５０と第２の評価
イベント取出部１６０は、互いに独立したハードウェア
により実現され、並行して取出処理を行うことができ、
以下に述べるように、第１の評価イベント取出部１５０
は、同期式スケジューリングによってイベント評価部１
７０に送るイベントを決定し、第２の評価イベント取出
部１６０は、非同期式スケジューリングによってイベン
ト評価部１７０に送るイベントを決定する。

第１の評価イベント取出部１５０は、随時イベント記憶
部１４０の中に存在するイベントを参照して、現在時刻
Ｔｃと一致するイベント時刻を持つイベントを評価可能
であると決定し、そのイベントをイベント記憶部１４０
から取り出してイベント評価部１７０に送る。

第２の評価イベント取出部１６０は、随時イベント記憶
部１４０の中に存在するイベントを参照して、（１）各
エレメントの、全ての入力端子にイベントが揃ったとき
、それらのイベントのうちでイベント時刻が最小のイベ
ント、または（２）いずれかの入力端子の信号状態が支
配的入力状態である間に発生した、他の入力端子の信号
状態変化を表わすイベントや、フリップフロップのトリ
ガ入力のように、立上りエツジでのみエレメントの出力
端子の信号状態を変化させ得る入力端子に発生する、立
下がりエツジを表わすイベント等の、エレメントの出力
端子の信号状態を変化させないことが明らかなイベント
を評価可能であると決定し、そのイベントをイベント記
憶部１４０から取り出してイベント評価部１７０に送る
。

イベント評価部１７０は、論理シミュレーションプロセ
ッサ１２０がシミュレーションを受持つ全てのエレメン
トの、全ての入力端子の信号状態および全ての出力端子
の信号状態を記憶する状態記憶部１７１と、エレメント
の識別子から該識別子が示すエレメントの全ての入力端
子および全ての出力端子を求めるエレメント−入出力端
子変換テーブル１７２と、論理シミュレーションプロセ
ッサ１２０がシミュレーションを受持つ全てのエレメン
トの動作遅延時間を記憶する動作遅延時間記憶部１７３
を有している。イベント評価部１７０は、評価イベント
決定部１３０からイベント［イ１を受取ると、状態記憶
部１７１中の、識別子Ｅ１が示すエレメントの入力端子
のうち、識別子Ｐ１示す入力端子の信号状態を、後状態
Ｓ□に書き換える。その後、イベント評価部１７０は、
識別子Ｅ１をエレメント−入出力端子変換テーブル１７
２に入力して、識別子Ｅ１が示すニレメン２６一 トの全ての入力端子および全ての出力端子を求め、それ
らの入力端子、出力端子の信号状態を状態記憶部１７１
から読み出し、読み出した入力端子の信号状態から、識
別子Ｅ１が示すエレメントの全ての出力端子の信号状態
を算出する。イベント評価部１７０は、この結果得られ
た、識別子Ｅ１が示すエレメントの全ての出力端子の信
号状態と、状態記憶部１７１に記憶されていた、識別子
Ｅ１が示すエレメントの全ての出力端子の信号状態を比
較し、識別子Ｅ１が示すエレメントのいずれかの出力端
子の信号状態が変化した場合には、その出力端子の信号
状態を、評価の結果算出された信号状態Ｓ１に書き換え
、さらに、識別子Ｅ１後状態８１対応するエレメントの
動作遅延時間を動作遅延時間記憶部１７３から読み出し
、第２のフィールドに、識別子Ｅ１を、第３のフィール
ドに、信号状態変化が発生したエレメントの出力端子の
識別子Ｐ１を、第１のフィールドに、識別子Ｐ１が示す
出力端子の信号状態変化の時刻を表わすイベント時刻と
して、イベント時刻Ｔ１に、動作遅延時間記憶部１７３
から読み出したエレメントの動作遅延時間を加えた値Ｔ
１を、第４のフィールドに、識別子Ｐ１が示す出力端子
の信号状態変化後の信号状態（後状態）Ｓｌを、設定さ
れたイベント［口］を作成して、イベント伝達部１８０
に送る。

この状態記憶部１７１の書き換えき、動作遅延時間記憶
部１７３からの動作遅延時間の読み出しと、イベントの
作成と、該イベントをイベント伝達部１８０に送る処理
は、識別子Ｅ１が示すエレメントの出力端子のうち、評
価の結果算出された信号状態が、状態記憶部１７１に記
憶されていた信号状態と異なる、全ての出力端子に対し
て行う。イベント評価部１７０は、演算の結果、識別子
Ｅ１が示すエレメントの出力端子の信号状態が変化しな
かった場合には、前記状態記憶部１７１の書き換えと、
動作遅延時間記憶部１７３からの動作遅延時間の読み出
しと、イベント１口］の作成と、イベント時刻］をイベ
ント伝達部１８０に送る処理は行わない。イベント評価
部１７０は、これらの過程でイベント［イ］を消去する
。

イベント評価部１７０がイベント時刻Ｔ１に加えるエレ
メントの動作遅延時間は、全てのエレメントに対して同
一の値とすることも、個々のエレメントに固有の値とす
ることも可能である。また、エレメントの動作遅延時間
が、信号値の立上がり、立下がりによって異なるという
ように、後状態Ｓ１によって異なる値とすることも可能
である。また、用途によっては、エレメントの動作遅延
時間の付与は行わな（でもよい。

イベント伝達部１８０は、シミュレーション対象とする
論理回路中の各配線が、信号状態変化を前段のエレメン
トの出力端子から後段のエレメントの入力端子に伝達す
るのに要する伝搬遅延時間を記憶する伝搬遅延時間記憶
部１８１を有している。

イベント伝達部１８０は、イベント評価部１７０からイ
ベント［口］を受取ると、信号状態変化を後段につなが
るエレメントの入力端子に伝達する論理回路の配線に対
応した伝搬遅延時間を伝搬遅延時間記憶部１８１から読
み出し、後段につながるエレメントの入力端子の信号状
態変化を表わすイベントとして、第１のフィールドに、
入力端子の信号状態が変化した時刻を表わすイベント時
刻として、イベント時刻Ｔ１に、伝搬遅延時間記憶部１
８１から読み出した伝搬遅延時間を加算した値Ｔ１を、
第２のフィールドに、後段につながるエレメントの識別
子Ｅ１を、第３のフィールドに、識別子Ｅ１が示すエレ
メントのいくつかの入力端子のうち、信号状態が変化す
る入力端子の識別子Ｐ１を、第４のフィールドに、後状
態Ｓ工を、設定したイベント［ハ］を作成し、通信路１
１０に出力する。イベント伝達部１８０は、この過程で
イベント［口］を消去する。

イベント伝達部１８０が、イベント時刻Ｔ１に加算する
伝搬遅延時間は、全ての配線に対して同一の値とするこ
とも、個々の配線に固有の値とすることも可能である。

また、伝搬遅延時間が、信号値の立上がり、立下がりに
よって異なるというように、後状態Ｓ１によって異なる
値とすることも可能である。また、用途によっては、伝
搬遅延時間の付与を行わなくてもよい。

この、通信路１１０に出力されたイベント［ハ］が、再
び論理シミュレーションプロセッサ１２０に受取られ、
論理シミュレーションプロセッサ１２０内の各処理部で
処理されることによって、シミュレーションが進行する
。

ここでは、１つのイベント［イＪ（こ着目し、イベント
［イ１が各部で受ける処理を順に説明したが、論理シミ
ュレーション装置内に同時に複数のイベントが存在する
場合には、論理シミュレーション装置内の各処理部は、
パイプライン処理によって複数のイベントに対する処理
を同時に並行して行うことができる。

本実施例によれば、第１の評価イベント取出部１５０お
よび第２の評価イベント取出部１６０が、同時に並行し
て同期式スケジューリングおよび非同期式スケジューリ
ングを行うので、同時に処理可能なイベントの数が、同
期式スケジューリングのみを行う従来の第１の例の論理
シミュレーション装置、非同期式スケジューリングのみ
を行う従来の第２の例の論理シミュレーション装置のい
ずれよりも多く、パイプライン処理によって、これらの
従来のいずれの論理シミュレーション装置よりも、高速
なシミュレーションを行うことができる。また、非同期
式スケジューリングだけでは評価可能であると決定でき
ないイベントも、第１の評価イベント取出部１５０が同
期式スケジューリングにより評価可能であると決定する
ので、フィードバックループが存在する論理回路のシミ
ュレーションを行うこともできる。

本実施例では、第１の評価イベント取出部１５０と第２
の評価イベント取出部１６０は、同時に、並行してイベ
ント取出処理を行うとしたが、イベント記憶部１４０内
に、現在時刻Ｔｃに一致するイベント時刻を持つイベン
トが存在する場合には、第１の評価イベント取出部１５
０のみがイベント取出処理を行い、イベント記憶部１４
０内に、現在時刻Ｔｃに一致するイベント時刻を持つイ
ベントが存在しない場合には、第２の評価イベント取出
部１６０のみがイベント取出処理を行うというように、
第１の評価イベント取出部１５０と、第２の評価イベン
ト取出部１６０が、排他的にイベント取出処理を行って
もよい。このようにすれば、取出処理に関する、イベン
ト記憶部１４０に対するアクセスの競合が、自動的に回
避できる。

第３図は、本発明に係る論理シミュレーション装置の第
２の実施例の構成図である。図中１６０−＋。

・・・・・・、１６０−、は、第２の評価イベント取出
部、３２０は論理シミュレーションプロセッサ、３３０
は評価イベント決定部である。論理シミュレーションプ
ロセッサ３２０内で、第２の評価イベント取出部１６０
の処理速度を向上させたい場合には、第３図のように、
第２の評価イベント取出部１６０−＋、・・・・・・１
６０−ｒ、を並列に配置して並列処理を行えばよい。イ
ベント記憶部１４０．第１の評価イベント取出部１５０
．イベント評価部１７０、イベント伝達部１８０の処理
速度を向上させたい場合にも、同様に、処理速度を向上
させたい該処理部を並列に配置して並列処理を行えばよ
い。このように、本実施例によれば、パイプライン処理
の円滑さを図るために（パイプラインバランスを取るた
めに）処理速度の遅い処理部を並列に配置した構成とす
ることが容易である。

第４図は、論理シミュレーションプロセッザ３２０を並
列に配置した、本発明に係る論理シミュレーション装置
の第３の実施例の構成図である。

図中、３２０−＋、・・・・・・３２０−、は、第３図
の論理シミュレーションプロセッサ３２０である。１台
の論理シミュレーションプロセッサでは十分なシミュレ
ーション速度が得られない場合には、シミュレーション
対象とする論理回路中のエレメント群をい（つかのグル
ープに分割し、第４図のように、並列に配置した論理シ
ミュレーションプロセッサ群に、分割された各グループ
に含まれるエレメントに関するシミュレーションを行わ
せ、シミュレーション速度を向上させることができる。

個々の論理シミュレーションプロセッサに、パイプライ
ン処理を行う専用のハードウェアを必要としない場合に
は、論理シミュレーションプロセッサとしての機能を汎
用計算機とソフトウェアで実現し、そのような汎用計算
機で実現された論理シミュレーションプロセッサを並列
に配置して並列処理を行ってもよい。本実施例によれば
、同一の構成を持つ論理シミュレーションプロセッサを
複数台並列に配置して並列処理を行うことにより、論理
シミュレーションプロセッサ自体の設計変更を行うこと
なく、シミュレーションの高速化を図ることができる。

第５図は、本発明に係るイベント記憶部の第１の実施例
を示す構成図である。図中、５１０はイベントを記憶す
るイベントメモリである。

イベントメモリ５１０は、Ｘ方向にエレメントの識別子
とエレメントの入力端子の識別子の組の数に分割され、
Ｘ方向にシミュレーションで用いられる全てのイベント
時刻の数に分割されており、分割されたイベントメモリ
５１０の会話は、Ｘ座標が示すエレメントの識別子とエ
レメントの入力端子の識別子、および、Ｘ座標が示すイ
ベント時刻を持つイベントを記憶する。

イベント記憶部１４０は、通信路１１０からイベントを
受け取ると、受け取ったイベントの第２のフィールド、
第３のフィールドに格納されているエレメントの識別子
、エレメントの入力端子の識別子の組を、Ｘ座標とし、
受け取ったイベントの第１のフィールドに格納されてい
るイベント時刻をＸ座標として、受け取ったイベントを
格納すべきイベントメモリ５１０の１語を選択し、その
選択した語に、受け取ったイベントを格納すればよい。

第１の評価イベント取出部１５０は、現在時刻ＴｃをＸ
座標とするイベントメモリ５１０の語群を順次読み出し
、該語群に格納されているイベントを取り出して、イベ
ント評価部１７０に送ればよい。

第２の評価イベント取出部１６０は、随時、非同期式ス
ケジューリングを行おうとするエレメントの識別子を選
択し、該エレメントの各入力端子の識別子を順次設定し
て、エレメントの識別子とエレメントの入力端子の識別
子を組としたＸ座標上に存在するイベントメモリ５１０
の語群を順次参照して、非同期式スケジューリングによ
って評価可能なイベントを決定し、評価可能なイベント
をイベントメモリ５１０から取り出してイベント評価部
１７０に送ればよい。

本実施例によれば、（１）Ｘ座標を指定してイベントメ
モリ５１０をアクセスすることにより、同一のイベント
時刻を持つイベント群をアクセスできるので、同期式ス
ケジューリングに適し、（２）Ｘ座標を指定してイベン
トメモリ５１０をアクセスすることにより、同一のエレ
メントの識別子、同一のエレメントの入力端子の識別子
を持つイベント群をアクセスできるので、非同期式スケ
ジューリングにも遺した構造を持つイベント記憶部１４
０を実現することができる。

第６図は、本発明に係るイベント記憶部の、第２の実施
例を示す構成図である。

図中、６１０はイベントリストメモリ、６２０は第１の
変換テーブル、６３０は第２の変換テープル、６４０，
６５０．６６０はポインタ、６７０はフリーリストであ
る。

イベントリストメモリ６１０は、イベントをリスト状に
つないで記憶するメモリであり、その着目する１語は、
イベント情報と、そのイベントと同一のイベント時刻を
持つイベントのうち、そのイベントの次に、イベントリ
ストメモリ６１０に記憶されたものへのポインタ６４０
と、そのイベントと同一のイベント時刻を持つイベント
のうち、そのイベントのひとつ前に、イベントリストメ
モリ６１０に記憶されたものへのポインタ６５０と、そ
のイベントと同一のエレメントの識別子、同一のエレメ
ントの入力端子の識別子を持つイベントのうち、そのイ
ベントの次に、イベントリストメモリ６１０に記憶され
たものへのポインタ６６０からなる。

ポインタ６４０，６５０．６６０には、該当するイベン
トがない場合には、ポインタがどのイベントも指さない
ことを表わす特別な値ＮＵＬＬが代入される。

第１の変換テーブル６２０は、時刻を入力されると、イ
ベントリストメモリ６１０の中に存在する、第１の変換
テーブル６２０に入力された時刻に一致するイベント時
刻を持つイベントのうちで、最も先にイベントリストメ
モリ６１０に記憶されたものへのポインタｈｅａｄｐｔ
と、最も後でイベントリストメモリ６１０に記憶された
ものへのポインタｔａｉｌｐｔを出力する。ただし、第
１の変換テーブル６２０は、入力された時刻を持つイベ
ントがイベントリストメモリ６１０の中に存在しない場
合には、ｈｅａｄｐｔ、　ｔａｉｌｐｔの値として、Ｎ
ＵＬＬを出力する。

第２の変換テーブル６３０は、エレメントの識別子と、
エレメントの入力端子の識別子を入力されると、イベン
トリストメモリ６１０の中に存在する、入力されたエレ
メントの識別子と、エレメントの入力端子の識別子に一
致するエレメントの識別子、エレメントの入力端子の識
別子を持つイベントのうちで、最も先にイベントリスト
メモリ６１０に記憶されたものへのポインタｈｅａｄｐ
ｎと、最も後でイベントリストメモリ６１０に記憶され
たものへのポインタｔａｉｌｐｎを出力する。ただし、
第２の変換テーブル６３０は、入力されたエレメントの
識別子と、エレメントの入力端子の識別子に一致する識
別子を持つイベントがイベントリストメモリ６１０の中
に存在しない場合には、ｈｅａｄｐｎ、　ｔａｉｌｇ）
ｎの値として、ＮＵＬＬを出力する。

フリーリスト６７０は、イベント情報を格納していない
イベントリストメモリの語（以下、未使用の語と記す）
を登録しているメモリである。

イベント記憶部１４０は、通信路１１０がらイベントを
受け取ると、フリーリスト６７０がら未使用のイベント
リストメモリの１語を取り出し、その語のイベント情報
に、受け取ったイベントを格納すると共に、イベントリ
ストメモリ中の会話のポインタ６４０，６５０．６６０
第１の変換テーブルの、受け取ったイベントのイベント
時刻に対応するｈｅａｄｐｔ、　ｔａｉｌｐｔ、および
、第２の変換テーブルの、受け取ったイベントのエレメ
ントの識別子、エレメントの入力端子の識別子に対応す
るｈｅａｄｐｎ、　ｔａｉｌｐｎを、上記の関係を満た
すように書き換えればよい。

第１の評価イベント取出部１５０は、現在時刻Ｔｃを第
１の変換テーブル６２０に入力してｈｅａｄｐｉを読み
出し、まずｈｅａｄｐｔが示すイベントリストメモリの
１語に着目して、着目した語中のイベント情報をイベン
トとしてイベント評価部１７０に送り、イベントリスト
メモリの中の会話のポインタ６４０，６５０，６６０、
第１の変換テーブルの、現在時刻Ｔｃに対応するｈｅａ
ｄｐｔ、　ｔａｉｌｐｔ、および、第２の変換テーブル
の、イベント評価部１７０に送ったイベントのエレメン
トの識別子、エレメントの入力端子の識別子に対応する
ｈｅａｄｐｎ　。

ｔａｉｌｐｎを、上記の関係を満たすように書き換え、
着目していた語をフリーリスト６７０に登録して、１つ
のイベントの取り出しを行い、以下、そのときに着目し
ていた語のポインタ６４０が示す語に順次着目する語を
変更して、取出処理を行えばよい。

第２の評価イベント取出部１６０は、随時、非−４１＝ 同期式スケジューリングを行おうとするエレメントの識
別子を選択し、該エレメントの各入力端子の識別子を順
次設定して、エレメントの識別子とエレメントの入力端
子の識別子を組として第２の変換テーブルに入力してｈ
ｅａｄｐｎを読み出し、いずれかのエレメントの入力端
子の識別子に対して、ｈｅａｄｐｎがＮＵＬＬであれば
該エレメントの入力端子の識別子が示す入力端子上には
イベントが存在しないと判断し、いずれのエレメントの
入力端子の識別子に対しても、ｈｅａｄｐｎｆＪ＜Ｎ　
Ｕ　Ｌ　Ｌでなければ該エレメントの全ての入力端子上
にイベントが揃っていると判断して、非同期式スケジュ
ーリングを行えばよい。

本実施例によれば、イベントリストメモリ６１０は、論
理シミュレーション装置内に同時に存在するイベントを
記憶するに足るだけの記憶容量があればよいので、第５
図の例と比較して、少ない記憶容量でイベント記憶部１
４０を構成できる。

第７図は、本発明に係る現在時刻出力部の一実施例を示
す構成図である。

図中、７１０はＴｃ出力部、７２０は判定部、７３０は
存在判定部、７４０は時刻比較部、７５０は論理積部で
ある。

Ｔｃ出力部７１０は、現在時刻Ｔｃを出力する。Ｔｃの
初期値はＯである。

存在判定部７３０は、論理シミュレーション装置内に存
在する全てのイベント記憶部１４０と同数膜けられ、各
イベント記憶部１４０と１対１に対応付けられている。

各存在判定部７３０は、自らが対応付けられているイベ
ント記憶部１４０内に、イベント時刻がＴｃに一致する
イベントが１つ以上存在すれば真値を出力し、自らが対
応付けられているイベント記憶部１４０内にイベント時
刻がＴｃに一致するイベントが１つも存在しなければ偽
値を出力する。

時刻比較部７４０は、論理シミュレーション装置内に存
在する全ての第１の評価イベント取出部１５０、全ての
第２の評価イベント取出部１６０、全てのイベント評価
部１７０．全てのイベント伝達部１８０の総数と同数膜
けられ、それらの各処理部と１対１に対応付けられてい
る。各時刻比較部７４０は、自らが対応付けられている
処理部の中にイベントが存在する場合には、そのイベン
トが持つイベント時刻Ｔと前記Ｔｃを比較して、Ｔｃ＜
Ｔならば真値を出力し、Ｔｃ≧Ｔならば偽値を出力する
。

時刻比較部７４０は、自らが対応付けられた処理部の中
にイベントが存在しなければ、常に真値を出力する。

論理積部７５０は、全ての存在判定部７３０の出力、全
ての時刻比較部７４０の出力の論理積を取り、全ての存
在判定部７３０、全ての時刻比較部７４０が共に真値を
出力したときのみ真値を出力し、存在判定部７３０の少
なくとも１つ、または、時刻比較部７４０のうちの少な
くとも１つが偽値を出力したとき偽値を出力する。この
論理積部７５０の出力を、判定部７２０の出力とする。

Ｔｃ出力部７１０は、判定部７２０が真値を出力したと
き、出力値をＴｃ＋１に更新する。Ｔｃ出力部７１０は
、判定部７２０が偽値を出力したときには、出力値Ｔｃ
を更新しない。

各存在判定部７３０２時刻比較部７４０は、対応付けら
れている論理シミコレーションプロセッザ内に設けても
よい。また、論理積部７５０は、各論理シミュレーショ
ンプロセッザ内で、その論理シミ、レーションプロセッ
サ内に設けた存在判定部７３０２時刻比較部７４０の全
ての出力の論理積を、一旦その論理シミュレーションプ
ロセッサ内たけて求め、その後、各論理シミュレーショ
ンプロセッサ内で求めた各論理積同士の論理積を求める
構成としてもよい。

上記の構成により、Ｔｃ出力部７１０は、論理シミュレ
ーション装置内に存在する全てのイベントがイベント記
憶部１４０の中に記憶されるのを待つことなく、論理シ
ミュレーション装置内に存在する全てのイベントが持つ
イベント時刻の最小値を出力することができる。

本実施例によれば、現在時刻Ｔｃを決定するために、イ
ベント記憶部１４０の中に論理シミュレーション装置内
に存在する全てのイベントを記憶して、全パイプライン
段を空にしてしまう必要がないので、第１図に示した第
１の評価イベント取出部１５０は、第２の評価イベント
取出部１６０が行う非同期式スケジューリングや、イベ
ント評価部１７０．イベント伝達部１８０が行う処理と
、同時に並行して同期式スケジューリングを行うことが
でき、高速なシミュレーションが可能となる。なお、上
記現在時刻出力部は現在時刻を更新するトリガー信号の
みを出力し、現在時刻そのものは各論理シミュレーショ
ンプロセッザ内で演算して求める構成をとってもよい。

次に、第１図に示した本発明に係る論理シミコレ−ジョ
ン装置の第１の実施例では、イベントがどのような順に
処理されるかを、第８図の論理回路図が表わす論理回路
に第９図の入力信号（あ）、（い）、（か）、　　（＜
）を加えた場合の論理回路動作を、時刻で１以下の範囲
でシミコレ−ジョンする場合を例にとって説明する。第
８図中、Ａ、Ｄは正論理の論理積を実現するエレメント
（ＡＮＤゲート）、Ｂ、Ｃは負論理の論理積を実４６一 現するエレメント（ＮＡＮＤゲート）、ａＯ，ａｌはエ
レメントＡの入力端子、ｂｏ、ｂｌはエレメントＢの入
力端子、ｃ　Ｏｒ　ｃ　１はエレメントＣの入力端子、
ｄｏ、ｄｉはエレメントＤの入力端子である。また、第
９図中、［１１〜［１０］は、各信号状態の変化を表わ
すイベントである。

但し、特に明記しない限り、第１の評価イベント取出部
１５０が行う同期式スケジューリング、および、第２の
評価イベント取出部１６０が行う非同期式スケジューリ
ングのみに着目して説明する。また、ここでは、イベン
ト伝達部１８０が作成するイベントのイベント時刻を設
定する際に用いられる各配線の伝搬遅延時間は、全ての
配線に対して同一の値であるとする。

第９図に示したように、入力信号（あ）、くい）。

（か）、（＜）の現在値がそれぞれｒＨ」、ｒＨ」。

「Ｈ」、「Ｌ」であり、信号（う）、（え）。

（お）、＜き）の現在値がそれぞれｒＨ」、ｒＨ，。

ｒ４．、、　　ｒＨ，であり、出力信号（け）の現在値
がｒ　Ｌ　Ｊである場合を考える。ただし、入力信号（
あ）、（い）、（か）、（（）の状態変化を示すイベン
ト［１］、［５］、［６］、［７］、［９］。

［１０］は、既にイベント記憶部１４０に記憶されてい
るとする。

まず、イベント［１］は、論理シミュレーション装置内
に存在する全てのイベントのうちで、イベント時刻が最
小のイベントなので、同期式スケジューリングによって
評価可能であると決定することができる。また、エレメ
ントＡの入力端子ａＯ，ａｌには、イベント［１］、［
５］が揃っているので、イベント［１］は非同期式スケ
ジューリングによって評価可能であると決定することも
できる。従って、イベント［１］は、第１の評価イベン
ト取出部１５０、あるいは、第２の評価イベント取出部
１６０によって、イベント記憶部１４０から取り出され
、イベント評価部１７０に送られる。イベント［１］が
処理された結果、イベント［２］が発生する。イベント
［２］は、論理シミュレーション装置内に存在する全イ
ベントのうちで時刻最小のイベントなので、イベント［
２］は、同期式スケジューリングによって、評価可能で
あると決定され、第１の評価イベント取出部１５０によ
って、イベント評価部１７０に送られる。

以下、イベント［３］、［４］、［４’ｌ。

［５］、［６］は、全て非同期式スケジューリングによ
って評価可能であると決定することができる。

このとき、エレメントＡの入力端子ａｌ、ａ。

の信号状態変化を表わすイベント［５］、［６］に対す
る非同期式スケジューリングと、エレメントＢの入力端
子ｂ１の信号状態変化を表わすイベント［４］に対する
非同期式スケジューリングと、エレメントＣの入力端子
ＣＯの信号状態変化を表わすイベント［３１に対する非
同期式スケジューリングと、エレメントＤの入力端子ｄ
ｏの信号状態変化を表わすイベント１４゛］に対する非
同期式スケジューリングは、各エレメント間に渡る信号
状態変化の伝達に伴う依存関係を除いては、独立して行
うことができる。

なお、エレメントＡの入力端子ａｌ、ａｏの信号状態変
化を表わすイベント［５］、［６］に対する非同期式ス
ケジューリングは、上記のイベント［２１に対する同期
式スケジューリングに先立って行ってもよい。また、イ
ベント［３］、［４１゜［４’ｌ　、［５］　、［６］
に対しては、必ずしも非同期式スケジューリングを行う
必要はなく、順次、同期式スケジューリングによって評
価可能であると決定してもよい。

その後、イベント［７］、［８］、Ｃｌは、同期式スケ
ジューリングによって評価可能であると決定され、時刻
τ１までのシミュレーションが完了する。

このように、本発明の論理シミュレーション装置は、フ
ィードバックループを持つ論理回路の動作をシミュレー
ションすることが可能であると共に、非同期式スケジュ
ーリングのみを用いてシミュレーションを行う論理シミ
ュレーション装置、同期式スケジューリングのみを用い
てシミュレーションを行う論理シミュレーション装置の
いずれよりも、同時に処理可能なイベントが多いので論
理シミュレーションプロセッサ１２０内でパイプライン
処理を行ったり、論理シミュレーションプロセッサ１２
０を並列に配置して並列処理を行うことによって、高速
なシミュレーションを行うことができる。

第１０図は、本発明に係る論理シミュレーション装置の
第４の実施例を示す構成図である。図中、９２０は論理
シミュレーションプロセッサ、９３０は評価イベント決
定図である。本実施例では、外部入力信号イベントを、
イベント伝達部１８０に入力している。論理回路の入力
信号を表わすイベント（以下、外部入力信号イベントと
記す）を、論理回路の入力端子に対応する仮想的なエレ
メントの出力端子の信号状態変化を表わすイベントと見
なせば、外部入力信号イベントを、第９図に示すように
論理シミュレーションプロセッサ９２０中のイベント伝
達部１８０に直接入力することができる。本実施例によ
れば、論理回路の入力端子を表わす仮想的なエレメント
の出力端子と、その仮想的なエレメントの後段につなが
るエレメントの入力端子を結ぶ配線に対しても、配線の
伝搬遅延時間を付与することができる。

第１１図は、本発明に係る論理シミュレーション装置の
第５の実施例を示す構成図である。図中、１０２０は論
理シミュレーションプロセッサ、１０３０は評価イベン
ト決定部である。本実施例では、外部入力信号イベント
をそのままイベント評価部１７０に送っている。外部入
力信号イベントを、評価可能なものに限定して論理シミ
ュレーションプロセッサ１０２０に投入すれば、第１１
図に示すように、評価イベント決定部１０３０が受け取
った外部入力信号イベントを、イベント評価部１７０に
そのまま送ることができる。本実施例によれば、外部入
力信号イベントをイベント記憶部１４０に記憶する処理
と、その外部入力信号イベントを第１の評価イベント取
出部１５０、あるいは、第２の評価イベント取出部１６
０がイベント記憶部１４０から取り出す処理を省略する
ことができる。

第１２図は、本発明に係る論理シミュレーション装置の
第７の実施例を示す構成図である。図中、１２２０は論
理シミュレーションプロセッサ、１２３０は評価イベン
ト決定部である。本実施例では、イベント伝達部１８０
をイベント記憶部１４０と、第１の一評価イベント取出
部１５０および第２の評価イヘント取出部１６０の間に
配置している。イベント記憶部１４０はエレメントの出
力端子の信号状態変化を表わすイベントを記憶し、第１
の評価イベント取出部１５０および第２の評価イベント
取出部１６０はイベント伝達部１８０を介してイベント
記憶部１４０の内容を読出し、イベント記憶部１４０に
記憶されているイベントが表わすエレメントの出力端子
の信号状態変化が論理回路の配線に従って伝達される。

エレメントの入力端子の信号状態変化を表わすイベント
全てに対して、同期式スケジューリングまたは非同期式
スケジューリングがなされたとき、該エレメントの出力
端子の信号状態変化を表わすイベントをイベント記憶部
１４０から取り出す。本実施例によれば、イベント記憶
部１４０は、後段につながるエレメント（単数もしくは
複数）の入力端子の信号状態変化を表わすイベントを記
憶する代わりに、前段のエレメント（単数）の出力端子
の信号状態変化を表わすイベントを記憶すればよいので
、イベント記憶部１４０の記憶容量を節約することがで
きる。

発明の効果 本発明は、同期式スケジューリングと非同期式スケジュ
ーリングの両方を用いて評価可能なイベントを決定する
論理シミュレーション装置の具体的構成を提供するもの
であり、フィードバックループを含む論理回路をも対象
としてシミュレーションが可能であり、従来の同期式ス
ケジューリングのみを用いて評価可能なイベントを決定
する論理シミュレーション装置、従来の非同期式スケジ
ューリングのみを用いて評価可能なイベントを決定する
論理シミュレーション装置のいずれよりも、同時に評価
可能なイベントが多く　、（１）論理シミュレーション
プロセッサをパイプライン構成とした場合、パイプライ
ン動作（パイプライン並列性）が有効に利用できる。さ
らに、パイプラインバランスが取れていない場合には、
イベント記憶部、第２の評価イベント取出部、イベント
評価部、イベント伝達部のいずれを並列化することも容
易であり、これにより、パイプラインバランスを取るこ
とが可能である、Ｃ）複数台の論理シミュレーションプ
ロセッサを有する構成とした場合、個々の論理シミュレ
ーションプロセッサ内でパイプライン処理を行うか否か
に係らず、各論理シミュレーションプロセッサの稼働率
を高（保つことができるので、並列処理による高速なシ
ミュレーションが可能であるという効果がある。

さらに、本発明は、機能レベル、ゲートレベル、スイッ
チレベルの様々なシミュレーションに適用することが可
能であり、多数の実施例を用いて示したように、シミュ
レーション対象とする論理回路のモデルや、要求される
シミュレーション速度等に応じて、論理シミュレーショ
ン装置を、非常に柔軟に構成できる。

【図面の簡単な説明】

第１図は本発明の一実施例の論理シミュレーション装置
の構成図、第２図は第１図におけるイベントの説明図、
第３図、第４図、第１０図、第１１図および第１２図は
本発明の異なる実施例の論理シミュレーション装置の構
成図、第５図および第６図は本発明にかかるイベント記
憶部の異なる実施例の構成図、第７図は本発明にかかる
現在時刻出力部の一実施例の構成図、第８図および第９
図は論理回路の説明図、第１３図から第１６図は従来例
の論理シミュレーション装置の説明図である。 １００・・・・・・現在時刻出力部、１１０・・・・・
・通信路、１２０，３２０．３２０−＋、・・・・・・
、３２０−７゜９２０．１０２０．１１２０，１２２０
，１３１０゜１３３０・・・・・・論理シミュレーショ
ンプロセッサ、１３０．３３０，９３０，１０３０，１
１３０゜１２３０．１３２０．１３４０・・・・・・評
価イベント決定部、１４０・・・・・・イベント記憶部
、１５０・・・・・・第１の評価イベント取出部、１６
０，１６０−＋。 ・・・・・・１６０−、・・・・・・第２の評価イベン
ト取出部、１７０・・・・・・イベント評価部、１７１
・・・・・・状態記憶部、１７２・・・・・・エレメン
ト−入出力端子変換テーブル、１７３・・・・・・動作
遅延時間記憶部、１８０・・・・・・イベント伝達部、
１８１・・・・・・伝搬遅延時間記憶部［イ］、［口］
、［ハＪ・・・・・・イベント、５１０・・・・・・イ
ベントメモリ、６１０・・・・・・イベントリストメモ
リ、６２０・・・・・・第１の変換テーブル、６３０・
・・・・・第２の変換テーブル、６４０，６５０．６６
０・・・・・・ポインタ、６７０・・・・・・フリーリ
スト、７１０・・・・・・Ｔｃ出力部、７２０・・・・
・・判定部、７３０・・・・・・存在判定部、７４０・
・・・・・時刻比較部、７５０・・・・・・論理積部、
Ａ、Ｄ・・・・・・ＡＮＤゲート、Ｂ、Ｃ・・・・・・
ＮＡＮＤゲート、ｇｏｏａｌ、ｂｏ、ｂｌ、ｃｏ。 ｃｌ、ｄＯ２ｄ１・・・・・・入力端子、［１］、［２
］。 ［３］、［４］、［４’］、［５］、［６］、［７］。 ［８］、［９］、［１０Ｆ・・・・・・イベント、１１
１０・・・・・・評価イベント取出部、Ｅ、Ｆ・・・・
・・ＡＮＤゲート、Ｇ・・・・・・ＯＲゲート、Ｈ，Ｋ
・・・・・・ＮＡＮＤゲート、ｅｏ、ｅｌ、ｆｏ、ｆ　
Ｌ　　ｇｏｏ　ｇｔ、ｈ０、ｈｌ、ｋｏ、ｋｌ・・・・
・・入力端子、［１１１，［１２］、　　［１３］、　
　［１４］。 １１５］、　　［１６］、　　［１７］、　　［１８］
。 ［１９］、　　［２１］、　　［２２］、　　［２３］
　・・・・・・イベント。

Claims (8)

【特許請求の範囲】
1. （１）現在時刻出力部と、シミュレーション対象とする
   論理回路中の論理機能を実現するエレメントの入力端子
   の信号状態変化を表わすイベントまたは前記エレメント
   の出力端子の信号状態変化を表わすイベントを受取り、
   イベント駆動型のアルゴリズムを用いて前記論理回路の
   動作をシミュレーションする論理シミュレーションプロ
   セッサを具備し、前記論理シミュレーションプロセッサ
   は、前記エレメントの出力端子の信号状態を演算するイ
   ベント評価部と、出力端子の信号状態が変化した前記エ
   レメントの後段につながるエレメントの入力端子の信号
   状態変化を表わすイベントの作成と前記イベント評価部
   に送るイベントの決定・抽出を行う評価イベント決定部
   を具備し、前記評価イベント決定部は、評価可能なイベ
   ントを決定・抽出して前記イベント評価部に送る第１の
   評価イベント取出部と第２の評価イベント取出部を具備
   し、前記イベント評価部から前記第１、第２の評価イベ
   ント取出部に行くルートにイベント記憶部とイベント伝
   達部を配し、前記現在時刻出力部は、存在する全てのイ
   ベントの信号状態変化の時刻を表わすイベント時刻の最
   小値を超えない値を現在時刻として出力し、前記イベン
   ト評価部は、前記評価イベント決定部からエレメントの
   入力端子の信号状態変化を表わすイベントを受け取り、
   前記イベントが表わす入力端子の信号状態変化が発生し
   た前記エレメントの出力端子の信号状態を演算し、前記
   エレメントの出力端子の信号状態が変化した場合に、そ
   の出力端子の信号状態変化を表わすイベントを作成して
   前記評価イベント決定部に送り、前記イベント伝達部は
   、前記イベントが表わすエレメントの出力端子の信号状
   態変化が伝搬されて発生する、後段につながるエレメン
   トの入力端子の信号状態変化を表わすイベントを作成し
   、前記イベント記憶部は前記イベント評価部から前記評
   価イベント決定部に行くルートにおけるイベントを一時
   記憶し、前記第１の評価イベント取出部は、前記エレメ
   ントの入力端子の信号状態変化を表わすイベントのうち
   で、前記イベント時刻が前記現在時刻に一致するイベン
   トを評価可能であるとして前記イベント評価部に送り、
   前記第２の評価イベント取出部は、前記エレメントの入
   力端子の信号状態変化を表わすイベントの中から、評価
   可能なイベントを各エレメントごとに独立して決定・抽
   出し、評価可能な該イベントを前記イベント評価部に送
   る論理シミュレーション装置。
2. （２）現在時刻出力部は、装置内に存在する全てのイベ
   ントがイベント記憶部に格納されるのを待つことなく、
   現在時刻に一致するイベント時刻を持つイベントが前記
   装置内に存在するか否かを判定する判定部を具備し、前
   記現在時刻出力部は、前記判定部が、現在時刻に一致す
   る時刻を持つイベントが前記装置内に存在しないと判定
   したときに、現在時刻を更新する特許請求の範囲第（１
   ）項記載の論理シミュレーション装置。
3. （３）イベント評価部の出力をイベント伝達部、イベン
   ト記憶部の順に経由して、第１、第２の評価イベント取
   出部に導く特許請求の範囲第（１）項記載の論理シミュ
   レーション装置。
4. （４）イベント評価部は、エレメントの出力端子の信号
   状態変化を表わすイベントのイベント時刻を、前記エレ
   メントの動作遅延時間を加算した値を前記エレメントの
   入力端子の信号状態変化を表わすイベントのイベント時
   刻に加算して決定する特許請求の範囲第（１）項記載の
   論理シミュレーション装置。
5. （５）イベント伝達部は、エレメントの入力端子の信号
   状態変化を表わすイベントのイベント時刻を、論理回路
   の配線が信号状態変化を前段につながるエレメントの出
   力端子から後段につながるエレメントの入力端子に伝搬
   するのに要する伝搬遅延時間を、前段につながる前記エ
   レメントの出力端子の信号状態変化を表わすイベントの
   イベント時刻に加算して決定する特許請求の範囲第（１
   ）項記載の論理シミュレーション装置。
6. （６）論理シミュレーションプロセッサを構成する、イ
   ベント伝達部、第１の評価イベント取出部、第２の評価
   イベント取出部、イベント評価部のうちの少なくとも１
   つは、他とは並行して動作可能にし、パイプライン処理
   を行って、相異なるイベントに対する処理を並行して行
   い、複数のイベントを同時に処理する特許請求の範囲第
   （１）項記載の論理シミュレーション装置。
7. （７）パイプライン処理により相異なるイベントに対す
   る処理を並行して実行する、論理シミュレーションプロ
   セッサ中の少なくとも１つのパイプライン段を並列に配
   置し、並列処理を行って、同時に処理できるイベントの
   数を増やす特許請求の範囲第（６）項記載の論理シミュ
   レーション装置。
8. （８）論理シミュレーションプロセッサを並列に配置し
   、前記論理シミュレーションプロセッサ間に渡るイベン
   トの受け渡しを行う通信路で結合して並列処理を行い、
   同時に処理できるイベントの数を増やす特許請求の範囲
   第（１）項記載の論理シミュレーション装置。