JP2583949B2 - 論理シミュレーション方法と論理シミュレーション装置 - Google Patents

論理シミュレーション方法と論理シミュレーション装置

Info

Publication number
JP2583949B2
JP2583949B2 JP5661588A JP5661588A JP2583949B2 JP 2583949 B2 JP2583949 B2 JP 2583949B2 JP 5661588 A JP5661588 A JP 5661588A JP 5661588 A JP5661588 A JP 5661588A JP 2583949 B2 JP2583949 B2 JP 2583949B2
Authority
JP
Japan
Prior art keywords
event
time
signal line
value
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5661588A
Other languages
English (en)
Other versions
JPH01230142A (ja
Inventor
靖之 金澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP5661588A priority Critical patent/JP2583949B2/ja
Priority to US07/319,319 priority patent/US5018089A/en
Priority to EP19890302194 priority patent/EP0332362A3/en
Publication of JPH01230142A publication Critical patent/JPH01230142A/ja
Application granted granted Critical
Publication of JP2583949B2 publication Critical patent/JP2583949B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/32Circuit design at the digital level
    • G06F30/33Design verification, e.g. functional simulation or model checking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、論理回路の動作の検証等に用いられる論理
シミュレーション方法と論理シミュレーション装置に係
り、特に、イベント駆動型の論理シミュレーション方法
と論理シミュレーション装置に関する。
さらに詳しく言えば、本発明は、シミュレーション対
象とする論理回路中のエレメント(AND,NAND,OR,NOR,XO
R等のゲート,RAM,ROM等のメモリー,フリップフロッ
プ,カウンタ,ゲートアレイ等の機能素子,MOSトランジ
スタで実現される双方向素子やバス等を表わす仮想的な
素子)の入力素子の信号状態変化,出力端子の信号状態
変化をイベントとみなし、入力端子に信号状態変化があ
ったエレメントについてのみ、出力端子の信号状態を計
算する論理シミュレーション方法と論理シミュレーショ
ン装置に関する。
従来の技術 従来の論理シミュレーション装置方法,論理シミュレ
ーション装置を第22図を用いて説明する。
第22図は、従来のイベント駆動型の論理シミュレーシ
ョン装置の概略を示す構成図である。第22図中221は現
在時刻出力部,222はイベント記憶部,223はイベント取出
部,224は回路動作計算部,オ,ク,ヤ,マ,ケ,フ,コ
は信号線である。
シミュレーションは、イベント記憶部222,イベント取
出部223,回路動作計算部224間で、イベントが受け渡し
されることにより進行する。
現在時刻出力部221は、初期値を0として現在時刻を
信号線「オ」に出力する。
イベント記憶部222は、イベント時刻が現在時刻と等
しいイベントおよびイベント時刻が現在時刻よりも大き
いイベントを記憶している。
イベント取出部223は、信号線「ク」を経て、現在時
刻と等しいイベント時刻を持つイベントをイベント記憶
部222から取り出し、信号線「ヤ」に出力する。
回路動作計算部224は、信号線「ヤ」からイベントを
受け取り、イベント駆動型のアルゴリズムを用いて、そ
のイベントが表す信号状態変化が原因となって発生す
る、シミュレーション対象とする論理回路中のエレメン
トの入力端子,出力端子の新たな信号状態変化を計算
し、計算結果を表すイベントを信号線「マ」に出力す
る。
イベント記憶部222は、信号線「マ」からイベントを
受け取り記憶する。
現在時刻出力部221は、イベント記憶部222から信号線
「コ」を経て、イベント記憶部222中に現在時刻と等し
いイベント時刻を持つイベントが存在するか否かを、ま
たイベント取出部223から信号線「ケ」を経て、イベン
ト取出部223中にイベントが存在するか否かを、また回
路動作計算部224から信号線「フ」を経て、回路動作計
算部224中にイベントが存在するか否かを知らせてもら
い、イベント記憶部222中に現在時刻と等しいイベント
時刻を持つイベントが存在せず、かつ、イベント取出部
223,回路動作計算部224のいずれの中にもイベントが全
く存在しなくなったときに、現在時刻に関する全ての処
理が終ったことを知り、現在時刻を進める。
この後、新たな現在時刻に対して、前記の処理が再び
行われシミュレーションが進行する。
また、近年ではこうした論理シミュレーション装置を
専用のハードウェアで実現し、イベント記憶部222,イベ
ント取出部223,回路動作計算部224によりパイプライン
処理を行わせたり、回路動作計算部224をさらにパイプ
ライン化することにより、シミュレーションの高速化を
図っていた。
また、先に提案した特願昭62−113027における論理シ
ミュレーション装置では、イベント記憶部の中から現在
時刻と等しいイベント時刻を持つイベントを取り出す第
1のイベント取出部と、エレメントの入力端子の信号状
態変化を各エレメントごとに独立して扱い、エレメント
の全ての入力端子にその入力端子の信号状態変化を表す
イベントが存在するとき、それらのイベントのうちでイ
ベント時刻が最小であるイベントをイベント記憶部から
取り出す第2のイベント取出部を併用して、イベント取
出処理を連続的に行い、さらに、第1のイベント取出
部,第2のイベント取出部,回路動作計算部を構成する
各処理部ごとに、その処理部内に存在する全てのイベン
トのイベント時刻を出力させ、現在時刻とそれらのイベ
ント時刻を比較する比較器を設け、現在時刻出力部はそ
れらの比較器の出力を用いて現在時刻と等しいイベント
時刻を持つイベントが論理シミュレーション装置中から
なくなったことを知り、第1のイベント取出部,第1の
イベント取出部,回路動作計算部中からイベントがなく
なるのを待つことなく現在時刻を進めていた。
発明が解決しようとする課題 イベント取出部および回路動作計算部の中からイベン
トが全くなくなった後に現在時刻を進める従来のイベン
ト駆動型の論理シミュレーション方法では、そのシミュ
レーション方法に基づいてシミュレーションを行う専用
の論理シミュレーション装置を作成し、イベント記憶
部,イベント取出部,回路動作計算部によるパイプライ
ン処理を行わせようとした場合に、一旦全てのイベント
をイベント記憶部に格納してしまう必用があるため、パ
イプライン化による処理速度の向上があまり大きくとれ
ないという問題がある。
このことを説明するため、まず、第20図,第21図を用
いて、パイプライン処理による高速化についての一般的
な説明を行う。第20図,第21図はパイプライン処理を説
明する説明図であり、第20図中A,B,Cは、パイプライン
を構成する処理部、n−2,n−1,n,n+1,n+2はデータ
であり、第21図中A,B,Cは、パイプラインを構成する処
理部、n−2,n−1,n+1,n+2はデータである。
パイプラインが一連の処理を行う3つの処理部A,B,C
によって構成されているものとする。処理部A,B,Cはそ
れぞれ1単位時間に1個のデータを処理できる。処理部
A,B,Cがパイプライン動作をせず、各データが逐次的に
処理されると仮定した場合には、当然、データ1個あた
り3単位の処理時間を要することになる。しかし、パイ
プライン処理を行えば、この処理を高速化することがで
きる。第20図に示すように、今、時刻がtであり、 処理部Aによりデータnが、 処理部Bによりデータn−1が、 処理部Cによりデータn−2が、 処理されているものとする。
時刻t+1になると、 処理部Aにより新しいデータn+1が、 処理部Bによりデータnが、 処理部Cによりデータn−1が、 処理される。
時刻t+2になると、 処理部Aにより新しいデータn+2が、 処理部Bによりデータn+1が、 処理部Cによりデータnが、 処理される。
このように、パイプライン処理を行うことによって、
時刻t,t+1,t+2の3単位の時間に、パイプラインから
はデータn−2,n−1,nの3つのデータが出力され、全体
としては1単位時間に1個のデータが処理されるので、
逐次的な処理と比較して3倍の高速化が果たされること
になる。
しかし、外部からデータが連続的に供給されず、パイ
プライン中の一部の処理部に処理すべきデータがない状
態が生じると、パイプライン処理による高速化の程度が
低下する。第21図に示すように、今、時刻がtであり、 処理部Bによりデータn−1が、 処理部Cによりデータn−2が、 処理されているが、処理部Aには処理すべきデータがな
いとする。
時刻t+1になると、 処理部Aにより新しいデータn+1が、 処理部Cによりデータn−1が、 処理されるが、処理部Bには処理すべきデータがなくな
る。
時刻t+2になると、 処理部Aにより新しいデータn+2が、 処理部Bによりデータn+1が、 処理されるが、今度は処理部Cに処理すべきデータがな
くなる。
この場合、時刻t,t+1,t+2の3単位の時間に、デー
タn−2,n−1の2つのデータが出力され、全体として
は、1.5単位の時間に1個のデータしか処理されなかっ
たことになる。
このように、パイプライン中の一部の処理部に処理す
べきデータがなくなったり(以下、パイプラインに隙間
が生じると記す)、あるいは、パイプライン中に処理す
べきデータが全くなくなってしまったりする(以下、パ
イプラインが空になると記す)と、パイプライン処理に
よる高速化の程度が低下してしまう。
従って、パイプライン処理による高速化が十分に実現
されるためには、パイプラインに絶え間なくデータを供
給する必用がある。
しかし、イベント取出部および回路動作計算部の中か
らイベントが全くなくなった後に現在時刻を進める従来
のイベント駆動型の論理シミュレーション方法を用いた
場合、イベント取出部が現在時刻と等しいイベント時刻
を持つイベント群を全てイベント記憶部から取り出し終
った後は、回路動作計算部がそれらのイベント群を全て
処理し終るのを待った後に、現在時刻出力部による現在
時刻の更新と、イベント取出部による新たなイベント時
刻を持つイベントの取出処理を行わねばならない。すな
わち、イベント記憶部,イベント取出部,回路動作計算
部からなるパイプラインのうち、イベント取出部,回路
動作計算部の2つの処理部を空にする必要がある。
このため、イベント取出部,回路動作計算部の中から
イベントがなくなった後に現在時刻を進める方法を用い
た場合、パイプライン処理を行う専用の論理シミュレー
ション装置を作成しても、パイプライン処理による高速
化の程度が低下してしまう。
特願昭62−113027の論理シミュレーション装置では、
現在時刻と等しい時刻を持つイベントをイベント記憶部
から取り出す第1のイベント取出部と、エレメントの入
力端子の信号状態変化を表すイベントを各エレメントご
とに独立して扱い、エレメントの全ての入力端子にその
入力端子の信号状態変化を表すイベントが存在すると
き、それらのイベントのうちでイベント時刻が最小であ
るイベントをイベント記憶部から取り出す第2のイベン
ト取出部を併用することにより、また、第1のイベント
取出部,第2のイベント取出部,回路動作計算部のそれ
ぞれが処理している全てのイベントのイベント時刻と現
在時刻を比較する比較器を設けることによりこの点は解
決されているが、イベント記憶部以外の各パイプライン
段に1個ずつ、すなわち、第1のイベント取出部,第2
のイベント取出部,回路動作計算部中に存在しうるイベ
ントの数と同数だけ比較器を設ける必用があり、そのた
めのハードウェアが大きくなるという問題がある。この
問題は、パイプライン処理の効果を高めるために、回路
動作計算部をパイプライン処理を行う複数の処理部に分
割したり、分割した処理部の間にイベントを一時的に格
納しておくバッファメモリを設けた場合に大きくなる。
特に、大容量のバッファメモリを設けた場合には、バッ
ファメモリが記憶し得るイベントの総数と同じ数だけ比
較器を設けねばならず、比較器のために膨大な量のハー
ドウェアが必用となる。
本発明は、以上の点に鑑みてなされたものであり、従
来のイベント取出部,回路動作計算部を空にしてから現
在時刻を進める方法の論理シミュレーション装置より
も、パイプラインに隙間を生じる頻度を下げて、より高
速な論理シミュレーション装置を実現することと、特願
昭62−113027の論理シミュレーション装置で必要となる
多数の比較器を、比較的小さなハードウェアで置き換え
ることを目的としている。
課題を解決するための手段 上記課題を解決するため、本発明は、 請求項1の発明に係わる論理シミュレーション方法
は、シミュレーション対象とする論理回路に含まれる素
子の入力端子および出力端子に発生する信号状態の変化
を、信号状態の変化がいつ変化したかを表すイベント時
刻と称する値と、信号状態がどういう状態に変化したか
を表す値と、信号状態が変化した素子を表す値と、信号
状態が変化した素子の入力端子または出力端子を表す値
とを含むイベントと称するデータで表現し、入力端子の
信号状態が変化した素子に対してのみ、その素子の出力
端子の信号状態を新たに算出し、その出力端子の信号状
態が変化した場合にのみ、その変化を表すイベントを新
たに生成する、いわゆるイベント駆動型のアルゴリズム
を用いて、前記論理回路の動作を計算する論理シミュレ
ーション方法であって、未処理のイベント群を記憶する
イベント記憶ステップと、このイベント記憶ステップに
おいて記憶された未処理のイベント群の中から、現在の
シミュレーション時刻と等しいイベント時刻を持つイベ
ントを取り出すイベント取出ステップと、前記イベント
記憶ステップにおいて記憶された未処理のイベント群の
中から前記イベント取出ステップにおいて取り出された
イベントを入力データとし、イベント駆動型のアルゴリ
ズムを用いてシミュレーション対象とする論理回路の信
号状態の変化を算出し、算出した結果を表すイベントを
新たな未処理のイベントとして作成する回路動作計算ス
テップと、イベントに識別子を付与するステップと、こ
の識別子の値が所定の値に等しいイベントが存在するか
否かを判定する第1の判定ステップと、前記イベント記
憶ステップにおいて記憶された未処理のイベント群の中
に、イベント時刻が現在のシミュレーション時刻と等し
いイベントが存在するか否かを判定する第2の判定ステ
ップと、前記第1の判定ステップおよび前記第2の判定
ステップが判定した結果に基づいて、現在のシミュレー
ション時刻を算出する現在時刻算出ステップからなり、
これらの各ステップは並行して動作し得ることを特長と
している。
請求項2の発明に係わる論理シミュレーション方法の
第1の判定ステップは、回路動作計算ステップが処理し
ているイベントの中に、識別子の値が所定の値に等しい
イベントが存在するか否かを判定するステップを含んで
いる。
請求項3の発明に係わる論理シミュレーション方法の
第1の判定ステップは、イベント取出ステップが処理し
ているイベントおよび回路動作計算ステップが処理して
いるイベントの中に、識別子の値が所定の値に等しいイ
ベントが存在するか否かを判定するステップを含んでい
る。
請求項4の発明に係わる論理シミュレーション方法の
回路動作計算ステップは、イベントに付与された識別子
の値を変更するステップを含んでいる。
請求項5の発明に係わる論理シミュレーション方法
は、所定の期間にイベント記憶ステップにおいて記憶さ
れた未処理のイベント群の、イベント時刻の最小値を記
憶する最小時刻記憶ステップを含み、現在時刻算出ステ
ップは、第1の判定ステップおよび第2の判定ステップ
が判定した結果に基づいて、前記最小時刻記憶ステップ
が記憶したイベント時刻の最小値を越えない範囲で現在
のシミュレーション時刻を算出するステップを含んでい
る。
請求項6の発明に係わる論理シミュレーション方法
は、所定の期間にイベント取出ステップにおいて取り出
されたイベント群の、イベント時刻の最小値を記憶する
最小時刻記憶ステップを含み、現在時刻算出ステップ
は、第1の判定ステップおよび第2の判定ステップが判
定した結果に基づいて、前記最小時刻記憶ステップが記
憶したイベント時刻の最小値を越えない範囲で現在のシ
ミュレーション時刻を算出するステップを含んでいる。
請求項7の発明に係わる論理シミュレーション方法
は、シミュレーション対象とする論理回路中の素子の入
力端子の信号状態の変化を各素子ごとに独立して扱い、
イベント記憶ステップにおいて記憶された未処理のイベ
ント群の中に、素子の全ての入力端子に対してその入力
端子の信号状態の変化を表す未処理のイベントが存在す
れば、それらのイベントのうちでイベント時刻が最小で
あるイベントを取り出す第2のイベント取出ステップを
含んでいる。
また、請求項8の発明に係わる論理シミュレーション
装置は、シミュレーション対象とする論理回路に含まれ
る素子の入力端子および出力端子に発生する信号状態の
変化を、信号状態の変化がいつ発生したかを表すイベン
ト時刻と称する値と、信号状態がどういう状態に変化し
たかを表す値と、信号状態が変化した素子を表す値と、
信号状態が変化した素子の入力端子または出力端子を表
す値とを含むイベントと称するデータで表現し、入力端
子の信号状態が変化した素子に対してのみ、その素子の
出力端子の信号状態を新たに算出し、その出力端子の信
号状態が変化した場合にのみ、その変化を表すイベント
を新たに生成する、いわゆるイベント駆動型のアルゴリ
ズムを用いて、前記論理回路の動作を計算する論理シミ
ュレーション装置であって、未処理のイベント群を記憶
するイベント記憶手段と、このイベント記憶手段におい
て記憶された未処理のイベント群の中から、現在のシミ
ュレーション時刻と等しいイベント時刻を持つイベント
を取り出すイベント取出手段と、前記イベント記憶手段
において記憶された未処理のイベント群の中から前記イ
ベント取出手段において取り出されたイベントを入力デ
ータとし、イベント駆動型のアルゴリズムを用いてシミ
ュレーション対象とする論理回路の信号状態の変化を算
出し、算出した結果を表すイベントを新たな未処理のイ
ベントとして作成する回路動作計算手段と、イベントに
識別子を付与する手段と、この識別子の値が所定の値に
等しいイベントが存在するか否かを判定する第1の判定
手段と、前記イベント記憶手段において記憶された未処
理のイベント群の中に、イベント時刻が現在のシミュレ
ーション時刻と等しいイベントが存在するか否かを判定
する第2の判定手段と、前記第1の判定手段および前記
第2の判定手段が判定した結果に基づいて、現在のシミ
ュレーション時刻を算出する現在時刻算出手段を具備
し、これらの各手段は並行して動作し得ることを特長と
している。
請求項9の発明に係わる論理シミュレーション装置の
第1の判定手段は、回路動作計算手段が処理しているイ
ベントの中に、識別子の値が所定の値に等しいイベント
が存在するか否かを判定する手段を有している。
請求項10の発明に係わる論理シミュレーション装置の
第1の判定手段は、イベント取出手段が処理しているイ
ベントおよび回路動作計算手段が処理しているイベント
の中に、識別子の値が所定の値に等しいイベントが存在
するか否かを判定する手段を有している。
請求項11の発明に係わる論理シミュレーション装置の
回路動作計算手段は、イベントに付与された識別子の値
を変更する手段を有している。
請求項12の発明に係わる論理シミュレーション装置
は、所定の期間にイベント記憶手段において記憶された
未処理のイベント群の、イベント時刻の最小値を記憶す
る最小時刻記憶手段を有し、現在時刻算出手段は、第1
の判定手段および第2の判定手段が判定した結果に基づ
いて、前記最小時刻記憶手段が記憶したイベント時刻の
最小値を越えない範囲で現在のシミュレーション時刻を
算出する手段を有している。
請求項13の発明に係わる論理シミュレーション装置
は、所定の期間にイベント取出手段において取り出され
たイベント群の、イベント時刻の最小値を記憶する最小
時刻記憶手段を有し、現在時刻算出手段は、第1の判定
手段および第2の判定手段が判定した結果に基づいて、
前記最小時刻記憶手段が記憶したイベント時刻の最小値
を越えない範囲で現在のシミュレーション時刻を算出す
る手段を有している。
請求項14の発明に係わる論理シミュレーション装置
は、シミュレーション対象とする論理回路中の素子の入
力端子の信号状態の変化を各素子ごとに独立して扱い、
イベント記憶手段において記憶された未処理のイベント
群の中に、素子の全ての入力端子に対してその入力端子
の信号状態の変化を表す未処理のイベントが存在すれ
ば、それらのイベントのうちでイベント時刻が最小であ
るイベントを取り出す第2のイベント取出手段を有して
いる。
作用 本発明の論理シミュレーション方法は、イベント取出
ステップおよび回路動作計算ステップにおいて処理すべ
きイベントが存在しなくなった時点で現在のシミュレー
ション時刻を新たに算出するのではなく、識別子の値が
所定の値に等しいイベントが存在しなくなった時点で、
現在のシミュレーション時刻を新たに算出する。すなわ
ち、イベントに識別子を付与するステップは、イベント
に識別子を付与する。第1の判定ステップは、識別子の
値が所定の値に等しいイベントが存在するか否かを判定
する。第2の判定ステップは、イベント記憶ステップに
おいて記憶された未処理のイベント群の中に、イベント
時刻が現在のシミュレーション時刻と等しいイベントが
存在するか否かを判定する。現在時刻算出ステップは、
第1の判定ステップおよび第2の判定ステップが判定し
た結果に基づいて、現在のシミュレーション時刻を算出
する。また、イベント記憶ステップは、未処理のイベン
ト群を記憶する。イベント取出ステップは、イベント記
憶ステップにおいて記憶された未処理のイベント群の中
から、現在のシミュレーション時刻と等しいイベント時
刻を持つイベントを取り出す。回路動作計算ステップ
は、イベント記憶ステップにおいて記憶された未処理の
イベント群の中からイベント取出ステップにおいて取り
出されたイベントを入力データとし、イベント駆動型の
アルゴリズムを用いてシミュレーション対象とする論理
回路の信号状態の変化を算出し、算出した結果を表すイ
ベントを新たな未処理のイベントとして作成する。
また、請求項2の発明においては、第1の判定ステッ
プは、回路動作計算ステップが処理しているイベントの
中に、識別子の値が所定の値に等しいイベントが存在す
るか否かを判定する。
また、請求項3の発明においては、第1の判定ステッ
プは、イベント取出ステップが処理しているイベントお
よび回路動作計算ステップが処理しているイベントの中
に、識別子の値が所定の値に等しいイベントが存在する
か否かを判定する。
さらに、請求項4の発明においては、回路動作計算ス
テップは、イベントに付与された識別子の値を変更す
る。このため、回路動作計算ステップにより処理されて
いるイベントの中から、第1の判定ステップにより存在
するか否かを判定される、識別子が所定の値を持つイベ
ントの数を減らすことができ、現在時刻算出ステップに
おいてより早く現在のシミュレーション時刻を新たに算
出することが可能となるので、イベント取出ステップお
よび回路動作計算ステップにより構成されるパイプライ
ンに生じる隙間を一層小さくし、論理シミュレーション
の実行をさらに高速化することが可能となる。
さらに、請求項5の発明においては、最小時刻記憶ス
テップは、所定の期間にイベント記憶ステップにおいて
記憶されたイベント群のイベント時刻の最小値を記憶す
る。現在時刻算出ステップは、最小時刻記憶ステップが
記憶したイベント時刻の最小値を越えない範囲で現在の
シミュレーション時刻を算出する。このため、現在時刻
算出ステップにより新たに算出された現在のシミュレー
ション時刻と等しいイベント時刻を持つイベントが、イ
ベント記憶ステップにおいて記憶されたイベント群の中
に存在しない場合には、最小時刻記憶ステップにおいて
記憶されたイベント時刻の最小値を越えない範囲で、現
在のシミュレーション時刻を連続して算出し直すことが
できる。
さらに、請求項6の発明においては、最小時刻記憶ス
テップは、所定の期間にイベント取出ステップにおいて
取り出されたイベント群のイベント時刻の最小値を記憶
する。現在時刻算出ステップは、最小時刻記憶ステップ
が記憶したイベント時刻の最小値を越えない範囲で現在
のシミュレーション時刻を算出する。このため、現在時
刻算出ステップにより新たに算出された現在のシミュレ
ーション時刻と等しいイベント時刻を持つイベントが、
イベント記憶ステップにおいて記憶されたイベント群の
中に存在しない場合には、最小時刻記憶ステップにおい
て記憶されたイベント時刻の最小値を越えない範囲で、
現在のシミュレーション時刻を連続して算出し直すこと
ができる。
さらに、請求項7の発明においては、第2のイベント
取出ステップは、シミュレーション対象とする論理回路
中の素子の入力端子の信号状態の変化を各素子ごとに独
立して扱い、イベント記憶ステップにおいて記憶された
イベント群の中に、素子の全ての入力端子に対してその
入力端子の信号状態の変化を表す未処理のイベントが存
在すれば、それらのイベントのうちでイベント時刻が最
小であるイベントを取り出す。このため、イベント記憶
ステップにおいて記憶された未処理のイベント群の中に
現在のシミュレーション時刻と等しいイベント時刻を持
つイベントが存在しないときでも、イベント記憶ステッ
プにおいて記憶された未処理のイベント群の中から第2
のイベント取出ステップによりイベントを取り出して回
路動作計算ステップにその取り出したイベントを供給す
ることができるので、イベント取出ステップおよび第2
のイベント取出ステップと回路動作計算ステップにより
構成されるパイプラインに生じる隙間を一層小さくし、
論理シミュレーションの実行をさらに高速化することが
可能となる。また、特願昭62−113027号公報に記載され
た論理シミュレーション方法と比較して、現在のシミュ
レーション時刻とイベント時刻とを比較する多数の比較
ステップを、識別子の値が所定の値に等しいイベントが
存在するか否かを判定する簡単なステップに置き換える
ことが可能である。
また、請求項8の論理シミュレーション装置において
は、イベント取出手段および回路動作計算手段において
処理すべきイベントが存在しなくなった時点で現在のシ
ミュレーション時刻を新たに算出するのではなく、識別
子の値が所定の値に等しいイベントが存在しなくなった
時点で、現在のシミュレーション時刻を新たに算出す
る。すなわち、イベントに識別子を付与する手段は、イ
ベントに識別子を付与する。第1の判定手段は、識別子
の値が所定の値に等しいイベントが存在するか否かを判
定する。第2の判定手段は、イベント記憶手段において
記憶された未処理のイベント群の中に、イベント時刻が
現在のシミュレーション時刻と等しいイベントが存在す
るか否かを判定する。現在時刻算出手段は、第1の判定
手段および第2の判定手段が判定した結果に基づいて、
現在のシミュレーション時刻を算出する。また、イベン
ト記憶手段は、未処理のイベント群を記憶する。イベン
ト取出手段は、イベント記憶手段において記憶された未
処理のイベント群の中から、現在のシミュレーション時
刻と等しいイベント時刻を持つイベントを取り出す。回
路動作計算手段は、イベント記憶手段において記憶され
た未処理のイベント群の中からイベント取出手段におい
て取り出されたイベントを入力データとし、イベント駆
動型のアルゴリズムを用いてシミュレーション対象とす
る論理回路の信号状態の変化を算出し、算出した結果を
表すイベントを新たな未処理のイベントとして作成す
る。
また、請求項9の発明においては、第1の判定手段
は、回路動作計算手段が処理しているイベントの中に、
識別子の値が所定の値に等しいイベントが存在するか否
かを判定する。
また、請求項10の発明においては、第1の判定手段
は、イベント取出手段が処理しているイベントおよび回
路動作計算手段が処理しているイベントの中に、識別子
の値が所定の値に等しいイベントが存在するか否かを判
定する。
さらに、請求項11の発明においては、回路動作計算手
段は、イベントに付与された識別子の値を変更する。こ
のため、回路動作計算手段により処理されているイベン
トの中から、第1の判定手段により存在するか否かを判
定される、識別子が所定の値を持つイベントの数を減ら
すことができ、現在時刻算出手段においてより早く現在
のシミュレーション時刻を新たに算出することが可能と
なるので、イベント取出手段および回路動作計算手段に
より構成されるパイプラインに生じる隙間を一層小さく
し、論理シミュレーションの実行をさらに高速化するこ
とが可能となる。
さらに、請求項12の発明においては、最小時刻記憶手
段は、所定の期間にイベント記憶手段において記憶され
たイベント群のイベント時刻の最小値を記憶する。現在
時刻算出手段は、最小時刻記憶手段が記憶したイベント
時刻の最小値を越えない範囲で現在のシミュレーション
時刻を算出する。このため、現在時刻算出手段により新
たに算出された現在のシミュレーション時刻と等しいイ
ベント時刻を持つイベントが、イベント記憶手段におい
て記憶されたイベント群の中に存在しない場合には、最
小時刻記憶手段において記憶されたイベント時刻の最小
値を越えない範囲で、現在のシミュレーション時刻を連
続して算出し直すことができる。
さらに、請求項13の発明においては、最小時刻記憶手
段は、所定の期間にイベント取出手段において取り出さ
れたイベント群のイベント時刻の最小値を記憶する。現
在時刻算出手段は、最小時刻記憶手段が記憶したイベン
ト時刻の最小値を越えない範囲で現在のシミュレーショ
ン時刻を算出する。このため、現在時刻算出手段により
新たに算出された現在のシミュレーション時刻と等しい
イベント時刻を持つイベントが、イベント記憶手段にお
いて記憶されたイベント群の中に存在しない場合には、
最小時刻記憶手段において記憶されたイベント時刻の最
小値を越えない範囲で、現在のシミュレーション時刻を
連続して算出し直すことができる。
さらに、請求項14の発明においては、第2のイベント
取出手段は、シミュレーション対象とする論理回路中の
素子の入力端子の信号状態の変化を各素子ごとに独立し
て扱い、イベント記憶手段において記憶されたイベント
群の中に、素子の全ての入力端子に対してその入力端子
の信号状態の変化を表す未処理のイベントが存在すれ
ば、それらのイベントのうちでイベント時刻が最小であ
るイベントを取り出す。このため、イベント記憶手段に
おいて記憶された未処理のイベント群の中に現在のシミ
ュレーション時刻と等しいイベント時刻を持つイベント
が存在しないときでも、イベント記憶手段において記憶
された未処理のイベント群の中から第2のイベント取出
手段によりイベントを取り出して回路動作計算手段にそ
の取り出したイベントを供給することができるので、イ
ベント取出手段および第2のイベント取出手段と回路動
作計算手段により構成されるパイプラインに生じる隙間
を一層小さくし、論理シミュレーションの実行をさらに
高速化することが可能となる。また、特願昭62−113027
号公報に記載された論理シミュレーション装置と比較し
て、現在のシミュレーション時刻とイベント時刻とを比
較する多数の比較手段を、識別子の値が所定の値に等し
いイベントが存在するか否かを判定する簡単な手段に置
き換えることが可能である。
実施例 第1図は、本発明の論理シミュレーション装置の第1
の実施例を示す構成図である。第1図中、1は現在時刻
出力部,2はイベント記憶部,3はイベント取出部,4は着色
部,5は回路動作計算部,6は注目色存在判定部,7は注目色
指定部,イ,ロ,ハ,ニ,ホ,ヘ,ト,チ,リ,ヌ,
ル,ヲ,ワ,カ,ヨ,タは信号線である。
また第18図は、本発明の論理シミュレーション装置で
処理されるデータ、すなわちイベントのデータ構造の第
1の例を示す構造図である。第18図中、a,b,c,d,eはイ
ベントであり、T1,T2はイベント時刻,G1,G2はエレメン
ト番号,S1,S21,S22,・・・,S2n,S3は信号状態,C1は色,P
2はエレメントの入力端子番号である。
着色部4がイベントに付与し得る色は青,緑の2色で
あり、その初期値は青である。その値は信号線「ハ」に
出力される。
注目色指定部7は信号線「リ」に注目色を出力する。
注目色は青,緑のいずれかの値を取り、初期値は緑であ
る。
現在時刻出力部1は、現在時刻を信号線「ホ」に出力
している。その初期値は0である。今、現在時刻はT1で
あるとする。
イベント記憶部2は、シミュレーション対象となる論
理回路に外部から加えられる、エレメントの出力端子の
信号状態変化を表すイベントを、あらかじめ記憶してい
る。また、イベント記憶部2は、信号線「ホ」から現在
時刻を読み込み、現在時刻と等しいイベント時刻を持つ
イベントが自らの中に存在する場合には信号線「ヘ」に
真値を、現在時刻と等しいイベント時刻を持つイベント
が自らの中に存在しない場合には信号線「ヘ」に偽値を
出力する。
イベント取出部3は、信号線「ヘ」の値を読み込み、
その値が真値であるとき、信号線「ヲ」にイベント読み
出し命令を出力する。イベント取出部3は、信号線
「ヘ」から読み込んだ値が偽値であるときには、信号線
「ヲ」にイベント読み出し命令を出力しない。
イベント記憶部2は信号線「ヲ」からイベント読み出
し命令を受け取ると、信号線「ホ」から読み込んだ現在
時刻T1と等しいイベント時刻を持つイベントの一つイベ
ントaを取り出し、信号線「ロ」を経てイベント取出部
3に送る。以下の説明の都合上、イベントaのエレメン
ト番号をG1、信号状態をS1で表す。イベント記憶部2
は、イベントaを出力した後、自らの中からイベントa
を消去する。イベント記憶部2は信号線「ヲ」にイベン
ト読み出し命令が出力されなければ、イベントaの取り
出しは行わない。
着色部4は、信号線「ハ」を経て、イベント取出部3
が信号線「ロ」から受け取ったイベントaに色C1を付与
する。
イベント取出部3は、信号線「ニ」に、イベントaに
色C1が付与されたイベントbを出力する。また、イベン
ト取出部3は、自らの中に青のイベントが存在する場
合、すなわちイベントbの色C1が青である場合には信号
線「ト」に真値を出力し、自らの中に青のイベントが存
在しない場合、すなわちイベントbの色C1が青でない場
合には信号線「ト」に偽値を出力する。さらに、イベン
ト取出部3は、自らの中に緑のイベントが存在する場
合、すなわちイベントbの色C1が緑である場合には信号
線「チ」に真値を出力し、自らの中に緑のイベントが存
在しない場合、すなわちイベントbの色C1が緑でない場
合には信号線「チ」に偽値を出力する。
回路動作計算部5は、信号線「ニ」からイベントbを
受け取ると、イベントbを受け取った事を示す信号を信
号線「ワ」に出力する。イベント取出部3は、この信号
を信号線「ワ」を通して受け取ると、次のイベントのイ
ベント記憶部2からの取り出しを開始する。
回路動作計算部5は、イベント駆動型のアルゴリズム
を用いて、信号線「ニ」から受け取ったイベントbが表
すシミュレーション対象とする論理回路の信号状態変化
が原因となって発生する、前記論理回路中のエレメント
の入力端子,出力端子の信号状態変化を計算し、その結
果得られた、エレメントの出力端子の信号状態変化を表
すイベントeを信号線「イ」に出力する。ただし、回路
動作計算部5は、エレメントの伝搬遅延時間が1以上で
ある論理回路のみを扱う。従って、イベントeのイベン
ト時刻T2は、イベントbのイベント時刻T1よりも大き
い。回路動作計算部5が信号線「イ」に出力するイベン
トeの色C1は、イベントeが発生する原因となった、信
号線「ニ」から受け取られたイベントbの色C1と同じで
ある。回路動作計算部5がイベントbを受け取りイベン
トeを出力する過程は、後に回路動作計算部の第1の実
施例中で詳しく説明する。回路動作計算部5は、複数の
イベントを内部に持ち、それらのイベントを同時に処理
することができる。
また、回路動作計算部5は、自らの中に青のイベント
が存在する場合には信号線「ヨ」に真値を、自らの中に
青のイベントが存在しない場合には信号線「ヨ」に偽値
を出力する。さらに、回路動作計算部5は、自らの中に
緑のイベントが存在する場合には信号線「タ」に真値
を、自らの中に緑のイベントが存在しない場合には信号
線「タ」に偽値を出力する。
イベント記憶部2は、信号線「イ」からイベントeを
受け取り、色C1を除いて、イベントeを記憶する。イベ
ント記憶部2は、イベントeの記憶が終ると、信号線
「カ」にイベントeを記憶し終ったことを示す信号を出
力する。
回路動作計算部5は、この信号を信号線「カ」を経て
イベント記憶部2から受け取るまでは、イベントeを自
らの中にも保持しており、この信号を受け取った後に出
力していたイベントeを自らの中から消去する。
注目色存在判定部6は、イベント取出部3により信号
線「ト」,「チ」に出力された値と、回路動作計算部5
により信号線「ヨ」,「タ」に出力された値と、注目色
指定部7により信号線「リ」に出力された注目色を用い
て、イベント取出部3,回路動作計算部5の少なくとも一
方に注目色を持つイベントが存在するならば信号線
「ヌ」に真値を出力し、イベント取出部3,回路動作計算
部5のいずれにも注目色を持つイベントが存在しないな
らば信号線「ヌ」に偽値を出力する。
現在時刻出力部1は、信号線「ヘ」,「ヌ」の値が共
に偽値になった時、現在時刻を1進め、信号線「ル」
に、色変更命令を出力する。現在時刻出力部1は、信号
線「ヘ」,「ヌ」のいずれかの値が真値であるときに
は、現在時刻の更新と色変更命令の出力は行わない。
現在時刻が初期値0の場合を例に取ると、イベント取
出部3,回路動作計算部5中のイベントは全て青であり、
注目色は緑なので、信号線「ヌ」の値は偽値である。従
って、イベント取出部3がイベント時刻が0であるイベ
ントを全てイベント記憶部2から取り出し終え、信号線
「ヘ」の値が偽になった瞬間に、すなわち、イベント取
出部3,回路動作計算部5中にまだ青のイベントが存在す
るうちに、現在時刻出力部1は、現在時刻の更新と色変
更命令の出力を行う。
着色部4は信号線「ル」から色変更命令を受け取る
と、信号線「ハ」に出力する色を、青から緑あるいは緑
から青に変更する。
注目色指定部7は信号線「ル」から色変更命令を受け
取ると、信号線「リ」に出力する注目色を、緑から青あ
るいは青から緑に変更する。
一方、イベント取出部3は、信号線「ホ」の現在時刻
が1進んだ後、再びイベント記憶部2の中からイベント
時刻が現在時刻と等しいイベントの取り出しを開始する
ことができる。
このように、本発明によれば、イベント記憶部2,イベ
ント取出部3,回路動作計算部5からなるパイプライン
の、イベント取出部3,回路動作計算部5中からイベント
がなくなるのを待つことなく、イベント取出部3が次の
時刻を持つイベントの取り出しを開始できる。従って、
パイプライン中のイベント取出部3,回路動作計算部5を
空にすることなくシミュレーションを行うことができ、
パイプラインに隙間ができることによるシミュレーショ
ン速度の低下を防ぐことができる。
第2図は、本発明に係わる現在時刻出力部の第1の実
施例を示す構成図である。第2図中、11はカウンタ,12
は制御手段,あ,ホ,ヘ,ヌ,ルは信号線である。
カウンタ11は、現在時刻を常に信号線「ホ」に出力し
ている。
シミュレーション開始に先立って、制御手段12は信号
線「あ」に現在時刻初期化命令を出力する。カウンタ11
は、信号線「あ」から現在時刻初期化命令を受け取る
と、現在時刻を0にする。
シミュレーション実行中は、 制御手段12は、信号線「ヌ」,「ヘ」の値を読み込
み、信号線「ヌ」,「ヘ」の両方の値が偽値になったと
き、信号線「あ」に現在時刻更新命令を、信号線「ル」
に色変更命令を出力する。制御手段12は、信号線
「ヌ」,「ヘ」の少なくとも一方の値が真値であれば、
現在時刻更新命令と色変更命令の出力は行わない。
カウンタ11は、信号線「あ」から現在時刻更新命令を
受け取ると、現在時刻を1進める。
第3図は、本発明に係わるイベント記憶部の第1の実
施例を示す構成図である。第3図中、21はメモリ制御手
段,22はポインタメモリ,23はイベントメモリ,24はNULL
判定手段であり、い,う,え,お,イ,ロ,ホ,ヘ,
ヲ,カは信号線である。
イベントメモリ23は、信号線「イ」から受け取ったイ
ベントを、色を除いて記憶する。
ポインタメモリ22は、時刻をキーとして、その時刻と
等しいイベント時刻を持つイベントを格納しているイベ
ントメモリ23のアドレスを記憶している。
ポインタメモリ22は、信号線「ホ」から現在時刻を読
み込み、現在時刻をキーとして、現在時刻と等しいイベ
ント時刻を持つイベント群のうちの1つを記憶している
イベントメモリ23のアドレスを、信号線「え」に出力す
る。ただし、ポインタメモリ22は、現在時刻と等しいイ
ベント時刻を持つイベントがイベントメモリ23中にない
場合には、そのことを示す特別な値NULLを信号線「え」
に出力する。
NULL判定手段24は、信号線「え」の値がNULLである場
合には偽値を、信号線「え」の値がNULLでない場合には
真値を、信号線「ヘ」に出力する。
メモリ制御手段21は、信号線「ヲ」からイベント読み
出し命令を受け取ると、信号線「う」を経てイベントメ
モリ23を制御し、イベントメモリ23に信号線「え」の値
が示すアドレスに記憶しているイベントを信号線「ロ」
に出力させ、さらに、そのアドレスに記憶していたイベ
ントを消去させる。さらに、メモリ制御手段21は、信号
線「い」を用いてポインタメモリ22を制御し、ポインタ
メモリ22に、信号線「え」に出力していたイベントメモ
リ23のアドレスからイベントが消去されたことを知ら
せ、そのイベントの消去が行われた後にもイベントメモ
リ23に残っている、現在時刻と等しいイベント時刻を持
つイベントのうちの1つが格納されているイベントメモ
リ23のアドレスを、信号線「え」に出力させる。ただ
し、前記イベントの消去の結果、イベントメモリ23の中
に現在時刻と一致するイベント時刻を持つイベントがイ
ベントメモリ23の中に存在しなくなった場合には、ポイ
ンタメモリ22に、信号線「え」にNULLを出力させる。
また、信号線「イ」にイベントが送られてきた場合に
は、メモリ制御手段21は、信号線「う」を用いてイベン
トメモリ23を制御し、イベントメモリ23に、信号線
「イ」に送られてきたイベントを色を除いて記憶させる
と共に、その記憶したアドレスを信号線「お」へと出力
させる。さらに、メモリ制御手段21は、信号線「い」を
用いてポインタメモリ22を制御し、ポインタメモリ22
に、信号線「イ」に送られてきたイベントが、信号線
「お」の値が示すイベントメモリ23のアドレスに格納さ
れたことを記憶させる。
メモリ制御手段21は、イベントメモリ23へのイベント
の記憶と、ポインタメモリ22へのアドレスの記憶を完了
させた後、信号線「カ」に、イベントの記憶が完了した
ことを示す信号を出力する。
第4図は、本発明に係わるイベント取出部の実施例を
示す構成図である。第4図中、31はデータ保持手段,32
は制御手段であり、か,ロ,ハ,ニ,ヘ,ト,チ,ヲ,
ワは信号線である。
以下に、イベント取出部が行う処理を、信号線「ロ」
から第18図のイベントaを受け取る場合を例として説明
する。
制御手段32は、データ保持手段31中にイベントがな
く、かつ、信号線「ヘ」の値が真値であるとき、信号線
「ヲ」にイベント読み出し命令を出力し、信号線「か」
にデータ書込み命令を出力する。
データ保持手段31は、信号線「か」からデータ書込み
命令を受け取ると、信号線「ロ]から色のないイベント
aを、信号線「ハ」から色C1を読み込んで記憶し、そ
の、色が付いたイベントbを信号線「ニ」に出力する。
またデータ保持手段31は、記憶しているイベントbの色
C1が青である場合には、信号線「ト」に真値を、信号線
「チ」に偽値を出力し、記憶しているイベントbの色C1
が緑である場合には、信号線「ト」に偽値を、信号線
「チ」に真値を出力する。
制御手段32は、信号線「ワ」から、回路動作計算部が
イベントbを受け取ったことを示す信号を受け取ると、
データ保持手段31中にイベントがなくなったものとし
て、新たなイベントの取り出しを開始する。
第5図は、本発明に係わる着色部の実施例を示す構成
図である。第5図中、41は真偽記憶手段,42は色出力手
段であり、き,ル,ハは信号線である。
真偽記憶手段41は、真値,偽値の2つの値のうちいず
れか一方を選んで記憶し、その値を信号線「き」に出力
する。真偽記憶手段41が記憶している値の初期値は真値
である。真偽記憶手段41は、信号線「ル」から色変更命
令を受け取ると、記憶し信号線「き」に出力している値
を、真値から偽値または偽値から真値に変更する。
色出力手段42は、信号線「き」の値を読み、その値が
真値であるときには青を、偽値であるときには緑を信号
線「ハ」に出力する。
第6図は、本発明に係わる注目色指定部の実施例を示
す構成図である。第6図中、51は真偽記憶手段,52は色
出力手段であり、く,ル,リは信号線である。
真偽記憶手段51は、真値,偽値の2つの値のうちいず
れか一方を選んで記憶し、その値を信号線「く」に出力
する。真偽記憶手段51が記憶している値の初期値は偽値
である。真偽記憶手段51は、信号線「ル」から色変更命
令を受け取ると、記憶し信号線「く」に出力している値
を、真値から偽値または偽値から真値に変更する。
色出力手段52は、信号線「く」の値を読み、その値が
真値であるときには青を、偽値であるときには緑を信号
線「リ」に出力する。
第7図は、本発明に係わる注目色存在判定部の実施例
を示す構成図である。第7図中、61,62はORゲート,63は
選択手段であり、さ,し,ト,チ,リ,ヌ,ヨ,タは信
号線である。
ORゲート61は、信号線「ヨ」,信号線「ト」の値を読
み込み、少なくとも一方の値が真値ならば信号線「さ」
に真値を出力し、両方の値が偽値ならば信号線「さ」に
偽値を出力する。
ORゲート62は、信号線「タ」,信号線「チ」の値を読
み込み、少なくとも一方の値が真値ならば信号線「し」
に真値を出力し、両方の値が偽値ならば信号線「し」に
偽値を出力する。
選択手段63は、信号線「リ」の値を読み込み、その値
が青であるならば信号線「さ」の値を信号線「ヌ」に出
力し、信号線「リ」の値が緑であるならば信号線「し」
の値を信号線「ヌ」に出力する。
第8図は、本発明に係わる回路動作計算部の第1の実
施例を示す構成図である。第8図中、71はバッファメモ
リ,72,73はカウンタ,74は伝達手段,75は配線メモリ,76
は入力状態更新手段,77は入力状態メモリ,78は評価手
段,79は出力状態メモリ,80は伝搬遅延メモリ,81はデー
タ出力手段,82,83はORゲート,84はエレメント識別メモ
リ,85は出力計算手段であり、た,ち,つ,て,と,
な,に,ぬ,ね,の,は,ひ,ふ,ほ,ま,み,イ,
ニ,ワ,カ,ヨ,タは信号線である。
以下に、回路動作計算部が行う処理を、回路動作計算
部が第18図のイベントbを受け取った場合を例として説
明する。
バッファメモリ71は、信号線「ニ」からイベントbを
受け取り、イベントbを一時的に記憶する。バッファメ
モリ71は、この記憶の後、イベントbを受け取ったこと
を示す信号を信号線「ワ」に出力する。また、バッファ
メモリ71は、イベントbを受け取ったことを示す信号を
信号線「ワ」に出力する前に、イベントbの色C1が青で
あった場合には信号線「と」に加算命令を出力し、C1が
緑であった場合には信号線「な」に加算命令を出力す
る。
バッファメモリ71は内部に複数のイベントを蓄えるこ
とができ、それらのイベントを、受け取った順に信号線
「た」に出力する。バッファメモリ71は、この出力した
イベントの色が青であった場合には信号線「と」に減算
命令を送り、出力したイベントの色が緑であった場合に
は信号線「な」に減算命令を出力する。
カウンタ72は、バッファメモリ71中に存在する青のイ
ベントの数を計数する。計数値の初期値は0である。カ
ウンタ72は、信号線「と」から加算命令を受け取ると計
数値を1増やし、信号線「と」から減算命令を受け取る
と計数値を1減らす。また、カウンタ72は、計数値が0
であるとき信号線「に」に偽値を出力し、計数値が0以
外のとき信号線「に」に真値を出力する。
カウンタ73は、バッファメモリ71中に存在する緑のイ
ベントの数を計数する。計数値の初期値は0である。カ
ウンタ73は、信号線「な」から加算命令を受け取ると計
数値を1増やし、信号線「な」から減算命令を受け取る
と計数値を1減らす。また、カウンタ73は、計数値が0
であるとき信号線「ぬ」に偽値を出力し、計数値が0以
外のとき信号線「ぬ」に真値を出力する。
伝達手段74は、シミュレーション対象とする論理回路
中のエレメントの接続関係(論理回路の配線)を記憶し
ている配線メモリ75を有しており、信号線「た」から、
シミュレーション対象とする論理回路中のエレメントの
出力端子の信号状態変化を表すイベントbを受け取る
と、イベントbのエレメント番号G1をアドレスとして配
線メモリ75を読み出し、エレメントG1の後段につながる
エレメントのエレメント番号G2とそのエレメントG2の入
力端子番号P2を読み出して、後段のエレメントG2の入力
端子P2の信号状態変化を表すイベントcを作成し、信号
線「ち」に出力する。このとき、イベントcのイベント
時刻,信号状態,色は、イベントbのイベント時刻T1,
信号状態S1,色C1と等しくする。伝達手段74は、エレメ
ントG1の後段につながるエレメントが複数存在する場合
には、それら後段につながる全てのエレメントの入力端
子の信号状態変化を表すイベントを順次作成し、信号線
「ち」に出力する。この後、伝達手段74は、イベントb
を消去する。
また、伝達手段74は、自らの中に青のイベントが存在
する場合には真値を、青のイベントが存在しない場合に
は偽値を信号線「ね」に出力し、自らの中に緑のイベン
トが存在する場合には真値を、緑のイベントが存在しな
い場合には偽値を信号線「の」に出力する。
入力状態更新手段76は、シミュレーション対象とする
論理回路中の全てのエレメントの全ての入力端子の信号
状態を記憶する入力状態メモリ77を有している。入力状
態更新手段76はイベントcを信号線「ち」から受け取る
と、イベントcのエレメント番号G2と入力端子番号P2を
アドレスとして、入力状態メモリ77に、イベントcの信
号状態S1を、エレメントG2の入力端子P2の新たな信号状
態として書き込む。
その後、入力状態更新手段76は、入力端子番号を順次
替えながら、その入力端子番号とエレメント番号G2をア
ドレスとして入力状態メモリ77から、エレメントG2の全
ての入力端子の信号状態S21,S22,・・・,S2nを読み出
す。さらに、入力状態更新手段76は、イベントcのイベ
ント時刻T1,エレメント番号G2,色C1と、信号状態S21,S2
2,・・・,S2nを値とするイベントdを作成し、信号線
「つ」に出力する。この後、入力状態更新手段76は、イ
ベントcを消去する。
また、入力状態更新手段76は、自らの中に青のイベン
トが存在する場合には真値を、青のイベントが存在しな
い場合には偽値を信号線「は」に出力し、自らの中に緑
のイベントが存在する場合には真値を、緑のイベントが
存在しない場合には偽値を信号線「ひ」に出力する。
評価手段78は、エレメント番号をアドレスとしてエレ
メントの種類(2入力ANDゲート,4入力ORゲート,JKフリ
ップフロップ等の、エレメントの機能)を出力するエレ
メント識別メモリ84と、エレメントの全ての入力端子の
信号状態とエレメントの種類を入力として、エレメント
の出力端子の信号状態を計算する出力計算手段85と、エ
レメントの入力端子の信号状態が変化してから、そのエ
レメントの出力端子の信号状態が変化するまでに要す
る、エレメントの伝搬遅延を記憶している伝搬遅延メモ
リ80と、エレメントの出力端子の信号状態を記憶する出
力状態メモリ79を有している。
評価手段78は、信号線「つ」からイベントdを受け取
ると、イベントdのエレメント番号G2をアドレスとして
エレメントG2の種類をエレメント識別メモリ84から読み
出し、その結果と、イベントdの信号状態S21,S22,・・
・,S2nを出力計算手段85に入力して、エレメントG2の出
力端子の新たな信号状態S3を計算する。評価手段78は、
また、イベントdのエレメント番号G2をアドレスとし
て、出力状態メモリ79から、以前に計算したエレメント
G2の出力端子の信号状態を読み出し、その値と前記出力
計算手段85を用いて計算したエレメントG2の出力端子の
新たな信号状態S3を比較する。
評価手段78は、比較した両信号状態が異なる場合に
は、出力状態メモリ79に、計算の結果得られたエレメン
トG2の出力端子の新たな信号状態S3を書き込み、また、
エレメントG2の出力端子の信号状態変化を示すイベント
eを作成して、信号線「て」に出力する。イベントeの
信号状態は、出力計算手段85によって計算した結果得ら
れた信号状態S3とする。イベントeのエレメント番号,
色は、イベントdのエレメントG2,色C1とする。イベン
トeのイベント時刻T2は、伝搬遅延メモリ80から読み出
したエレメントG2の伝搬遅延時間をイベントdのイベン
ト時刻T1に加算した値とする。評価手段78は、この後、
イベントdを消去する。
評価手段78は、出力状態メモリ79から読み出したエレ
メントG2の出力端子の信号状態と、出力計算手段85によ
り計算したエレメントG2の出力端子の新たな信号状態S3
が等しい場合には、イベントeの作成と、イベントeの
信号線「て」への出力を行わずに、イベントdを消去す
る。
また、評価手段78は、自らの中に青のイベントが存在
する場合には真値を、青のイベントが存在しない場合に
は偽値を信号線「ふ」に出力し、自らの中に緑のイベン
トが存在する場合には真値を、緑のイベントが存在しな
い場合には偽値を信号線「ほ」に出力する。
データ出力手段81は、信号線「て」からイベントeを
受け取ると、イベントeを一時的に記憶し、信号線
「イ」に出力する。データ出力手段81は、信号線「カ」
から、イベント記憶部がイベントeを記憶し終ったこと
を示す信号を受け取るまで、イベントeを保持し、信号
線「カ」からイベント記憶部がイベントeを記憶し終っ
たことを示す信号を受け取った後に、イベントeを消去
し、信号線「て」から新たなイベントを受け取る。
また、データ出力手段81は、自らの中に青のイベント
が存在する場合には真値を、青のイベントが存在しない
場合には偽値を信号線「ま」に出力し、自らの中に緑の
イベントが存在する場合には真値を、緑のイベントが存
在しない場合には偽値を信号線「み」に出力する。
ORゲート82は、信号線「に」,「ね」,「は」,
「ふ」,「ま」の値を常時読み込み、それらの値の少な
くとも一つが真値であるならば信号線「ヨ」に真値を出
力し、それらの値が全て偽値であるならば信号線「ヨ」
に偽値を出力する。
ORゲート83は、信号線「ぬ」,「の」,「ひ」,
「ほ」,「み」の値を常時読み込み、それらの値の少な
くとも一つが真値であるならば信号線「タ」に真値を出
力し、それらの値が全て偽値であるならば信号線「タ」
に偽値を出力する。
以上の説明では、バッファメモリ71がイベントbを受
け取り、データ出力手段81がイベントeを出力するまで
に各処理部が行う処理を順次説明したが、バッファメモ
リ71,伝達手段74,入力状態更新手段76,評価手段78,デー
タ出力手段81はパイプライン処理を行い、複数のイベン
トを同時に処理することができる。
本実施例では、伝達手段,入力状態更新手段,評価手
段が一つずつの場合を示したが、伝達手段,入力状態更
新手段,評価手段の任意の処理部を並列に配置し、並列
処理を行うこともできる。
また、バッファメモリとカウンタを、 伝達手段と入力状態更新手段の間, 入力状態更新手段と評価手段の間, 評価手段とデータ出力手段の間にも設けてもよい。
第9図は、本発明の論理シミュレーション装置の第2
の実施例を示す構成図である。第9図中、1は現在時刻
出力部,93はイベント記憶部,91はイベント取出部,4は着
色部,5は回路動作計算部,92は注目色存在判定部,7は注
目色指定部,ロ,ニ,ヘ,リ,ヌ,ヲ,ワ,ヨ,タは信
号線である。
第9図の論理シミュレーション装置は、第1図に示し
た論理シミュレーション装置と比較して、イベント取出
部91から注目色存在判定部92に、イベント取出部91中に
青および緑の色を持つイベントが存在するか否かを知ら
せる信号線がない点と、イベント記憶部93,イベント取
出部91,注目色存在判定部92の動作が異なっている。
この違いを、イベント取出部91がイベント記憶部93か
ら第18図のイベントaを取り出す場合を例として説明す
る。
今、現在時刻がT1であるとする。
イベント記憶部93は、第1図のイベント記憶部2と同
様にして、自らの中に現在時刻と等しいイベント時刻を
持つイベントが存在するとき信号線「ヘ」に真値を、自
らの中に現在時刻と等しいイベント時刻を持つイベント
が存在しないとき信号線「ヘ」に偽値を出力する。
イベント取出部91は、信号線「ヘ」の値が真値である
とき、第1図のイベント取出部3と同様に、イベント読
み出し命令を信号線「ヲ」に出力する。
イベント記憶部93は、信号線「ヲ」からイベント読み
出し命令を受け取ると、現在時刻T1と等しいイベント時
刻を持つイベントの一つであるイベントaを、信号線
「ロ」に出力するが、第1図のイベント記憶部2とは異
なり、自らの中にもイベントaを保持しておく。
イベント取出部91は、信号線「ロ」からイベントaを
受け取ると、第1図のイベント取出部3と同様にして、
イベントbを信号線「ニ」に出力する。この後、イベン
ト取出部91は、信号線「ワ」から回路動作計算部5がイ
ベントbを受け取ったことを示す信号を受け取った後
に、信号線「ヲ」に、イベント消去命令を出力する。
イベント記憶部93は、信号線「ヲ」からイベント消去
命令を受け取ると、自らの中からイベントaを消去す
る。
注目色存在判定部92は、回路動作計算部5により信号
線「ヨ」,「タ」に出力された値と、注目色指定部7に
より信号線「リ」に出力された値を用いて、 回路動作計算部5中に注目色を持つイベントが存在す
るならば信号線「ヌ」に真値を出力し、 回路動作計算部5中に注目色を持つイベントが存在し
ないならば信号線「ヌ」に偽値を出力する。
現在時刻出力部1,着色部4,回路動作計算部5,注目色指
定部7が行う処理については、第1図の論理シミュレー
ション装置と全く同じなので、説明は省略する。
本実施例によれば、イベント取出部中に存在するイベ
ントは、同時にイベント記憶部中にも存在するので、現
在時刻と等しいイベント時刻を持つイベントがイベント
取出部中に存在するか否かを、色を用いて独立して管理
する必用がなくなる。従って、イベント取出部中に注目
色を持つイベントが存在するか否かを示す信号線と、そ
の信号線に係わるハードウェアを省略することができ
る。
第10図は、本発明の論理シミュレーション装置の第3
の実施例を示す構成図である。第10図中、1は現在時刻
出力部,101はイベント記憶部,102はイベント取出部,4は
着色部,103は回路動作計算部,104は色変更部,92は注目
色存在判定部,105は注目色指定部,イ,ロ,ニ,リ,
ワ,カ,ヨ,タは信号線である。
また、第19図は本発明に係わるイベントのデータ構造
の第2の例を示す構造図である。第19図中、f,g,h,i,j
はイベントであり、T5,T6,T7はイベント時刻,G5,G7はエ
レメント番号,P5,P7はエレメントの入力端子番号,S5,S5
1,S52,・・・,S5n,S6は信号状態,C5,C6,C7は色である。
現在時刻出力部1,着色部4が行う処理は、第1図にお
ける現在時刻出力部1,着色部4と全く同じである。ま
た、注目色存在判定部92が行う処理は、第9図の注目色
存在判定部92と全く同じである。
注目色指定部105は初期値を青として、信号線「リ」
に注目色を出力する。注目色の初期値以外については、
注目色指定部105が行う処理は、第1図の注目色指定部
7と全く同じである。
イベント記憶部101は、エレメントの出力端子の信号
状態変化を表すイベントではなく、エレメントの入力端
子の信号状態変化を表すイベントを記憶する。記憶する
イベントが異なる点を除いては、イベント記憶部101の
動作は、第9図のイベント記憶部93と全く同じである。
今、現在時刻がT5であるとする。
イベント取出部102は、イベント記憶部101から、信号
線「ロ」を経て、イベント時刻がT5である、エレメント
の入力端子の信号状態変化を表すイベントの一つである
イベントfを取り出し、信号線「ニ」に着色部4により
色C5が付与されたイベントgを出力する。イベント取出
部102は、イベント記憶部101から取り出すイベントが、
エレメントの出力端子の信号状態変化を表すイベントで
はなく、エレメントの入力端子の信号状態変化を表すイ
ベントである点を除いては、第9図のイベント取出部91
と全く同じである。
以下の説明の都合上、イベントfのエレメント番号を
G5,エレメントの入力端子番号をP5,信号状態をS5とす
る。
回路動作計算部103は、内部に、イベントの色を変更
する色変更部104を有している。
回路動作計算部103は、信号線「ニ」からイベントg
を受け取ると、イベントgを受け取ったことを示す信号
を信号線「ワ」に出力する。
回路動作計算部103は、イベント駆動型のアルゴリズ
ムを用いて、イベントgが表すシミュレーション対象と
する論理回路の信号状態変化が原因となって発生する、
前記論理回路中のエレメントの入力端子,出力端子の信
号状態変化を計算し、その結果得られた、エレメントの
入力端子の信号状態変化を表すイベントjを信号線
「イ」に出力する。回路動作計算部103が扱うエレメン
トの伝搬遅延時間は第1図の回路動作計算部5とは異な
り、0であってもよい。
回路動作計算部103は、信号線「リ」から注目色を読
み込み、色変更部104は、その注目色を用いて、回路動
作計算部103が信号線「イ」に出力するイベントjの色C
7を、イベントjの時刻T7がイベントgのイベント時刻T
5と同じである場合には注目色とし、イベントjの時刻T
7がイベントgのイベント時刻T5と異なる場合には注目
色と異なる値とする。
回路動作計算部103がイベントgを受け取りイベント
jを出力する過程は、後に回路動作計算部の第2の実施
例中で詳しく説明する。
回路動作計算部103は、複数のイベントを内部に持
ち、それらのイベントを同時に処理することができる。
また、回路動作計算部103は、自らの中に青のイベン
トが存在する場合には信号線「ヨ」に真値を、自らの中
に青のイベントが存在しない場合には信号線「ヨ」に偽
値を出力する。さらに、回路動作計算部103は、自らの
中に緑のイベントが存在する場合には信号線「タ」に真
値を、自らの中に緑のイベントが存在しない場合には信
号線「タ」に偽値を出力する。
回路動作計算部103は、イベント記憶部101がイベント
jを記憶し終えたことを示す信号を信号線「カ」を経て
受け取るまでは、出力していたイベントjを自らの中に
も保持しており、この信号を受け取った後にイベントj
を自らの中から消去する。
本実施例によれば、色変更部により、回路動作計算部
中に存在するイベントのイベント時刻が現在時刻と同じ
である場合には、そのイベントの色を注目色とし、回路
動作計算部中に存在するイベントのイベント時刻が現在
時刻と異なる場合には、そのイベントの色を注目色と異
なるようにするので、伝搬遅延時間が0であるエレメン
トがシミュレーション対象とする論理回路中にあって
も、現在時刻出力部1は注目色存在判定部92の出力を用
いて、現在時刻と等しいイベント時刻を持つイベントが
回路動作計算部中に存在するか否かを判定できる。従っ
て、本実施例の論理シミュレーション装置は、伝搬遅延
時間が0であるエレメントを含む論理回路をもシミュレ
ーション対象として、イベント記憶部,イベント取出
部,回路動作計算部からなるパイプライン中のイベント
取出部,回路動作計算部を空にすることなくシミュレー
ションを行うことができ、パイプラインに隙間ができる
ことによるシミュレーション速度の低下を防ぐことがで
きる。
第11図は、本発明に係わる回路動作計算部の第2の実
施例を示す構成図である。第11図中、111はバッファメ
モリ,72,73はカウンタ,76は入力状態更新手段,112は評
価手段,113,116は色変更部,80は伝搬遅延メモリ,114は
伝達手段,75は配線メモリ,115は配線遅延メモリ,117は
データ出力手段,82,83はORゲートであり、た,ち,つ,
て,と,な,に,ぬ,ね,の,は,ひ,ふ,ほ,ま,
み,イ,ニ,リ,ワ,カ,ヨ,タは信号線である。な
お、第11図では、第8図に示した入力状態メモリ,出力
状態メモリ,エレメント識別メモリ,出力計算手段は省
略している。
バッファメモリ111は、信号線「ニ」から第19図のイ
ベントgを受け取り、イベントgを一時的に記憶する。
バッファメモリ111は、この記憶の後、イベントgを受
け取ったことを示す信号を信号線「ワ」に出力する。ま
た、バッファメモリ111は、イベントgを受け取ったこ
とを示す信号を信号線「ワ」に出力する前に、受け取っ
たイベントgの色C5が青である場合には信号線「と」に
加算命令を送り、C5が緑である場合には信号線「な」に
加算命令を送る。
バッファメモリ111は内部に複数のイベントを蓄える
ことができ、それらのイベントを、受け取った順に信号
線「た」に出力する。バッファメモリ111は、この出力
したイベントの色が青である場合には信号線「と」に減
算命令を出力し、出力したイベントの色が緑である場合
には信号線「な」に減算命令を出力する。
カウンタ72は、バッファメモリ111中に存在する青の
イベントの数を計数する。計数値の初期値は0である。
カウンタ72は、信号線「と」から加算命令を受け取ると
計数値を1増やし、信号線「と」から減算命令を受け取
ると計数値を1減らす。また、カウンタ72は、計数値が
0であるとき信号線「に」に偽値を出力し、計数値が0
以外のとき信号線「に」に真値を出力する。
カウンタ73は、バッファメモリ111中に存在する緑の
イベントの数を計数する。計数値の初期値は0である。
カウンタ73は、信号線「な」から加算命令を受け取ると
計数値を1増やし、信号線「な」から減算命令を受け取
ると計数値を1減らす。また、カウンタ73は、計数値が
0であるとき信号線「ぬ」に偽値を出力し、計数値が0
以外のとき信号線「ぬ」に真値を出力する。
入力状態更新手段76はイベントgを信号線「た」から
受け取ると、第8図の入力状態更新手段76と全く同様に
して、エレメントG5の全ての入力端子の新たな信号状態
S51,S52,・・・,S5nを表すイベントhを信号線「つ」に
出力する。この後、入力状態更新手段76は、イベントg
を消去する。
また、入力状態更新手段76は、自らの中に青のイベン
トが存在する場合には真値を、青のイベントが存在しな
い場合には偽値を信号線「は」に出力し、自らの中に緑
のイベントが存在する場合には真値を、緑のイベントが
存在しない場合には偽値を信号線「ひ」に出力する。
評価手段112は、エレメントの入力端子の信号状態が
変化してから、そのエレメントの出力端子の信号状態が
変化するまでに要する、エレメントの伝搬遅延時間を記
憶している伝搬遅延メモリ80と、自らが出力するイベン
トの色を決定する色変更部113を有している。
評価手段112は、信号線「つ」からイベントhを受け
取ると、第8図の評価手段78と同様にして、エレメント
G5の出力端子の信号状態変化を表すイベントのイベント
時刻T6,エレメントG5の出力端子の新たな信号状態S6を
計算し、エレメントG5の出力端子の信号状態が変化する
場合には、その変化を表すイベントiを作成して、信号
線「て」に出力する。評価手段112中の色変更部113は、
信号線「リ」から注目色を読み込み、青,緑のいずれか
一方を、イベントiの色C6とする。色変更部113は、C6
を、T5がT6に等しい場合、すなわち、伝搬遅延メモリ80
から読み出したエレメントG5の伝搬遅延時間が0である
場合には注目色とし、T5がT6と異なる場合、すなわち、
伝搬遅延メモリ80から読み出したエレメントG5の伝搬遅
延時間が0でない場合には注目色と異なる値とする。
評価手段112は、イベントiを信号線「て」に出力し
た後、イベントhを消去する。
また、評価手段112は、自らの中に青のイベントが存
在する場合には真値を、青のイベントが存在しない場合
には偽値を信号線「ふ」に出力し、自らの中に緑のイベ
ントが存在する場合には真値を、緑のイベントが存在し
ない場合には偽値を信号線「ほ」に出力する。
伝達手段114は、シミュレーション対象とする論理回
路の配線を記憶している配線メモリ75と、各配線を信号
状態変化が伝わるのに要する時間を記憶している配線遅
延メモリ115と、自らが出力するイベントの色を決定す
る色変更部116を有している。
伝達手段114は、信号線「て」から、イベントiを受
け取ると、イベントiのエレメント番号G5をアドレスと
して配線メモリ75を読み出し、エレメントG5の後段につ
ながるエレメントのエレメント番号G7とそのエレメント
G7の入力端子番号P7を読み出して、後段のエレメントG7
の入力端子P7の信号状態変化を表すイベントjを作成
し、信号線「ち」に出力する。
ただし、伝達手段114は、イベントjのイベント時刻
は、配線遅延メモリ115から読み出した後段につながる
エレメントG7の入力端子P7にエレメントG5の出力端子の
信号状態変化が伝わるのに要する時間を、イベントiの
イベント時刻T6に加算した値T7とし、イベントjの信号
状態はイベントiの信号状態S6とする。
伝達手段114中の色変更部116は、信号線「リ」から注
目色を読み込み、青,緑の色のいずれか一方をイベント
jの色とする。
色変更部116は、イベントjの色C7を、色C6が注目色
であり、かつ、T6がT7に等しい場合、すなわち、色C6が
注目色であり、かつ、配線遅延メモリ115から読み出し
た配線遅延時間が0である場合には、注目色とし、色C6
が注目色と異なるか、あるいは、T6がT7と異なる場合、
すなわち、色C6が注目色と異なるか、あるいは、配線遅
延メモリ115から読み出した配線遅延時間が0でない場
合には、注目色とは異なる色とする。
伝達手段114は、イベントjを信号線「ち」に出力し
た後、イベントiを消去する。
また、伝達手段114は、自らの中に青のイベントが存
在する場合には真値を、青のイベントが存在しない場合
には偽値を信号線「ね」に出力し、自らの中に緑のイベ
ントが存在する場合には真値を、緑のイベントが存在し
ない場合には偽値を信号線「の」に出力する。
データ出力手段117は、信号線「ち」からイベントj
を受け取ると、イベントjを一時的に記憶し、信号線
「イ」に出力する。データ出力手段117は、信号線
「カ」から、イベント記憶部がイベントjを記憶し終っ
たことを示す信号を受け取るまで、イベントjを保持
し、信号線「カ」からイベント記憶部がイベントjを記
憶し終ったことを示す信号を受け取った後に、信号線
「ち」から新たなイベントを受け取る。
また、データ出力手段117は、自らの中に青のイベン
トが存在する場合には真値を、青のイベントが存在しな
い場合には偽値を信号線「ま」に出力し、自らの中に緑
のイベントが存在する場合には真値を、緑のイベントが
存在しない場合には偽値を信号線「み」に出力する。
ORゲート82は、信号線「に」,「ね」,「は」,
「ふ」,「ま」の値を常時読み込み、それらの値の少な
くとも一つが真値であるならば信号線「ヨ」に真値を出
力し、それらの値が全て偽値であるならば信号線「ヨ」
に偽値を出力する。
ORゲート83は、信号線「ぬ」,「の」,「ひ」,
「ほ」,「み」の値を常時読み込み、それらの値の少な
くとも一つが真値であるならば信号線「タ」に真値を出
力し、それらの値が全て偽値であるならば信号線「タ」
に偽値を出力する。
本実施例では、評価手段,伝達手段の両方に色変更部
を設けたが、配線遅延時間を常に0としてシミュレーシ
ョンを行う場合には、伝達手段が出力するイベントのイ
ベント時刻を常に伝達手段が受け取ったイベントのイベ
ント時刻と等しくし、伝達手段が出力するイベントの色
を常に伝達手段が受け取ったイベントの色と同じにし、
伝達手段から配線遅延メモリと色変更部を取り除いても
よい。
このような構成にする場合には、回路動作計算部が受
け取るイベントと回路動作計算部が出力するイベント
を、エレメントの出力端子の信号状態変化を表すイベン
トとし、伝達手段をバッファメモリと入力状態更新手段
の間に配置することも可能である。なお、この場合に
は、第10図の論理シミュレーション装置中のイベント記
憶部はエレメントの出力端子の信号状態変化を表すイベ
ントを記憶し、イベント取出部はエレメントの出力端子
の信号状態変化を表すイベントをイベント記憶部から取
り出すようにすればよい。
また、配線遅延のみを扱い、エレメントの伝搬遅延時
間を常に0としてシミュレーションを行う場合には、評
価手段が出力するイベントのイベント時刻を常に評価手
段が受け取ったイベントのイベント時刻と等しくし、評
価手段が出力するイベントの色を常に評価手段が受け取
ったイベントの色と同じにし、評価手段から伝搬遅延メ
モリと色変更部を取り除いてもよい。
第12図は、本発明の論理シミュレーション装置の第4
の実施例を示す構成図である。第12図中、121は現在時
刻出力部,101はイベント記憶部,102はイベント取出部,1
03は回路動作計算部,4は着色部,104は色変更部,92は注
目色存在判定部,105は注目色指定部,122は最小時刻記憶
部,イ,ホ,ヘ,ヌ,ル,レは信号線である。
最小時刻記憶部122は、回路動作計算部103が信号線
「イ」に出力するイベントのイベント時刻の最小値を記
憶し、その値を信号線「レ」に出力する。また、最小時
刻記憶部122は、現在時刻出力部121から信号線「ル」に
色変更命令が出力されたとき、記憶しているイベント時
刻の最小値を無限大に初期化する。
現在時刻出力部121は、信号線「ホ」に現在時刻を出
力している。現在時刻の初期値は0である。現在時刻出
力部121は、信号線「ヌ」の値を読み込み、その値が偽
値になったときに現在時刻の更新を開始し、信号線
「ヘ」の値が偽値であり、かつ、現在時刻が信号線
「レ」の値よりも小さい限り、現在時刻を1ずつ進め続
ける。現在時刻出力部121は、信号線「ヘ」の値が真値
になるか、あるいは、現在時刻が信号線「レ」の値と等
しくなったときに、現在時刻の更新をやめ、信号線
「ル」に色変更命令を出力する。現在時刻出力部121
は、現在時刻の更新を開始したときに、すでに信号線
「ヘ」の値が真値であるか現在時刻が信号線「レ」の値
と等しい場合には、現在時刻を進めることなく信号線
「ル」に色変更命令を出力する。
イベント記憶部101,イベント取出部102,色変更部104
を有する回路動作計算部103,着色部4,注目色指定部105,
注目色存在判定部92が行う処理は、第10図のイベント記
憶部101,イベント取出部102,回路動作計算部103,着色部
4,注目色指定部105,注目色存在判定部92が行う処理と全
く同じなので、説明は省略する。
本実施例の論理シミュレーション装置は、現在時刻の
更新が開始されたときに最小時刻記憶部が記憶している
値が、現在時刻よりも2以上大きく、かつ、現在時刻よ
りも1だけ大きいイベント時刻を持つイベントがイベン
ト記憶部中に存在しない場合には、現在時刻を2以上ま
とめて進めることができる。
また、本実施例では、現在時刻出力部は信号線「ヌ」
の値が偽値になったときに現在時刻の更新を開始すると
したが、信号線「ヌ」,「ヘ」の両方の値が偽値になっ
たときに現在時刻の更新を開始してもよい。
第13図は、本発明に係わる最小時刻記憶部の実施例を
示す構成図である。
第13図中、131は記憶手段,132は比較手段,133は制御
手段であり、や,ゆ,イ,ル,レは信号線である。
記憶手段131は、信号線「イ」に与えられたイベント
のイベント時刻を記憶し、信号線「レ」に出力する。
シミュレーション実行に先立って、制御手段133は信
号線「ゆ」に初期化命令を出力する。また、制御手段13
3は、シミュレーション実行中に信号線「ル」から色変
更命令を受け取った場合にも、信号線「ゆ」に初期化命
令を出力する。
記憶手段131は、初期化命令を信号線「ゆ」から受け
取ると、記憶し、信号線「レ」に出力している値を、無
限大に初期化する。
シミュレーション実行中は、比較手段132は、信号線
「イ」にイベントが回路動作計算部から出力された時、
そのイベントのイベント時刻と、信号線「レ」の値を比
較し、信号線「レ」の値の方が大きい場合には真値を信
号線「や」に出力する。比較手段132は、信号線「レ」
の値の方が信号線「イ」のイベントのイベント時刻より
も小さいか、両方の値が等しい場合には、信号線「や」
に偽値を出力する。
制御手段133は、信号線「や」の値が真値であると
き、信号線「ゆ」にデータ書き込み命令を出力し、信号
線「や」の値が偽値であるときには、信号線「ゆ」にデ
ータ書き込み命令を出力しない。
記憶手段131は、信号線「ゆ」からデータ書き込み命
令を受け取ると、信号線「イ」のイベントのイベント時
刻を記憶し、その値を信号線「レ」に出力する。
第14図は、本発明に係わる現在時刻出力部の第2の実
施例を示す構成図である。第14図中、11はカウンタ,141
は制御手段,あ,ホ,ヘ,ヌ,ル,レは信号線である。
カウンタ11は、現在時刻を常に信号線「ホ」に出力し
ている。
シミュレーション開始に先立って、制御手段141は信
号線「あ」に現在時刻初期化命令を出力する。カウンタ
11は、信号線「あ」から現在時刻初期化命令を受け取る
と、現在時刻を0にする。
シミュレーション実行中は、 制御手段141は、信号線「ヌ」の値を読み込み、信号
線「ヌ」の値が偽値になったとき、現在時刻の更新を開
始し、以下の処理を行う。
制御手段141は、信号線「ホ」,「レ」の値を読み込
んで比較し、信号線「ホ」の値が信号線「レ」の値より
も小さく、かつ、信号線「ヘ」の値が偽値である限り、
信号線「あ」に、現在時刻更新命令を出し続ける。
カウンタ11は、信号線「あ」から現在時刻更新命令を
受け取ると、現在時刻を1進める。
制御手段141は、信号線「ヘ」の値が真値になるか、
あるいは、信号線「ホ」の値と信号線「レ」の値が等し
くなったとき、信号線「あ」に対する現在時刻更新命令
の出力をやめ、信号線「ル」に色変更命令を出力する。
制御手段141は、現在時刻の更新を開始したときに、
すでに信号線「ヘ」の値が真値であるか、信号線「ホ」
の値が信号線「レ」の値と等しい場合には、現在時刻更
新命令を信号線「あ」に出力することなく、信号線
「ル」に色変更命令を出力する。
第15図は、本発明の論理シミュレーション装置の第5
の実施例を示す構成図である。第15図中、150は現在時
刻出力部,151はイベント記憶部,152は第1のイベント取
出部,153は第2のイベント取出部,154は回路動作計算
部,155は注目色存在判定部,156は着色部,157は最小時刻
記憶部,158は注目色指定部,イ,ロ,ハ,ニ,ホ,ヘ,
ト,チ,リ,ヌ,ル,ヲ,ワ,カ,ヨ,タ,レ,ネ,
ナ,ラ,ム,ウは信号線である。
以下の説明では、現在時刻と等しいイベント時刻を持
つイベントをイベント記憶部151から取り出す処理を第
1のイベント取出処理と称し、 エレメントの入力端子の信号状態変化を表すイベント
を各エレメントごとに独立して扱い、エレメントの全て
の入力端子にその入力端子の信号状態変化を表すイベン
トが存在するとき、それらのイベントのうちでイベント
時刻が最小であるイベントを、現在時刻とは無関係にイ
ベント記憶部151から取り出す処理を第2のイベント取
出処理と称する。
現在時刻出力部150は、初期値を0として現在時刻を
信号線「ホ」に出力する。現在時刻出力部150は、信号
線「ヌ」の値が偽値になったとき現在時刻の更新を開始
し、信号線「ヘ」の値が偽値であり、かつ、現在時刻が
信号線「レ」の値よりも小さい限り、現在時刻を進め
る。現在時刻出力部150は、現在時刻の更新が終ると信
号線「ル」に現在時刻更新終了信号を発生する。現在時
刻出力部150は、現在時刻の更新開始時に、すでに信号
線「ヘ」の値が真値であるか信号線「レ」の値が現在時
刻と等しい場合には、現在時刻を進めることなく、現在
時刻更新終了信号を信号線「ル」に出力する。
イベント記憶部151は、第1のイベント取出処理,第
2のイベント取出処理のいずれにも適した構造を持ち、
エレメントの入力端子の信号状態変化を表すイベントを
記憶している。イベント記憶部151は、第1のイベント
取出処理と信号線「イ」から受け取ったイベントの記憶
に関しては、エレメントの入力端子の信号状態変化を表
すイベントを記憶することを除いて、第1図のイベント
記憶部2と全く同じ処理を行う。イベント記憶部151の
実施例は、イベント記憶部の第2の実施例として後に記
す。
第1のイベント取出部152は、信号線「ル」から現在
時刻更新終了信号を受け取ると、第1のイベント取出処
理を開始し、信号線「ヘ」の値が偽値になると第1のイ
ベント取出処理を停止する。第1のイベント取出処理の
内容は、イベント記憶部151から受け取るイベントがエ
レメントの入力端子の信号状態変化を表すイベントであ
ることを除いて、第1図のイベント取出部3と全く同じ
である。
第2のイベント取出部153は、信号線「ヘ」の値が偽
値になったとき、信号線「ウ」に色変更命令を出力した
後、第2のイベント取出処理を開始し、信号線「ル」か
ら現在時刻更新終了信号を受け取ったときに第2のイベ
ント取出処理を停止する。第2のイベント取出部153
は、第2のイベント取出処理を、信号線「ム」,
「ラ」,「ロ」を用いて行い、イベント記憶部151から
取り出したイベントに着色部156により色が付与された
イベントを、信号線「ニ」に出力する。第2のイベント
取出処理によってイベント記憶部151から取り出される
イベントのイベント時刻は、現在時刻と等しくてもよい
し、現在時刻と異なってもよい。第2のイベント取出処
理の詳細については、後に、第2のイベント取出部の実
施例,イベント記憶部の第2の実施例中で述べる。
また、第2のイベント取出部153は、自らの中に青の
イベントが存在する場合には信号線「ネ」に真値を出力
し、自らの中に青のイベントが存在しない場合には信号
線「ネ」に偽値を出力する。さらに、第2のイベント取
出部153は、自らの中に緑のイベントが存在する場合に
は信号線「ナ」に真値を出力し、自らの中に緑のイベン
トが存在しない場合には信号線「ナ」に偽値を出力す
る。
着色部156は、第1図の着色部4と同様、青を初期値
として、青,緑の色を切り替えて信号線「ハ」に出力
し、信号線「ハ」を経て、第1のイベント取出部152,第
2のイベント取出部153がイベント記憶部151から取り出
したイベントに色を付与する。第1のイベント取出部15
2,第2のイベント取出部153のいずれがイベント記憶部1
51から取り出したイベントに対しても色を付与すること
と、色変更命令を信号線「ル」からではなく信号線
「ウ」から受け取ることを除いては、着色部156が行う
処理は、第1図の着色部4と同じである。
回路動作計算部154は、信号線「ニ」から第1のイベ
ント取出部152または第2のイベント取出部153が出力し
たイベントを受け取り、イベント駆動型のアルゴリズム
を用いて、そのイベントが表すシミュレーション対象と
する論理回路の信号状態変化が原因となって発生する前
記論理回路中のエレメントの入力端子,出力端子の信号
状態変化を計算し、その結果得られたエレメントの入力
端子の信号状態変化を表すイベントを信号線「イ」に出
力する。回路動作計算部154は、色変更部を持たず、出
力するイベントの色を、常に、その出力するイベントが
発生する原因となった信号線「ニ」から受け取ったイベ
ントと同じ色にする。信号線「イ」に出力するイベント
の色の決定の仕方を除いては、回路動作計算部154は第1
0図の回路動作計算部103と同じ処理を行う。
注目色指定部158は、色変更命令を信号線「ル」から
ではなく信号線「ウ」から受け取ることを除いて、第1
図の論理シミュレーション装置における注目色指定部7
と全く同じ処理を行う。
最小時刻記憶部157は、第1のイベント取出部152およ
び第2のイベント取出部153が信号線「ニ」に出力した
イベントのイベント時刻の最小値を記憶し、記憶してい
る値を信号線「レ」に出力する。最小時刻記憶部157
は、信号線「ル」から現在時刻更新終了信号を受け取る
と、記憶し信号線「レ」に出力している値を無限大に初
期化する。
注目色存在判定部155は、第1のイベント取出部152が
信号線「ト」,「チ」に出力した値と、第2のイベント
取出部153が信号線「ネ」,「ナ」に出力した値と、回
路動作計算部154が信号線「ヨ」,「タ」に出力した値
と、注目色指定部158が信号線「リ」に出力した注目色
を用いて、注目色を持つイベントが第1のイベント取出
部152,第2のイベント取出部153,回路動作計算部154の
少なくとも1つの中に存在するとき信号線「ヌ」に真値
を出力し、注目色を持つイベントが第1のイベント取出
部152,第2のイベント取出部153,回路動作計算部154の
いずれの中にも存在しないとき信号線「ヌ」に偽値を出
力する。
本実施例によれば、第1のイベント取出部がイベント
記憶部からイベントを取り出せないときにも、第2のイ
ベント取出部がイベント記憶部からイベントを取り出し
てそのイベントを回路動作計算部に送ることができるの
で、イベント記憶部,第1のイベント取出部および第2
のイベント取出部,回路動作計算部により構成されるパ
イプラインに、隙間を生じることなくシミュレーション
を行うことができる。
また、本実施例の論理シミュレーション装置は、第1
のイベント取出部,第2のイベント取出部,回路動作計
算部の各処理部から青,緑のイベントが各処理部中に存
在するか否かを示す信号を出させ、さらに、回路動作計
算部中のバッファメモリには、第11図に示したのと同様
に、該バッファメモリ中に存在する青,緑のイベントを
計算するカウンタを付随させることによって、第1のイ
ベント取出部,第2のイベント取出部,回路動作計算部
中に存在する全てのイベントのそれぞれのイベント時刻
と現在時刻を比較することなく現在時刻を更新できるの
で、小さなハードウェアで、第1のイベント取出部,第
2のイベント取出部を併用した論理シミュレーション装
置を実現することができる。
なお、本実施例では、イベント記憶部,回路動作計算
部の処理部が一つずつの場合を示したが、これらの処理
部の任意のものを並列に配置して並列処理を行うことも
できる。第1のイベント取出部,第2のイベント取出部
を組にして並列に配置する場合には、着色部,最小時刻
記憶部も同数だけ並列に配置して第1のイベント取出
部,第2のイベント取出部と1対1に対応付け、各第1
のイベント取出部,第2のイベント取出部が出力するイ
ベントには、対応付けられた着色部が色を付与し、対応
付けられた最小時刻記憶部はそれらのイベントのイベン
ト時刻を記憶し、各着色部は対応付けられた第2のイベ
ント取出部からの色変更命令によって出力するイベント
の色を変更し、注目色指定部は、全第2のイベント取出
部が色変更命令を出力したときに注目色を変更し、現在
時刻出力部は全ての最小時刻記憶部が記憶している値の
最小値以下の範囲で現在時刻を更新するようにしてもよ
い。
このように、イベント記憶部151,第1のイベント取出
部,第2のイベント取出部,回路動作計算部を容易に並
列化して、論理シミュレーション装置をより高速化する
ことができる。
また現在時刻出力部を一つだけ設け、第15図の論理シ
ミュレーション装置から現在時刻出力部を取り除いたも
のを基本単位として並列に配置して通信路で結合し、現
在時刻出力部は全着色部が偽値を出力したときに現在時
刻の更新を開始して、全最小時刻記憶部が記録している
値の最小値以下の範囲で現在時刻を更新してもよい。こ
のような構成によっても、並列処理により論理シミュレ
ーション装置を高速化することができる。
第16図は、本発明に係わる第2のイベント取出部の実
施例を示す構成図である。第16図中、161はエレメント
番号発生手段,162は入力ピン数メモリ,163は制御手段,1
64はイベント保持手段,166は出力イベント保持手段であ
り、ら,る,れ,ろ,わ,ゑ,ロ,ハ,ニ,ヘ,ル,
ネ,ナ,ラ,ム,ワ,ウは信号線である。
制御手段163は、第2のイベント取出部全体の動作を
制御し、信号線「ヘ」の値が偽値となったときに、信号
線「ウ」に色変更命令を出力し、その後、後に述べる第
2のイベント取出処理を開始し、信号線「ル」から現在
時刻更新終了信号を受け取ると第2のイベント取出処理
を停止する。
以下に、第2のイベント取出処理中に第2のイベント
取出部の各部が行う処理について説明する。
制御手段163は信号線「ゑ」に、エレメント番号発生
命令を出力する。
エレメント番号発生手段161は、信号線「ゑ」からエ
レメント番号発生命令を受け取ると、エレメント番号を
発生して信号線「ら」に出力する。
入力ピン数メモリ162は、各エレメントの入力ピン数
を記憶しているメモリであり、信号線「ら」の値が示す
エレメントの入力ピン数を信号線「る」に出力する。
制御手段163は、信号線「ら」のエレメント番号を読
み込み、まず入力ピン番号を1として、入力ピン番号と
信号線「ら」のエレメント番号を組にし、信号線「ラ」
に出力する。制御手段163は、また、信号線「ム」にイ
ベント読み出し命令を出力する。
なお、イベント記憶部の第2の実施例中で述べるよう
に、イベント記憶部は信号線「ム」からイベント読み出
し命令を受け取ると、信号線「ラ」のエレメント番号,
入力ピン番号と等しいエレメント番号,入力ピン番号を
持つイベント記憶部中のイベントのうちで、最も早くイ
ベント記憶部に格納されたイベントを信号線「ロ」に出
力する。
イベント記憶部は信号線「ム」からイベント消去命令
を受け取るまで、信号線「ロ」に出力したイベントを、
自らの中から消去しない。
イベント記憶部から信号線「ロ」にイベントが出力さ
れると、制御手段163は、信号線「れ」を経てイベント
保持手段164を制御し、イベント保持手段164に信号線
「ロ」のイベントを記憶させる。
イベント保持手段164は信号線「ロ」から受け取り記
憶しているイベントを、信号線「ろ」に出力する。
次いで、制御手段163は信号線「る」からエレメント
の入力ピン数を読み込み、入力ピン番号を2から信号線
「る」の値以下の範囲で順次増やしながら、入力ピン番
号と信号線「ら」から読み込んだエレメント番号の組を
信号線「ラ」に、イベント読み出し命令を信号線「ム」
に出力する。
イベント記憶部から信号線「ロ」にイベントが出力さ
れると、制御手段163は、信号線「ロ」のイベントのイ
ベント時刻と信号線「ろ」のイベントのイベント時刻を
比較し、信号線「ロ」のイベントの方がイベント時刻が
小さい場合には、信号線「ロ」のイベントをイベント保
持手段164に記憶させる。制御手段163は、信号線「ロ」
のイベントの方がイベント時刻が大きいか、あるいは、
両イベントのイベント時刻が等しい場合には、信号線
「ロ」のイベントをイベント保持手段164に記憶させな
い。
制御手段163は、信号線「る」から読み込んだ値と等
しい入力ピン番号に対して、イベントの読み出しとイベ
ント保持手段164に記憶するイベントの更新が終るか、
該当するイベントがイベント記憶中に存在しないことを
示す値NULLが信号線「ロ」に出力されるまで、イベント
の読み出しとイベント保持手段164に記憶するイベント
の変更を続ける。
入力ピン番号が信号線「る」から読み込んだ値に対し
て、イベントの読み出しとイベント保持手段164に記憶
するイベントの更新が終ると、制御手段163は信号線
「わ」を経て出力イベント保持手段166を制御して出力
イベント保持手段166に信号線「ろ」のイベントを記憶
させ、さらに、信号線「ラ」に信号線「ろ」のイベント
のエレメント番号と入力ピン番号を、信号線「ム」にイ
ベント消去命令を出力する。この後、制御手段163は、
信号線「ゑ」にエレメント番号発生命令を送って信号線
「ら」から新たなエレメント番号を読み込み、そのエレ
メント番号が示すエレメントに対して、イベント記憶部
からのイベントの取り出しを開始する。
制御手段163は、入力ピン番号が信号線「る」から読
み込んだ値に対してイベントの読み出しとイベント保持
手段164に記憶するイベントの更新が終る前に信号線
「ロ」にNULLが送られてきた場合には、出力イベント保
持手段166に信号線「ろ」のイベントを記憶させること
なく、かつ、信号線「ム」にイベント消去命令を出力す
ることなく、信号線「ゑ」にエレメント番号発生命令を
送って新たなエレメントに対する処理を開始する。
出力イベント保持手段166は、信号線「ろ」のイベン
トを記憶するときに同時に、信号線「ハ」の色も同時に
記憶し、色とともに記憶したイベントを信号線「ニ」に
出力する。
また、出力イベント保持手段166は、記憶しているイ
ベントの色が青である場合には信号線「ネ」に真値を、
信号線「ナ」に偽値を出力し、記憶しているイベントの
色が緑である場合には信号線「ネ」に偽値を、信号線
「ナ」に真値を出力する。出力イベント保持手段166は
信号線「ワ」から、回路動作計算部がイベントを受け取
ったことを示す信号を受け取ると、記憶し信号線「ニ」
に出力していたイベントを消去する。
第17図は、本発明に係わるイベント記憶部の第2の実
施例を示す構成図である。第17図中、21はメモリ制御手
段,22,177はポインタメモリ,23はイベントメモリ,24はN
ULL判定手段であり、い,う,え,お,を,ん,イ,
ロ,ホ,ヘ,ヲ,カ,ラ,ムは信号線である。
イベントメモリ23は、信号線「イ」から受け取ったイ
ベントを、色を除いて記憶する。
ポインタメモリ22は、時刻をキーとして、その時刻と
等しいイベント時刻を持つイベントを格納しているイベ
ントメモリ23のアドレスを記憶している。
ポインタメモリ22は、信号線「ホ」から現在時刻を読
み込み、現在時刻をキーとして、現在時刻と等しいイベ
ント時刻を持つイベント群のうちの1つを記憶している
イベントメモリ23のアドレスを、信号線「え」に出力す
る。ただし、ポインタメモリ22は、現在時刻と等しいイ
ベント時刻を持つイベントがイベントメモリ23中にない
場合には、NULLを信号線「え」に出力する。
NULL判定手段24は、信号線「え」の値がNULLである場
合には偽値を、信号線「え」の値がNULLでない場合には
真値を、信号線「ヘ」に出力する。
メモリ制御手段21は、信号線「ヲ」からイベント読み
出し命令を受け取ると、信号線「う」を経てイベントメ
モリ23を制御し、イベントメモリ23に信号線「え」の値
が示すアドレスに記憶しているイベントを信号線「ロ」
に出力させ、信号線「お」には信号線「え」のアドレス
値をそのまま出力させ、さらに、そのアドレスに記憶し
ていたイベントを消去させる。さらに、メモリ制御手段
21は、信号線「い」を用いてポインタメモリ22を制御
し、ポインタメモリ22に、信号線「お」の値が示すイベ
ントメモリ23のアドレスからイベントが消去されたこと
を知らせ、そのイベントの消去が行われた後にもイベン
トメモリ23に残っている、現在時刻と等しいイベント時
刻を持つイベントのうちの1つが格納されているアドレ
スを、信号線「え」に出力させる。ただし、前記イベン
トの消去の結果、イベントメモリ23の中に現在時刻と一
致するイベント時刻を持つイベントがイベントメモリ23
の中に存在しなくなった場合には、ポインタメモリ22
に、信号線「え」にNULLを出力させる。さらに、制御手
段163は、信号線「を」を経てポインタメモリ177を制御
し、信号線「お」のアドレスに記憶されていたイベント
がイベントメモリ23から消去されたことをポインタメモ
リ177に知らせる。
ポインタメモリ177は、エレメント番号,入力ピン番
号の組をキーとして、それらと等しいエレメント番号,
入力ピン番号を持つイベントを格納しているイベントメ
モリ23のアドレスを記憶している。
メモリ制御手段21は、信号線「ム」からイベント読み
出し命令を受け取ると、信号線「を」を経てポインタメ
モリ177を制御し、信号線「ラ」のエレメント番号,入
力ピン番号と等しいエレメント番号,入力ピン番号を持
つイベントのうちで、最も早くイベントメモリ23が受け
取ったイベントが格納されているイベントメモリ23のア
ドレスを、信号線「ん」に出力させる。ただし、ポイン
タメモリ177は、信号線「ラ」のエレメント番号,入力
ピン番号を持つイベントがイベントメモリ23の中に存在
しない場合には、NULLを信号線「ん」に出力する。さら
に、メモリ制御手段21は、信号線「う」を経てイベント
メモリ23を制御し、信号線「ん」の値が示すアドレスに
格納されているイベントを、信号線「ロ」に出力させ
る。ただし、信号線「ん」の値がNULLである場合には、
イベントメモリ23は信号線「ロ」にNULLを出力する。
メモリ制御手段21は、信号線「ム」からイベント消去
命令を受け取ると、信号線「を」を経てポインタメモリ
177を制御し、信号線「ラ」のエレメント番号,入力ピ
ン番号と等しいエレメント番号,入力ピン番号を持つイ
ベントが格納されているイベントメモリ23のアドレスの
うちで、同じエレメント番号,入力ピン番号に対して、
信号線「ム」からイベント読み出し命令を受け取ったと
きに信号線「ん」に出力したアドレスを、再び信号線
「ん」に出力させ、さらに、そのアドレスに格納されて
いたイベントがイベントメモリ23中から消去されたこと
を知らせる。
さらに、メモリ制御手段21は、信号線「う」を経てイ
ベントメモリ23を制御し、信号線「ん」のアドレスに格
納しているイベントを消去させるとともに、信号線
「ん」の値を信号線「お」に出力させる。さらに制御手
段163は、信号線「お」のアドレスに記憶されていたイ
ベントがイベントメモリ23から消去されたことをポイン
タメモリ22に知らせる。
また、信号線「イ」にイベントが送られてきた場合に
は、メモリ制御手段21は、信号線「う」を用いてイベン
トメモリ23を制御し、イベントメモリ23に、信号線
「イ」に送られてきたイベントを、色を除いて記憶させ
ると共に、その記憶したアドレスを信号線「お」へと出
力させる。
さらに、メモリ制御手段21は、信号線「い」を用いて
ポインタメモリ22を制御し、ポインタメモリ22に、信号
線「イ」に送られてきたイベントが、信号線「お」の値
が示すイベントメモリ23のアドレスに格納されたことを
記憶させ、信号線「を」を用いてポインタメモリ177を
制御し、ポインタメモリ177に、信号線「イ」に送られ
てきたイベントが、信号線「お」の値が示すイベントメ
モリ23のアドレスに記憶されたことを記憶させる。
メモリ制御手段21は、イベントメモリ23へのイベント
の記憶と、ポインタメモリ22,ポインタメモリ177へのア
ドレスの記憶を完了させた後、信号線「カ」に、イベン
トの記憶が完了したことを示す信号を出力する。
本実施例によれば、イベント記憶部を第1のイベント
取出処理,第2のイベント取出処理のいずれにも適した
構造にすることができる。
発明の効果 本発明の請求項1に係わる論理シミュレーション方法
によれば、イベント記憶ステップにおいて記憶されたイ
ベント群の中から、イベント取出ステップが現在のシミ
ュレーション時刻と等しいイベント時刻を持つイベント
を全て取り出し終えたとき、現在時刻算出ステップは、
従来の技術のようにそれら取り出されたイベントの全て
に対して回路動作計算ステップが処理を終えるのを待っ
て初めて新たな現在のシミュレーション時刻を算出する
のではなく、イベント取出ステップにより取り出された
イベントの各々に付与された識別子を用いて、識別子の
値が所定の値に等しいイベント群に対してだけ回路動作
計算ステップが処理を終えた段階で新たな現在のシミュ
レーション時刻を算出するので、現在時刻算出ステップ
が新たな現在のシミュレーション時刻を算出する際に生
じる待ち時間を減らすことが可能となる。従って、それ
に続く、新たな現在のシミュレーション時刻に対するイ
ベント取出ステップおよび回路動作計算ステップの処理
も早期に実行可能となり、シミュレーションの実行速度
を向上させることが可能となる。
また、請求項2の発明に係わる論理シミュレーション
方法によれば、回路動作計算ステップが処理しているイ
ベントの中に、識別子の値が所定の値に等しいイベント
が存在するか否かを判定することが可能となる。
また、請求項3の発明に係わる論理シミュレーション
方法によれば、回路動作計算ステップが処理しているイ
ベントだけでなく、イベント取出ステップがイベント記
憶ステップより取り出し、まだ回路動作計算ステップに
渡していないイベントも含めて、識別子の値が所定の値
に等しいイベントが存在するか否かを判定することが可
能となる。
また、請求項4の発明に係わる論理シミュレーション
方法によれば、回路動作計算ステップが識別子の値が所
定の値に等しいイベントを処理している途中でも、その
識別子の値が変更されることにより、現在時刻算出ステ
ップによる新たな現在のシミュレーション時刻の算出が
可能となるので、シミュレーションの実行速度を一層向
上させることが可能となる。
また、請求項5、6の発明に係わる論理シミュレーシ
ョン方法によれば、現在時刻算出ステップは、現在のシ
ミュレーション時刻を1つ進めるだけではなく、最小時
刻記憶ステップが記憶しているイベント時刻の最小値を
越えない範囲で、現在のシミュレーション時刻を一括し
て進めることが可能となるので、シミュレーションの実
行速度を一層向上させることが可能となる。
また、請求項7の発明に係わる論理シミュレーション
方法によれば、イベント記憶ステップにおいて記憶され
たイベント群の中に、現在のシミュレーション時刻と等
しいイベント時刻を持つイベントが存在しない場合で
も、第2のイベント取出ステップにより、現在のシミュ
レーション時刻とは無関係に、回路動作計算ステップに
処理させるべきイベントを取り出すことができるので、
シミュレーションの実行速度を一層向上させることが可
能となる。
また、請求項8の発明に係わる論理シミュレーション
装置によれば、イベント記憶手段に記憶されたイベント
群の中から、イベント取出手段が現在のシミュレーショ
ン時刻と等しいイベント時刻を持つイベントを全て取り
出し終えたとき、現在時刻算出手段は、従来の技術のよ
うにそれら取り出されたイベントの全てに対して回路動
作計算手段が処理を終えるのを待って初めて新たな現在
のシミュレーション時刻を算出するのではなく、イベン
ト取出手段により取り出されたイベントの各々に付与さ
れた識別子を用いて、識別子の値が所定の値に等しいイ
ベント群に対してだけ回路動作計算手段が処理を終えた
段階で新たな現在のシミュレーション時刻を算出するの
で、現在時刻算出手段が新たな現在のシミュレーション
時刻を算出する際に生じる待ち時間を減らすことが可能
となる。従って、それに続く、新たな現在のシミュレー
ション時刻に対するイベント取出手段および回路動作計
算手段の処理も早期に実行可能となり、シミュレーショ
ンの実行速度を向上させることが可能となる。
また、請求項9の発明に係わる論理シミュレーション
装置によれば、回路動作計算手段が処理しているイベン
トの中に、識別子の値が所定の値に等しいイベントが存
在するか否かを判定することが可能となる。
また、請求項10の発明に係わる論理シミュレーション
装置によれば、回路動作計算手段が処理しているイベン
トだけでなく、イベント取出手段がイベント記憶手段よ
り取り出し、まだ回路動作計算手段に渡していないイベ
ントも含めて、識別子の値が所定の値に等しいイベント
が存在するか否かを判定することが可能となる。
また、請求項11の発明に係わる論理シミュレーション
装置によれば、回路動作計算手段が識別子の値が所定の
値に等しいイベントを処理している途中でも、その識別
子の値が変更されることにより、現在時刻計算手段によ
る新たな現在のシミュレーション時刻の算出が可能とな
るので、シミュレーションの実行速度を一層向上させる
ことが可能となる。
また、請求項12、13の発明に係わる論理シミュレーシ
ョン装置によれば、現在時刻算出手段は、現在のシミュ
レーション時刻を1つ進めるだけではなく、最小時刻記
憶手段が記憶しているイベント時刻の最小値を越えない
範囲で、現在のシミュレーション時刻を一括して進める
ことが可能となるので、シミュレーションの実行速度を
一層向上させることが可能となる。
また、請求項14の発明に係わる論理シミュレーション
装置によれば、イベント記憶手段において記憶されたイ
ベント群の中に、現在のシミュレーション時刻と等しい
イベント時刻を持つイベントが存在しない場合でも、第
2のイベント取出手段により、現在のシミュレーション
時刻とは無関係に、回路動作計算手段に処理させるべき
イベントを取り出すことができるので、シミュレーショ
ンの実行速度を一層向上させることが可能となる。
【図面の簡単な説明】
第1図は本発明の論理シミュレーション装置の第1の実
施例の構成図,第2図は現在時刻出力部の第1の実施例
の構成図,第3図はイベント記憶部の第1の実施例の構
成図,第4図はイベント取出部の実施例の構成図,第5
図は着色部の実施例の構成図,第6図は注目色指定部の
実施例の構成図,第7図は注目色存在判定部の実施例の
構成図,第8図は回路動作計算部の第1の実施例の構成
図,第9図は本発明の論理シミュレーション装置の第2
の実施例の構成図,第10図は本発明の論理シミュレーシ
ョン装置の第3の実施例の構成図,第11図は回路動作計
算部の第2の実施例の構成図,第12図は本発明の論理シ
ミュレーション装置の第4の実施例の構成図,第13図は
最小時刻記憶部の実施例の構成図,第14図は現在時刻出
力部の第2の実施例の構成図,第15図は本発明の論理シ
ミュレーション装置の第5の実施例の構成図,第16図は
第2のイベント取出部の実施例の構成図,第17図はイベ
ント記憶部の第2の実施例の構成図,第18図,第19図は
イベントの構造図,第20図,第21図はハイプライン処理
の説明図,第22図は従来の論理シミュレーション装置の
構成図である。 1……現在時刻出力部、2……イベント記憶部、3……
イベント取出部、4……着色部、5……回路動作計算
部、6……注目色存在判定部、7……注目色指定部、11
……カウンタ、12……制御手段、21……メモリ制御手
段、22……ポインタメモリ、23……イベントメモリ、24
……NULL判定手段、31……データ保持手段、32……制御
手段、41……真偽記憶手段、42……色出力手段、51……
真偽記憶手段、52……色出力手段、61,62……ORゲー
ト、63……選択手段、71……バッファメモリ、72,73…
…カウンタ、74……伝達手段、75……配線メモリ、76…
…入力状態更新手段、77……入力状態メモリ、78……評
価手段、79……出力状態メモリ、80……伝搬遅延メモ
リ、81……データ出力手段、82,83……ORゲート、84…
…エレメント識別メモリ、85……出力計算手段、91……
イベント取出部、92……注目色存在判定部、93……イベ
ント記憶部、101……イベント記憶部、102……イベント
取出部、103……回路動作計算部、104……色変更部、10
5……注目色指定部、111……バッファメモリ、112……
評価手段、113……色変更部、114……伝達手段、115…
…配線遅延メモリ、116……色変更部、117……データ出
力手段、121……現在時刻出力部、122……最小時刻記憶
部、131……記憶手段、132……比較手段、133……制御
手段、141……制御手段、150……現在時刻出力部、151
……イベント記憶部、152……第1のイベント取出部、1
53……第2のイベント取出部、154……回路動作計算
部、155……注目色存在判定部、156……着色部、157…
…最小時刻記憶部、158……注目色指定部、161……エレ
メント番号発生手段、162……入力ピン数メモリ、163…
…制御手段、164……イベント保持手段、166……出力イ
ベント保持手段、177……ポインタメモリ、221……現在
時刻出力部、222……イベント記憶部、223……イベント
取出部、224……回路動作計算部、イ,ロ,ハ,ニ,
ホ,ヘ,ト,チ,リ,ヌ,ル,ヲ,ワ,カ,ヨ,タ,
レ,ネ,ナ,ラ,ム,ウ,オ,ク,ヤ,マ,ケ,フ,コ
……信号線、あ,い,う,え,お,か,き,く,さ,
し,た,ち,つ,て,と,な,に,ぬ,ね,の,は,
ひ,ふ,ほ,ま,み,や,ゆ,ら,る,れ,ろ,ゑ,
を,ん……信号線、a,b,c,d,e,f,g,h,i,j……イベン
ト、T1,T1,T5,T6,T7……イベント時刻、G1,G2,G5,G7…
…エレメント番号、S1,S2,S21,S22,・・・,S2n,S3,S5,S
51,S52,・・・,S5n,S6……信号状態、C1,C5,C6,C7……
色、P2,P5,P7……入力ピン番号、A,B,C……処理部、n
−2,n−1,n.n+1,n+2……データ。

Claims (14)

    (57)【特許請求の範囲】
  1. 【請求項1】シミュレーション対象とする論理回路に含
    まれる素子の入力端子および出力端子に発生する信号状
    態の変化を、信号状態の変化がいつ発生したかを表すイ
    ベント時刻と称する値と、信号状態がどういう状態に変
    化したかを表す値と、信号状態が変化した素子を表す値
    と、信号状態が変化した素子の入力端子または出力端子
    を表す値とを含むイベントと称するデータで表現し、入
    力端子の信号状態が変化した素子に対してのみ、その素
    子の出力端子の信号状態を新たに算出し、その出力端子
    の信号状態が変化した場合にのみ、その変化を表すイベ
    ントを新たに生成する、いわゆるイベント駆動型のアル
    ゴリズムを用いて、前記論理回路の動作を計算する論理
    シミュレーション方法であって、未処理のイベント群を
    記憶するイベント記憶ステップと、前記イベント記憶ス
    テップにおいて記憶された未処理のイベント群の中か
    ら、現在のシミュレーション時刻と等しいイベント時刻
    を持つイベントを取り出すイベント取出ステップと、前
    記イベント記憶ステップにおいて記憶された未処理のイ
    ベント群の中から前記イベント取出ステップにおいて取
    り出されたイベントを入力データとし、イベント駆動型
    のアルゴリズムを用いてシミュレーション対象とする論
    理回路の信号状態の変化を算出し、算出した結果を表す
    イベントを新たな未処理のイベントとして作成する回路
    動作計算ステップと、イベントに識別子を付与するステ
    ップと、前記識別子の値が所定の値に等しいイベントが
    存在するか否かを判定する第1の判定ステップと、前記
    イベント記憶ステップにおいて記憶された未処理のイベ
    ント群の中に、イベント時刻が現在のシミュレーション
    時刻と等しいイベントが存在するか否かを判定する第2
    の判定ステップと、前記第1の判定ステップおよび前記
    第2の判定ステップが判定した結果に基づいて、現在の
    シミュレーション時刻を算出する現在時刻算出ステップ
    からなり、これらの各ステップは並行して動作し得る、
    並列処理型の論理シミュレーション方法。
  2. 【請求項2】第1の判定ステップは、回路動作計算ステ
    ップが処理しているイベントの中に、識別子の値が所定
    の値に等しいイベントが存在するか否かを判定するステ
    ップを含む請求項1記載の論理シミュレーション方法。
  3. 【請求項3】第1の判定ステップは、イベント取出ステ
    ップが処理しているイベントおよび回路動作計算ステッ
    プが処理しているイベントの中に、識別子の値が所定の
    値に等しいイベントが存在するか否かを判定するステッ
    プを含む請求項1記載の論理シミュレーション方法。
  4. 【請求項4】回路動作計算ステップは、イベントに付与
    された識別子の値を変更するステップを含む請求項1記
    載の論理シミュレーション方法。
  5. 【請求項5】所定の期間にイベント記憶ステップにおい
    て記憶された未処理のイベント群の、イベント時刻の最
    小値を記憶する最小時刻記憶ステップを含み、現在時刻
    算出ステップは、第1の判定ステップおよび第2の判定
    ステップが判定した結果に基づいて、前記最小時刻記憶
    ステップが記憶したイベント時刻の最小値を越えない範
    囲で現在のシミュレーション時刻を算出するステップを
    含む請求項1記載の論理シミュレーション方法。
  6. 【請求項6】所定の期間にイベント取出ステップにおい
    て取り出されたイベント群の、イベント時刻の最小値を
    記憶する最小時刻記憶ステップを含み、現在時刻算出ス
    テップは、第1の判定ステップおよび第2の判定ステッ
    プが判定した結果に基づいて、前記最小時刻記憶ステッ
    プが記憶したイベント時刻の最小値を越えない範囲で現
    在のシミュレーション時刻を算出するステップを含む請
    求項1記載の論理シミュレーション方法。
  7. 【請求項7】シミュレーション対象とする論理回路中の
    素子の入力端子の信号状態の変化を各素子ごとに独立し
    て扱い、イベント記憶ステップにおいて記憶された未処
    理のイベント群の中に、素子の全ての入力端子に対して
    その入力端子の信号状態の変化を表す未処理のイベント
    が存在すれば、それらのイベントのうちでイベント時刻
    が最小であるイベントを取り出す第2のイベント取出ス
    テップを含む請求項6記載の論理シミュレーション方
    法。
  8. 【請求項8】シミュレーション対象とする論理回路に含
    まれる素子の入力端子および出力端子に発生する信号状
    態の変化を、信号状態の変化がいつ発生したかを表すイ
    ベント時刻と称する値と、信号状態がどういう状態に変
    化したかを表す値と、信号状態が変化した素子を表す値
    と、信号状態が変化した素子の入力端子または出力端子
    を表す値とを含むイベントと称するデータで表現し、入
    力端子の信号状態が変化した素子に対してのみ、その素
    子の出力端子の信号状態を新たに算出し、その出力端子
    の信号状態が変化した場合にのみ、その変化を表すイベ
    ントを新たに生成する、いわゆるイベント駆動型のアル
    ゴリズムを用いて、前記論理回路の動作を計算する論理
    シミュレーション装置であって、未処理のイベント群を
    記憶するイベント記憶手段と、前記イベント記憶手段に
    おいて記憶された未処理のイベント群の中から、現在の
    シミュレーション時刻と等しいイベント時刻を持つイベ
    ントを取り出すイベント取出手段と、前記イベント記憶
    手段において記憶された未処理のイベント群の中から前
    記イベント取出手段において取り出されたイベントを入
    力データとし、イベント駆動型のアルゴリズムを用いて
    シミュレーション対象とする論理回路の信号状態の変化
    を算出し、算出した結果を表すイベントを新たな未処理
    のイベントとして作成する回路動作計算手段と、イベン
    トに識別子を付与する手段と、前記識別子の値が所定の
    値に等しいイベントが存在するか否かを判定する第1の
    判定手段と、前記イベント記憶手段において記憶された
    未処理のイベント群の中に、イベント時刻が現在のシミ
    ュレーション時刻と等しいイベントが存在するか否かを
    判定する第2の判定手段と、前記第1の判定手段および
    前記第2の判定手段が判定した結果に基づいて、現在の
    シミュレーション時刻を算出する現在時刻算出手段を具
    備し、これらの各手段は並行して動作し得る、並列処理
    型の論理シミュレーション装置。
  9. 【請求項9】第1の判定手段は、回路動作計算手段が処
    理しているイベントの中に、識別子の値が所定の値に等
    しいイベントが存在するか否かを判定する手段を有する
    請求項8記載の論理シミュレーション装置。
  10. 【請求項10】第1の判定手段は、イベント取出手段が
    処理しているイベントおよび回路動作計算手段が処理し
    ているイベントの中に、識別子の値が所定の値に等しい
    イベントが存在するか否かを判定する手段を有する請求
    項8記載の論理シミュレーション装置。
  11. 【請求項11】回路動作計算手段は、イベントに付与さ
    れた識別子の値を変更する手段を有する請求項8記載の
    論理シミュレーション装置。
  12. 【請求項12】所定の期間にイベント記憶手段において
    記憶された未処理のイベント群の、イベント時刻の最小
    値を記憶する最小時刻記憶手段を有し、現在時刻算出手
    段は、第1の判定手段および第2の判定手段が判定した
    結果に基づいて、前記最小時刻記憶手段が記憶したイベ
    ント時刻の最小値を越えない範囲で現在のシミュレーシ
    ョン時刻を算出する手段を有する請求項8記載の論理シ
    ミュレーション装置。
  13. 【請求項13】所定の期間にイベント取出手段において
    取り出されたイベント群の、イベント時刻の最小値を記
    憶する最小時刻記憶手段を有し、現在時刻算出手段は、
    第1の判定手段および第2の判定手段が判定した結果に
    基づいて、前記最小時刻記憶手段が記憶したイベント時
    刻の最小値を越えない範囲で現在のシミュレーション時
    刻を算出する手段を有する請求項8記載の論理シミュレ
    ーション装置。
  14. 【請求項14】シミュレーション対象とする論理回路中
    の素子の入力端子の信号状態の変化を各素子ごとに独立
    して扱い、イベント記憶手段において記憶された未処理
    のイベント群の中に、素子の全ての入力端子に対してそ
    の入力端子の信号状態の変化を表す未処理のイベントが
    存在すれば、それらのイベントのうちでイベント時刻が
    最小であるイベントを取り出す第2のイベント取出手段
    を有する請求項13記載の論理シミュレーション装置。
JP5661588A 1988-03-10 1988-03-10 論理シミュレーション方法と論理シミュレーション装置 Expired - Fee Related JP2583949B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP5661588A JP2583949B2 (ja) 1988-03-10 1988-03-10 論理シミュレーション方法と論理シミュレーション装置
US07/319,319 US5018089A (en) 1988-03-10 1989-03-06 Logic simulation method and apparatus
EP19890302194 EP0332362A3 (en) 1988-03-10 1989-03-06 Logic simulation method and apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5661588A JP2583949B2 (ja) 1988-03-10 1988-03-10 論理シミュレーション方法と論理シミュレーション装置

Publications (2)

Publication Number Publication Date
JPH01230142A JPH01230142A (ja) 1989-09-13
JP2583949B2 true JP2583949B2 (ja) 1997-02-19

Family

ID=13032168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5661588A Expired - Fee Related JP2583949B2 (ja) 1988-03-10 1988-03-10 論理シミュレーション方法と論理シミュレーション装置

Country Status (3)

Country Link
US (1) US5018089A (ja)
EP (1) EP0332362A3 (ja)
JP (1) JP2583949B2 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5369593A (en) * 1989-05-31 1994-11-29 Synopsys Inc. System for and method of connecting a hardware modeling element to a hardware modeling system
DE3922022A1 (de) * 1989-07-05 1991-01-17 Bodenseewerk Geraetetech Verfahren zur simulation eines elektrischen systems bei der rechnergestuetzten entwicklung elektrischer systeme
JPH03118488A (ja) * 1989-10-02 1991-05-21 Hitachi Ltd 故障シミュレーション方式
US5276854A (en) * 1990-08-17 1994-01-04 Cray Research, Inc. Method of multiple CPU logic simulation
JPH0546697A (ja) * 1991-08-14 1993-02-26 Nec Corp 論理シミユレータ
JPH05135130A (ja) * 1991-11-14 1993-06-01 Matsushita Electric Ind Co Ltd 論理シミユレーシヨン方法および論理シミユレーシヨン装置
US5633812A (en) * 1992-09-29 1997-05-27 International Business Machines Corporation Fault simulation of testing for board circuit failures
US5566097A (en) * 1993-03-05 1996-10-15 International Business Machines Corporation System for optimal electronic debugging and verification employing scheduled cutover of alternative logic simulations
US5978571A (en) * 1993-03-19 1999-11-02 Digital Equipment Corporation Method and apparatus for synchronous circuit simulation design by eliminating unneeded timing behaviors prior to simulation run-time
US5664190A (en) * 1994-01-21 1997-09-02 International Business Machines Corp. System and method for enabling an event driven interface to a procedural program
US5650947A (en) * 1994-01-31 1997-07-22 Fujitsu Limited Logic simulation method and logic simulator
US5649164A (en) * 1994-12-30 1997-07-15 International Business Machines Corporation Sets and holds in virtual time logic simulation for parallel processors
US5696942A (en) * 1995-03-24 1997-12-09 Sun Microsystems, Inc. Cycle-based event-driven simulator for hardware designs
US6370493B1 (en) 1998-09-10 2002-04-09 Lsi Logic Corporation Simulation format creation system and method
US6738737B1 (en) * 1999-02-18 2004-05-18 Cirrus Logic, Inc. Race condition ordering and functional verification system and method
US7328195B2 (en) * 2001-11-21 2008-02-05 Ftl Systems, Inc. Semi-automatic generation of behavior models continuous value using iterative probing of a device or existing component model
US20030149962A1 (en) * 2001-11-21 2003-08-07 Willis John Christopher Simulation of designs using programmable processors and electronically re-configurable logic arrays
US7016996B1 (en) * 2002-04-15 2006-03-21 Schober Richard L Method and apparatus to detect a timeout condition for a data item within a process
US20040158523A1 (en) * 2003-02-06 2004-08-12 Dort David Bogart Method providing contingency access to valuable accounts or information
US20080270009A1 (en) * 2007-04-26 2008-10-30 Paul Spivak Method and System for Fuel Injection Simulation
US9430596B2 (en) * 2011-06-14 2016-08-30 Montana Systems Inc. System, method and apparatus for a scalable parallel processor

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4527249A (en) * 1982-10-22 1985-07-02 Control Data Corporation Simulator system for logic design validation
GB8309692D0 (en) * 1983-04-09 1983-05-11 Int Computers Ltd Verifying design of digital electronic systems
EP0138535A3 (en) * 1983-10-13 1987-01-28 British Telecommunications Plc Visual display logic simulation system
US4751637A (en) * 1984-03-28 1988-06-14 Daisy Systems Corporation Digital computer for implementing event driven simulation algorithm
JPH07120359B2 (ja) * 1986-10-21 1995-12-20 日本電気株式会社 ハードウェアシミュレータにおけるシミュレーション方法
US4901260A (en) * 1987-10-28 1990-02-13 American Telephone And Telegraph Company At&T Bell Laboratories Bounded lag distributed discrete event simulation method and apparatus
US4860291A (en) * 1987-12-28 1989-08-22 Tektronix, Inc. Test vector definition system employing template concept

Also Published As

Publication number Publication date
JPH01230142A (ja) 1989-09-13
EP0332362A3 (en) 1992-03-18
US5018089A (en) 1991-05-21
EP0332362A2 (en) 1989-09-13

Similar Documents

Publication Publication Date Title
JP2583949B2 (ja) 論理シミュレーション方法と論理シミュレーション装置
US5053980A (en) Method and apparatus for logic simulation
US10089426B2 (en) Logic circuit generation device and method
US5493504A (en) System and method for processing logic function and fault diagnosis using binary tree representation
US5513339A (en) Concurrent fault simulation of circuits with both logic elements and functional circuits
EP0021404A1 (en) Computing system for the simulation of logic operations
CN110826719A (zh) 一种量子程序的处理方法、装置、存储介质和电子装置
JP3144950B2 (ja) 論理シミュレーション方式
JPS5814257A (ja) 論理シミユレ−シヨン用デ−タ処理装置
Shang et al. Asynchronous system synthesis based on direct mapping using VHDL and Petri nets
JP2508620B2 (ja) 論理回路シミュレ―ション装置
JP2008129914A (ja) ソフトウェア検証用モデル生成装置、及びソフトウェア検証用モデル生成方法
JPS63278150A (ja) 論理シミュレ−ション装置
JPH05250437A (ja) 論理回路自動生成装置
Estrin A description of the electronic computer at the institute for advanced studies
US6430726B1 (en) Logic circuit synthesizing method and logic synthesizing system
JPH0322038A (ja) タイミング・ベリフィケーション処理方式
GB2043972A (en) Improvements in or relating to display processors
JP2853649B2 (ja) 論理シミュレーション用モデルの作成方法
JPH04239338A (ja) マイクロプログラム網羅率測定方式
JP2579996B2 (ja) 炉心状態予測装置
JPH043229A (ja) 論理シミュレーション装置
JP2781081B2 (ja) 並列演算機構による論理演算方法
JPH03269674A (ja) 論理シミュレーション装置
JP4182615B2 (ja) タスク管理装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees