JPH0546697A - 論理シミユレータ - Google Patents

論理シミユレータ

Info

Publication number
JPH0546697A
JPH0546697A JP3228609A JP22860991A JPH0546697A JP H0546697 A JPH0546697 A JP H0546697A JP 3228609 A JP3228609 A JP 3228609A JP 22860991 A JP22860991 A JP 22860991A JP H0546697 A JPH0546697 A JP H0546697A
Authority
JP
Japan
Prior art keywords
event
node
state value
flag
simulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3228609A
Other languages
English (en)
Inventor
Toshiaki Fujii
利明 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3228609A priority Critical patent/JPH0546697A/ja
Priority to US07/930,013 priority patent/US5467462A/en
Publication of JPH0546697A publication Critical patent/JPH0546697A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/32Circuit design at the digital level
    • G06F30/33Design verification, e.g. functional simulation or model checking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】 【目的】 シミュレーションモデル中の部分回路のみの
シミュレーションを容易に実行できるようにする。 【構成】 イベントドリブン方式の論理シミュレータの
イベント格納手段1に操作者が直接指定したイベント
か、シミュレーション中に発生したイベントかを区別す
る属性を格納し、論理素子の接続および論理情報を格納
するノード情報格納手段2に、シミュレーション中に発
生したイベントを後段のノードに伝播するかどうかのフ
ラグを格納する。このフラグをOFFに設定したノード
にイベントが発生した場合は、イベント伝播フラグ判定
手段7とイベント属性判定手段9により、イベント伝播
手段8が行うイベント伝播処理をスキップし、ユーザー
が直接指定したイベントのみにイベント伝播手段処理を
実行する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、論理シミュレータによ
る論理検証、特に、回路モデル中の部分回路のシミュレ
ーション方法に関する。
【0002】
【従来の技術】従来の論理シミュレータでは、論理回路
の内部素子に自由に状態値を設定することができないた
め、回路モデル中の部分回路のみをシミュレーションす
る場合、回路の入力端子から、シミュレーションの対象
となる部分回路の間にある論理を考慮した入力パタン
を、回路の入力端子に対して設定していた。
【0003】
【発明が解決しようとする課題】上述した従来の論理シ
ミュレータでは、回路モデル中の部分回路のみをシミュ
レーションする場合、回路の入力端子から、シミュレー
ションの対象となる部分回路の間にある論理を考慮して
入力パタンを作成しなければならないため、部分回路の
シミュレーションの準備に非常に時間がかかり、また、
回路の入力端子から、シミュレーションの対象となる部
分回路の間にある論理により、部分回路に与えることが
できないパタンが存在するという課題がある。
【0004】本発明は上述の課題を解決するためになさ
れたものであり、シミュレーションの対象となる部分回
路の間にある論理を考慮せずに直接入力パタンを設定で
きる論理シミュレータを提供することを目的とする。
【0005】
【課題を解決するための手段】本発明の論理シミュレー
タは、論理回路中の状態値の変化をイベントとして扱
い、イベントが発生した回路素子であるノードのみの演
算を実行するイベントドリブン方式の論理シミュレータ
において、ノードの状態値が変化する時刻、状態値が変
化するノード、変化後の状態値及び、シミュレータの操
作者がノードに状態値を指定したことによるイベントか
シミュレーション中に回路前段のノードから発生したイ
ベントかを示すイベント属性をイベントとして格納する
イベント格納手段と、ノードの状態値、ノードの持つ論
理、ノードのファンイン元ノード、ノードのファンアウ
ト先ノード、ノードの持つ遅延時間及びシミュレーショ
ン中に発生したイベントをファンアウト先に伝播するか
どうかを示すイベント伝播フラグを格納するノード情報
格納手段と、シミュレータの操作者が論理回路内部のノ
ードに与えたイベントをイベント属性をユーザーイベン
トとして前記イベント格納手段に登録するユーザーイベ
ント登録手段と、ユーザーが指定したノードの前記ノー
ド情報格納手段に格納されたイベント伝播フラグをON
にするイベント伝播フラグ設定手段と、前記イベント格
納手段に登録されたイベントを発生時刻順に読み込むイ
ベント読み込み手段と、前記イベント読み込み手段が読
み込んだイベントの対象となるノードのノード情報を前
記ノード情報格納手段より読み込むノード情報読み込み
手段と、前記ノード情報読み込み手段が読み込んだノー
ド情報内のイベント伝播フラグを参照し、フラグの値が
ONならば後記イベント伝播手段を起動しフラグの値が
OFFならば後記イベント属性判定手段を起動するイベ
ント伝播フラグ判定手段と、前記イベント読み込み手段
が読み込んだイベントの内容に従ってイベントの対象と
なるノードの前記ノード情報格納手段が格納する状態値
を更新しファンアウト先ノードの状態値の演算、及びフ
ァンアウト先ノードの状態値を更新するイベントの前期
イベント格納手段への登録を行うイベント伝播手段と、
前記イベント読み込み手段が読み込んだイベントのイベ
ント属性を参照し、ユーザーイベントの場合は前記イベ
ント伝播手段を起動しシミュレーションイベントの場合
は前記イベント読み込み手段を起動するイベント属性判
定手段とを有している。
【0006】
【作用】本発明の論理シミュレータにおける、イベント
属性判定手段はイベント格納手段に格納されているユー
ザーイベントかシミュレーション・イベントかを区別す
るイベント属性と、ノード情報格納手段に格納したシミ
ュレーション中に発生したイベントを後段のノードに伝
播するかどうかを示すイベント伝播フラグから、このイ
ベント伝播フラグをOFFに設定したノードにイベント
が発生した場合は、イベント伝播フラグ判定手段の判定
に従いイベント伝播手段が行なう伝播処理を行わず、ユ
ーザーが指定するユーザーイベントのみにイベント伝播
処理を行なうので、シミュレーションモデルの内部のノ
ードに、前段の論理回路の動作を考慮せず直接入力パタ
ンを設定することが可能となり、部分回路のシミュレー
ションをモデル中の他の論理回路の動作を無視して自由
に行なうことができる。
【0007】
【実施例】本発明の構成例について図面を参照して詳細
に説明する。
【0008】図1は、本発明の一実施例である論理シミ
ュレータの構成図である。
【0009】図を参照すると、本発明の一実施例は、イ
ベント格納手段1、ノード情報格納手段2、ユーザーイ
ベント登録手段3、イベント伝播フラグ設定手段4、イ
ベント読み込み手段5、ノード情報読み込み手段6、イ
ベント伝播フラグ判定手段7、イベント伝播手段8、イ
ベント属性判定手段9から構成されている。
【0010】図2は本発明のイベント格納手段の構成図
である。
【0011】図を参照すると、イベント格納手段1は、
時刻格納部11、ノード格納部12、更新状態値格納部
13、およびイベント属性格納部14から構成されてい
る。
【0012】図3は、本発明のノード情報格納手段の構
成図である。
【0013】図を参照すると、ノード情報格納手段2
は、状態値格納部21、論理情報格納部22、ファンイ
ン元ノード格納部23、ファンアウト先ノード格納部2
4、遅延時間格納部25、およびイベント伝播フラグ格
納部26から構成されている。
【0014】図4は、本発明のユーザーイベント登録手
段の構成図である。
【0015】図を参照すると、ユーザーイベント登録手
段3は、時刻入力部31、ノード入力部32、状態値入
力部33、およびユーザーイベント登録部34から構成
されている。
【0016】図5は、本発明のイベント伝播フラグ設定
手段の構成図である。
【0017】図を参照すると、イベント伝播フラグ設定
手段4は、ノード入力部41、およびイベント伝播フラ
グ書き換え部42から構成されている。
【0018】図6は、本発明のイベント読み込み手段の
構成図である。
【0019】図を参照すると、イベント読み込み手段5
は、ノード入力部51、更新状態値入力部52、イベン
ト属性入力部53、読み出しイベント削除部54、およ
びノード情報読み込み手段起動部55から構成されてい
る。
【0020】図7は、本発明のノード情報読み込み手段
の構成図である。
【0021】図を参照すると、ノード情報読み込み手段
6は、イベント伝播フラグ入力部61、ファンアウト先
ノード入力部62、およびイベント伝播フラグ判定手段
起動部63から構成されている。
【0022】図8は、本発明のイベント伝播フラグ判定
手段の構成図である。
【0023】図を参照すると、イベント伝播フラグ判定
手段7は、イベント伝播フラグ判定部71、イベント伝
播手段起動部72、およびイベント属性判定手段起動部
73から構成されている。
【0024】図9は、本発明のイベント伝播手段の構成
図である。
【0025】図を参照すると、イベント伝播手段8は、
状態値更新部81、ファンアウト先ノード演算部82、
およびシミュレーションイベント登録部83から構成さ
れている。
【0026】図10は、本発明のイベント属性判定手段
の構成図である。
【0027】図を参照すると、イベント属性判定手段9
は、イベント属性判定部91、イベント伝播手段起動部
92、およびシミュレーション制御手段起動部93から
構成されている。
【0028】図11は、本発明のシミュレーションモデ
ルの一例を示す図である。
【0029】図11のシミュレーションモデルの一例
は、ノードA、ノードBから構成されており、Aはイベ
ント伝播フラグがON、Bはイベント伝播フラグがOF
Fに設定され、Bの遅延時間は1であり、矢印は、イベ
ントの伝播方向を示している。
【0030】図12は、本発明のノードBの状態値を示
す真理値表である。
【0031】図12は、図11のノードAの状態値を入
力とするノードBの状態値を示す真理値表であり、ノー
ドBはノードAに対して反転論理を持っている。
【0032】図13は、本発明のシミュレーションモデ
ルに発生するイベントの一例を示す図である。
【0033】図13は、イベント格納手段1に格納され
た図11のシミュレーションモデルに対するイベントの
一例であり、131、132はシミュレーションの演算
処理の結果発生したシミュレーションイベント、13
3、134はユーザーが設定したユーザーイベントであ
る。
【0034】図14は、本発明のノードAおよびBの状
態値の波形を示す図である。
【0035】図14は、図13のイベントを、ノードA
の初期値を0、ノードBの初期値を1として波形表示し
た図であり、ASはノードAのシミュレーション結果、
BSはノードBのイベント伝播フラグをONにした場合
のシミュレーション結果、BUはノードBのイベント伝
播フラグをOFFにした場合にノードBに設定される波
形である。
【0036】次に本発明の動作について、図面を参照し
て説明する。
【0037】イベント格納手段1には、ユーザーが指定
した入力パタン及び、シミュレーション中の状態値の変
化が、時刻、ノード、更新状態値、イベント属性の4つ
の情報として、時刻格納部11、ノード格納部12、更
新状態値格納部13、イベント属性格納部14にそれぞ
れ格納される。
【0038】ノード情報格納手段2には、シミュレーシ
ョンモデル中のノードについて、論理ノードの持つ状態
値、ノードの持つ論理、ノードの入力信号を発生するフ
ァンイン元ノード、ノードの出力信号を入力するファン
アウト先ノード、ノードの持つ遅延時間、シミュレーシ
ョン中に発生したイベントを出力先のノードに伝播する
かどうかを示すイベント伝播フラグが、それぞれ状態値
格納部21、論理情報格納部22、ファンイン元ノード
格納部23、ファンアウト先ノード格納部24、遅延時
間格納部25、イベント伝播フラグ格納部26に格納さ
れる。
【0039】ユーザーイベント登録手段3およびイベン
ト伝播フラグ設定手段4は、シミュレーション実行前
に、シミュレータ利用者により使用される。ユーザーイ
ベント登録手段3は、時刻入力部31によりシミュレー
タ利用者が指定する状態値を設定する時刻を入力し、ノ
ード入力部32により、状態値を設定するノードを入力
し、状態値入力部33により、設定する状態値を入力
し、ユーザーイベント登録部34により、入力した時
刻、ノード、状態値を、イベント格納手段1の、時刻格
納部11、ノード格納部12、更新状態値格納部13に
それぞれ登録し、イベント格納手段1のイベント属性格
納部14にユーザーイベントであることを登録する。
【0040】イベント伝播フラグ設定手段4は、ノード
入力部41によりシミュレータ利用者が指定する状態値
を設定するノードを入力し、イベント伝播フラグ書き換
え部42によりノード情報格納手段2のイベント伝播フ
ラグ格納部26にOFFを書き込む。
【0041】シミュレーションを実行すると、イベント
読み込み手段5が起動される。
【0042】イベント読み込み手段5は、イベント格納
手段1に格納されたイベントの内、最も時刻の小さいイ
ベントについて、状態値を更新するノードをノード入力
部51により入力し、状態値を更新状態値入力部52に
より入力し、イベント属性をイベント属性入力部53に
より入力し、読み出しイベント削除部54により、読み
出したイベントをイベント格納手段1より削除し、ノー
ド情報読み込み手段起動部55によりノード情報読み込
み手段6を起動する。
【0043】ノード情報読み込み手段6は、イベント読
み込み手段5が入力したイベントの対象ノードについて
ノード情報格納手段2に格納されたノード情報から、イ
ベント伝播フラグ入力部61によりイベント伝播フラグ
を入力し、ファンアウト先ノード入力部62によりファ
ンアウト先ノードを入力し、イベント伝播フラグ判定手
段起動部によりイベント伝播フラグ判定手段7を起動す
る。
【0044】イベント伝播フラグ判定手段7は、イベン
ト伝播フラグ判定部71により、ノード情報読み込み手
段6が入力したイベント伝播フラグが、ONかOFFか
を判定し、ONならばイベント伝播手段起動部72によ
り、イベント伝播手段8を起動し、OFFならば、イベ
ント属性判定手段起動部73によりイベント属性判定手
段9を起動する。
【0045】イベント伝播手段8は、状態値更新部81
により、イベントの対象ノードの状態値を更新し、ファ
ンアウト先ノード演算部82によりイベントの対象ノー
ドのファンアウト先ノードの状態値を演算し、シミュレ
ーションイベント登録部83によりファンアウト先ノー
ドに対するシミュレーションイベントを、イベント格納
手段1に登録する。
【0046】イベント属性判定手段9は、イベント属性
判定部91により、イベント読み込み手段5が入力した
イベントのイベント属性がユーザーイベントか、シミュ
レーションイベントかを判定し、ユーザーイベントなら
ばイベント伝播手段起動部92によりイベント伝播手段
8を起動し、シミュレーションイベントならば、シミュ
レーション制御手段起動部93によりイベント読み込み
手段5を起動する。
【0047】以上述べた動作について、図11に示すシ
ミュレーションモデルの一例、図12に示す図11のノ
ードBの真理値表、図13に示すノードA、ノードBに
発生するイベントの一例、および図14に示す、図13
のイベントに基づいたノードA、ノードBの状態値の波
形を用いて、具体的に示す。
【0048】図11において、ノードAには状態値0、
ノードBには状態値1、遅延時間1がノード情報格納手
段2に格納されており、イベント伝播フラグは全てのノ
ードについてONになっているものとする。またイベン
ト格納手段1は、図13の131のノードAに対するシ
ミュレーションイベントが格納されているものとする。
【0049】まずシミュレーション前にシミュレータの
操作者がユーザーイベント登録手段3を用いて、イベン
ト格納手段1に図13の133および134のノードB
に対するユーザーイベントを登録し、イベント伝播フラ
グ設定手段4を用いて、ノード情報格納手段2に格納さ
れたノードBのイベント伝播フラグを図11に示すよう
にOFFに設定する。
【0050】次にシミュレーションの実行に入ると、イ
ベント読み込み手段5はイベント131をイベント格納
手段1から入力し、ノード情報読み込み手段6はイベン
ト131の対象ノードAのイベント伝播フラグ、ファン
アウト先ノードをノード情報格納手段2から入力する。
イベント伝播フラグ判定手段7はノードAのイベント伝
播フラグを参照し、イベント伝播フラグがONであるた
め、イベント伝播手段8を起動し、ノード情報格納手段
2に格納されたノードAの状態値を、イベント131が
指定する1に書き換え、ノードAは図14のASの波形
となる。イベント伝播手段8はさらにノードAのファン
アウト先ノードであるBの状態値を、ノードAの状態値
1と、図12に真理値表で示すノードBの論理に基づい
て演算し、状態値0を求め、ノードBに遅延時間1に基
づいて、時刻t+1のイベント132をイベント格納手
段1に登録する。イベント読み込み手段5が時刻t+1
のイベント132を読み出すと、ノード情報読み込み手
段6によりノードBのノード情報が読み出され、イベン
ト伝播フラグ判定手段7は、ノードBのイベント伝播フ
ラグがOFFに設定されているため、イベント属性判定
手段9を起動する。イベント属性判定手段9は、イベン
ト132がシミュレーションイベントであるため、イベ
ント読み込み手段5を起動し、イベント伝播手段8の処
理を行わない。このためイベント132によるノードB
の状態値の更新および、そのファンアウト先ノードへの
状態値の伝播は実行されない。時刻t+2では、イベン
ト133について、イベント132と同様に、イベント
読み込み手段5からイベント属性判定手段9に至る処理
を実行するが、イベント133がユーザーイベントであ
るため、イベント属性判定手段9は、イベント伝播手段
8を起動してノードBの状態値を0に書き換え、ノード
Bのファンアウト先ノードに対して状態値の伝播を実行
する。時刻t+3のイベント134についてもイベント
133と同様の処理が実行され、ノードBの状態値は、
図14のBUの波形となり、ノードAから状態値を伝播
された場合の本来の波形BSとはならない。従って、ノ
ードBにはノードAからの状態値の伝播は無視され、シ
ミュレータの操作者がシミュレーション前に予め指定し
た状態値の変化のみが設定される。
【0051】
【発明の効果】本発明は、シミュレーションモデルの内
部のノードに、そのノードの前段の論理回路の動作を無
視して、直接入力パタンを設定することにより、シミュ
レーションモデル中の部分回路のシミュレーションを、
モデル中の他の論理回路の動作を考慮せずに、自由に行
えるという効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例である論理シミュレータの構
成図である。
【図2】本発明のイベント格納手段の構成図である。
【図3】本発明のノード情報格納手段の構成図である。
【図4】本発明のユーザーイベント登録手段の構成図で
ある。
【図5】本発明のイベント伝播フラグ設定手段の構成図
である。
【図6】本発明のイベント読み込み手段の構成図であ
る。
【図7】本発明のノード情報読み込み手段の構成図であ
る。
【図8】本発明のイベント伝播フラグ判定手段の構成図
である。
【図9】本発明のイベント伝播手段の構成図である。
【図10】本発明のイベント属性判定手段の構成図であ
る。
【図11】本発明のシミュレーションモデルの一例を示
す図である。
【図12】本発明のノードBの状態値を示す真理値表で
ある。
【図13】本発明のシミュレーションモデルに発生する
イベントの一例を示す図である。
【図14】本発明のノードAおよびBの状態値の波形を
示す図である。
【符号の説明】
1…イベント格納手段 2…ノード情報格納手段 3…ユーザーイベント登録手段 4…イベント伝播フラグ設定手段 5…イベント読み込み手段 6…ノード情報読み込み手段 7…イベント伝播フラグ判定手段 8…イベント伝播手段 9…イベント属性判定手段

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 論理回路中の状態値の変化をイベントと
    して扱い、イベントが発生した回路素子であるノードの
    みの演算を実行するイベントドリブン方式の論理シミュ
    レータにおいて、ノードの状態値が変化する時刻、状態
    値が変化するノード、変化後の状態値及び、シミュレー
    タの操作者がノードに状態値を指定したことによるイベ
    ントかシミュレーション中に回路前段のノードから発生
    したイベントかを示すイベント属性をイベントとして格
    納するイベント格納手段と、ノードの状態値、ノードの
    持つ論理、ノードのファンイン元ノード、ノードのファ
    ンアウト先ノード、ノードの持つ遅延時間及びシミュレ
    ーション中に発生したイベントをファンアウト先に伝播
    するかどうかを示すイベント伝播フラグを格納するノー
    ド情報格納手段と、シミュレータの操作者が論理回路内
    部のノードに与えたイベントをイベント属性をユーザー
    イベントとして前記イベント格納手段に登録するユーザ
    ーイベント登録手段と、ユーザーが指定したノードの前
    記ノード情報格納手段に格納されたイベント伝播フラグ
    をONにするイベント伝播フラグ設定手段と、前記イベ
    ント格納手段に登録されたイベントを発生時刻順に読み
    込むイベント読み込み手段と、前記イベント読み込み手
    段が読み込んだイベントの対象となるノードのノード情
    報を前記ノード情報格納手段より読み込むノード情報読
    み込み手段と、前記ノード情報読み込み手段が読み込ん
    だノード情報内のイベント伝播フラグを参照し、フラグ
    の値がONならば後記イベント伝播手段を起動しフラグ
    の値がOFFならば後記イベント属性判定手段を起動す
    るイベント伝播フラグ判定手段と、前記イベント読み込
    み手段が読み込んだイベントの内容に従ってイベントの
    対象となるノードの前記ノード情報格納手段が格納する
    状態値を更新しファンアウト先ノードの状態値の演算及
    びファンアウト先ノードの状態値を更新するイベントの
    前期イベント格納手段への登録を行うイベント伝播手段
    と、前記イベント読み込み手段が読み込んだイベントの
    イベント属性を参照し、ユーザーイベントの場合は前記
    イベント伝播手段を起動しシミュレーションイベントの
    場合は前記イベント読み込み手段を起動するイベント属
    性判定手段とを含むことを特徴とする論理シミュレー
    タ。
JP3228609A 1991-08-14 1991-08-14 論理シミユレータ Pending JPH0546697A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3228609A JPH0546697A (ja) 1991-08-14 1991-08-14 論理シミユレータ
US07/930,013 US5467462A (en) 1991-08-14 1992-08-14 Event driven logic simulator for partial simulation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3228609A JPH0546697A (ja) 1991-08-14 1991-08-14 論理シミユレータ

Publications (1)

Publication Number Publication Date
JPH0546697A true JPH0546697A (ja) 1993-02-26

Family

ID=16879034

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3228609A Pending JPH0546697A (ja) 1991-08-14 1991-08-14 論理シミユレータ

Country Status (2)

Country Link
US (1) US5467462A (ja)
JP (1) JPH0546697A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007219996A (ja) * 2006-02-20 2007-08-30 Howa Mach Ltd 工程シミュレータ

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5452231A (en) * 1988-10-05 1995-09-19 Quickturn Design Systems, Inc. Hierarchically connected reconfigurable logic assembly
US5650947A (en) * 1994-01-31 1997-07-22 Fujitsu Limited Logic simulation method and logic simulator
US5528516A (en) * 1994-05-25 1996-06-18 System Management Arts, Inc. Apparatus and method for event correlation and problem reporting
US5649164A (en) * 1994-12-30 1997-07-15 International Business Machines Corporation Sets and holds in virtual time logic simulation for parallel processors
US5650946A (en) * 1995-01-06 1997-07-22 Xilinx, Inc. Logic simulator which can maintain, store and use historical event records
GB2301911B (en) * 1995-06-08 2000-01-12 Advanced Risc Mach Ltd Simulation of digital circuits
US6049662A (en) * 1997-01-27 2000-04-11 International Business Machines Corporation System and method for model size reduction of an integrated circuit utilizing net invariants
US5960188A (en) * 1997-03-13 1999-09-28 Delco Electronics Corporation Method for modeling electrical interconnections in a cycle based simulator
US6421251B1 (en) 1997-05-02 2002-07-16 Axis Systems Inc Array board interconnect system and method
US6134516A (en) 1997-05-02 2000-10-17 Axis Systems, Inc. Simulation server system and method
US6389379B1 (en) 1997-05-02 2002-05-14 Axis Systems, Inc. Converification system and method
US6321366B1 (en) 1997-05-02 2001-11-20 Axis Systems, Inc. Timing-insensitive glitch-free logic system and method
US6026230A (en) 1997-05-02 2000-02-15 Axis Systems, Inc. Memory simulation system and method
US6009256A (en) * 1997-05-02 1999-12-28 Axis Systems, Inc. Simulation/emulation system and method
US6278963B1 (en) 1997-07-01 2001-08-21 Opnet Technologies, Inc. System architecture for distribution of discrete-event simulations
US6006027A (en) * 1997-08-20 1999-12-21 Synopsys, Inc. Method and apparatus for event simulation
US6553403B1 (en) 1998-06-03 2003-04-22 International Business Machines Corporation System, method and computer program product for monitoring in a distributed computing environment
US6215325B1 (en) 1999-03-29 2001-04-10 Synopsys, Inc. Implementing a priority function using ripple chain logic
US7143019B2 (en) * 2001-10-30 2006-11-28 International Business Machines Corporation Maintaining data integrity within a distributed simulation environment
US7092868B2 (en) * 2001-10-30 2006-08-15 International Business Machines Corporation Annealing harvest event testcase collection within a batch simulation farm
US7143018B2 (en) * 2001-11-30 2006-11-28 International Business Machines Corporation Non-redundant collection of harvest events within a batch simulation farm network
US7027971B2 (en) * 2001-11-30 2006-04-11 International Business Machines Corporation Centralized disablement of instrumentation events within a batch simulation farm network
US7359847B2 (en) * 2001-11-30 2008-04-15 International Business Machines Corporation Tracking converage results in a batch simulation farm network
US7085703B2 (en) * 2001-11-30 2006-08-01 International Business Machines Corporation Count data access in a distributed simulation environment
US7562320B2 (en) * 2006-09-15 2009-07-14 International Business Machines Corporation Asic based conveyor belt style programmable cross-point switch hardware accelerated simulation engine
US8353640B2 (en) * 2008-01-22 2013-01-15 Brock Usa, Llc Load supporting panel having impact absorbing structure
WO2008088919A2 (en) * 2007-01-19 2008-07-24 Brock International Base for turf system
JP5991211B2 (ja) * 2012-05-25 2016-09-14 富士通株式会社 シミュレーション方法、およびシミュレーションプログラム

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63204441A (ja) * 1987-02-20 1988-08-24 Fujitsu Ltd 論理シミユレ−シヨン専用プロセツサの処理方式
JP2583949B2 (ja) * 1988-03-10 1997-02-19 松下電器産業株式会社 論理シミュレーション方法と論理シミュレーション装置
US4965743A (en) * 1988-07-14 1990-10-23 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Discrete event simulation tool for analysis of qualitative models of continuous processing system
US5068812A (en) * 1989-07-18 1991-11-26 Vlsi Technology, Inc. Event-controlled LCC stimulation
JPH03118488A (ja) * 1989-10-02 1991-05-21 Hitachi Ltd 故障シミュレーション方式
US5327361A (en) * 1990-03-30 1994-07-05 International Business Machines Corporation Events trace gatherer for a logic simulation machine
US5220512A (en) * 1990-04-19 1993-06-15 Lsi Logic Corporation System for simultaneous, interactive presentation of electronic circuit diagrams and simulation data

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007219996A (ja) * 2006-02-20 2007-08-30 Howa Mach Ltd 工程シミュレータ

Also Published As

Publication number Publication date
US5467462A (en) 1995-11-14

Similar Documents

Publication Publication Date Title
JPH0546697A (ja) 論理シミユレータ
JP3271522B2 (ja) 論理設計検証のためのパラメータ入力方法
JP3144950B2 (ja) 論理シミュレーション方式
US6041168A (en) High-speed delay verification apparatus and method therefor
JPH10261002A (ja) 設計支援方法および設計支援装置
JPH05108753A (ja) 論理シミユレーシヨン方式
JPH0322038A (ja) タイミング・ベリフィケーション処理方式
JP2606658B2 (ja) 論理シミュレータおよび制御方法
JPH06274564A (ja) 論理シミュレーション方法
JPH05189513A (ja) ディレイ考慮論理シミュレーション方法
JPH0785120A (ja) 論理回路シミュレーション方法
JP3670681B2 (ja) 論理シミュレーション方法
JPH08166980A (ja) 論理回路シミュレーション方法
JPH03134774A (ja) 論理シミユレーシヨン方法
JPH05216952A (ja) 論理シミュレーション方法
JPH01236352A (ja) 論理シミュレーション結果出力方式
JPH07141407A (ja) 論理シミュレータ及び論理シミュレーション方法
JPH07129636A (ja) 論理シミュレーション方法
JPH06259495A (ja) 論理シミュレーション方式
JPH04130957A (ja) ペトリネットグラフに基づくシミュレーション方法
JP2000242524A (ja) プロセッサのソフトウエアシミュレータ
JPH04564A (ja) 論理シミュレーション方式
JPH07287723A (ja) 指定パス活性化検出方法
JPH05128191A (ja) 論理シミユレーシヨン方式
JPH02204842A (ja) 故障シミュレーション方法