JP3271522B2 - 論理設計検証のためのパラメータ入力方法 - Google Patents

論理設計検証のためのパラメータ入力方法

Info

Publication number
JP3271522B2
JP3271522B2 JP18786996A JP18786996A JP3271522B2 JP 3271522 B2 JP3271522 B2 JP 3271522B2 JP 18786996 A JP18786996 A JP 18786996A JP 18786996 A JP18786996 A JP 18786996A JP 3271522 B2 JP3271522 B2 JP 3271522B2
Authority
JP
Japan
Prior art keywords
user interface
graphical user
cycle
limiter
timing diagram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18786996A
Other languages
English (en)
Other versions
JPH0991338A (ja
Inventor
ブルース・ワイル
ディーン・ギルバート・ベア
エドワード・ジェームズ・カミンスキー、ジュニア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH0991338A publication Critical patent/JPH0991338A/ja
Application granted granted Critical
Publication of JP3271522B2 publication Critical patent/JP3271522B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31704—Design for test; Design verification
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Quality & Reliability (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、論理設計レベルに
おいて論理を検証するテスト・ケースを構築するための
改良された方法に関し、特に、このようなテストケース
を構築するためのタイミング図すなわちグラフィカル・
ユーザ・インタフェースに関する。
【０００２】
【従来の技術】論理設計、特に大規模システムの一部で
ある論理設計の検証タスクが、論理設計者の責務となる
ことがよくある。従来、論理設計を検証しようとする際
には、論理設計者がその論理設計をシミュレートするた
めのプログラムを書くか又はテスト・ケース言語(従
来、動作記述言語(behavioral)と称される)を設計する
必要があった。
【０００３】論理設計検証のためのこれらの従来技術に
おける手法は、少なくとも２つの観点において欠点があ
る。先ず、検証タスクが論理設計者の責務である場合
に、論理設計者が書かなければならないプログラム又は
テストケースのフォーマットがその設計者にとって馴染
みのないものであることがしばしば起きる点である。さ
らに、既存のテストケース・ツールでは、論理を動作さ
せるための複雑な入力の順列(permutation)を発生する
ことができない点である。
【０００４】大規模なシミュレーション・モデルの検証
に効果的とされている従来のシステムは、検証対象の論
理をいわゆる無効(irritator)動作記述言語（すなわ
ち、ランダム・シミュレーション・ドライバ入力）によ
り囲むものである。しかしながら、既存の技術では、こ
のようなシステムを用いて論理設計を検証するために多
数のランダム動作記述言語のプログラムを書くことが必
要である。
【０００５】
【発明が解決しようとする課題】本発明の目的は、無効
動作記述言語の概念を用いながら、論理設計者によく知
られたタイミング図による入力フォーマットを具備する
論理設計検証システムを提供することである。
【０００６】本発明の更なる目的は、タイミング図のユ
ーザ・インタフェースを介して作成されたファイルを読
取ってそれからランダム・シミュレーション・ドライバ
を発生するためのシミュレーション・ドライバ・アプリ
ケーションを用いることである。
【０００７】本発明の更なる目的は、適正に開始される
タイミング図シーケンスが具備するべき条件を簡単に記
述するためのユーザ・インタフェースを提供することで
ある。
【０００８】
【課題を解決するための手段】概略的に述べれば、本発
明は、論理設計レベルにおいてその論理検証を行うシス
テム（すなわち、ツール・セット）を提供する。このシ
ステムでは、検証対象である論理設計のインタフェース
・プロトコルに従って作成された一連のタイミング図か
ら、その論理設計に対する外部からの刺激(状態変化)が
導出される。タイミング図エディタは、論理設計者がイ
ンタフェース仕様の順列を組込んだ汎用的なタイミング
図フォーマットを用いて自分の論理を記述できるグラフ
ィカル・ユーザ・インタフェースを提供する。タイミン
グ図エディタの出力は、その論理のインタフェースを記
述するファイルであり、このファイルは、異なる様々な
インタフェース・インタラクションを記述する複数のタ
イミング図を格納することができる。適宜のシミュレー
ション・ドライバが、タイミング図エディタにより作成
されたファイルを読取り、その中に記述されたインタフ
ェースを知得し、そしてタイミング図に記述されたイン
タフェースに対して適正な状況でそのインタフェースを
動作させるためにシミュレーション・ランダム化アルゴ
リズムを適用する。タイミング図エディタは、開始され
るタイミング図シーケンスにおいて真でなければならな
い条件を記述するタイミング図リミッタを含む。
【０００９】
【発明の実施の形態】図１は、論理設計者が、ワークス
テーション１０を介し汎用的コンピュータ自動設計プロ
グラム１２を用いて論理設計を進めている様子を示す。
この汎用的プログラム１２は、例えばＵＨＤハードウェ
ア記述アプリケーションであり、その論理のシミュレー
ション・モデルを展開していく。本発明の開示に従って
ユーザ(例えば、論理設計者)は、その設計のためにタイ
ミング図の形態で汎用的インタフェース・プロトコルを
配置したり編集したりする。タイミング図エディタ１８
は、グラフィカル・ユーザ・インタフェース入力１６を
取得し、論理インタフェースを記述するファイルを作成
する。このファイルは、異なる様々なインタフェース・
インタラクションを記述する複数のタイミング図を格納
できる。ランダム・シミュレーション・ドライバ１７は
このファイルを読取り、その中に記述されたインタフェ
ースを知得し、そして適正な状況でシミュレーション・
モデル１４のインタフェースを動作させるためにシミュ
レーション・ランダム化アルゴリズムを適用する。
【００１０】図２は、本発明によるグラフィカル・ユー
ザ・インタフェース２０の画面を示す図である。この画
面２０は、ユーザに対して、機能対サイクル(周期)のマ
トリクスを提示する。ここで用いられる機能とは、論理
設計内に存在する任意の信号又はバスである。シミュレ
ーション実行中に、ユーザ・インタフェース２０を介し
て機能を参照したり、動作（例えば、値をセット）させ
たり、又は検証（すなわち、所定の値と比較）したりで
きる。このマトリクスの大きさは、存在する機能の数及
びユーザ・インタフェース２０に表す必要のあるサイク
ルの数に依存する。グラフィカル・ユーザ・インタフェ
ース２０のキー領域は、機能記述領域２２、サイクル番
号領域２４、及び値領域２６である。
【００１１】機能記述領域２２には３個のフィールドが
ある。これら３個のフィールドには、各機能について必
要な全ての情報が、図３の機能メニューを介して入力さ
れている。図２の機能記述領域２２の第１のフィールド
は入出力記述子であり、１文字の長さである。この入出
力記述子（例えば、「Ｉ」と「Ｏ」）は、この機能が入
力機能(Ｉ)又は出力機能（Ｏ）のいずれであるかを示
し、図３に示す「機能タイプ」の項目に入力される。第
２のフィールドは機能名であり、図３の「機能名」の項
目に入力される。第３のフィールドはその機能のビット
範囲であり、図３の「機能開始ビット」及び「機能終了
ビット」の項目を介して入力される。図３において「Ｏ
Ｋ」ボタンが押されると、図２の機能記述領域へ機能が
追加される。
【００１２】図２のサイクル番号領域２４は、タイミン
グ図の各サイクルに対する符号を示したヘッド・フィー
ルドである。符号はＣ０からＣｎまであり、ｎはタイミ
ング図の最後のサイクルである。図４のサイクル入力メ
ニューを用いてユーザは、サイクルの追加又は削除、サ
イクル列の複写、及びサイクルの再発生及びループの定
義を行うことができる。
【００１３】図４に示すように、１つのサイクルの選択
によりそのサイクルの全列の値が強調表示される。１つ
のサイクルは、サイクルの追加又は削除のために選択さ
れる。タイミング図に１つのサイクルを追加する際は、
図４のプルダウン・メニューから「１サイクルを追加(A
dd One Cycle)」を選択することにより実行される。１
サイクルの追加は、全列の値を値領域へ追加することに
なり、１つの値は各機能にあたる。追加されたサイクル
の各機能の新しい値は「０」とされる。新たなサイクル
の位置決めは、選択されたサイクルと現在の挿入オプシ
ョンとに依存する。メニュー中の「１サイクルを追加」
のボタンを押したときいずれのサイクルも選択されてい
ない場合は、新たなサイクルはタイミング図の最後に追
加されて最後のサイクルとなる。一方、１つのサイクル
が選択されている場合は、新たなサイクルはその選択さ
れたサイクルの前又は後に挿入される。前又は後のいず
れかであるかは、選ばれた挿入オプションによる。タイ
ミング図にＮ個のサイクルを追加する際は、追加しよう
とするサイクル数を求めるプロンプト(入力要求)が標示
されることを除いて、１つのサイクルを追加することと
同様の動作となる。プルダウン・メニュー（図４）中の
「Ｎサイクルを追加(Add N Cycles)」により、サイクル
数を求めるプロンプトが標示される。追加されたサイク
ルについての新たな値は全て「０」である。追加するサ
イクルの位置決めは、１つのサイクルの場合と同様であ
る。新たなサイクルが追加された後、サイクル番号領域
におけるサイクルのヘッド・フィールド（Ｃ
０、．．．、Ｃｎ）は、自動的に更新される。
【００１４】１又は複数のサイクルを削除することは、
タイミング図からそのサイクルの列全体を取除くことで
ある。プルダウン・メニューは、「最後のサイクルを削
除(Delete Last Cycle)」というオプションを設けてお
り、これにより最後のサイクルの簡単な削除ができる。
複数の連続するサイクルを削除するためには、削除しよ
うとする最初のサイクルを識別した後、プルダウン・メ
ニューから「Ｎサイクルを削除(Delete N Cycles)」を
選ぶと、識別されたサイクルから始まる削除するべきサ
イクル数を求めるプロンプトが標示される。削除の後、
サイクルのヘッド・フィールドは自動的に更新される。
プルダウン・メニューのサイクル複写オプションによ
り、全列の値を新たなサイクルへ複写することができ
る。１又は複数の連続するサイクルを一時に複写するこ
とが可能である。これは、複写しようとする最初のサイ
クルを選択した後にメニューから「複数サイクルを複写
(CopyCycles)」のオプションを選ぶと、複写しようとす
るサイクル数とこの新たなサイクル・ブロックの複写先
サイクル番号とを求めるプロンプトが標示される。
【００１５】サイクルＣ０を除く任意のサイクルにおい
て、タイミング図に反復サイクルを追加することができ
る。反復サイクルは、インタフェースにおける待ち状態
又はループ状態を表す。待ち状態又はループ状態が、デ
ータの戻り又は応答等のイベント待ちを表している場
合、反復サイクルは２つの関連するサイクルを有するこ
とになる。１つは待ち状態を表すサイクルであり、もう
１つはイベントが発生したときのサイクルである。待ち
状態又はループ状態が、所与の数のサイクルにより規定
される場合、反復サイクルはそれに関連する１つだけの
ループ状態サイクルを有する。
【００１６】反復サイクルを追加するために、先ず、そ
の反復サイクルを前又は後に追加しようとするサイクル
が選択される。既に存在する反復サイクルを更新するた
めには、更新しようとする反復サイクルが選択され、そ
してプルダウン・メニューから「反復サイクルを更新(U
pdate Recurring Cycle)」オプションが選択される。
【００１７】図５では、反復サイクルを規定する際の、
反復サイクルの終了条件が指定されている。終了条件
は、図５に示す反復サイクル画面の追加又は更新におい
て設定される。４種類の終了条件が可能である。第１の
「条件待ち(Wait for Conditio)」の項には、反復サイ
クルのイベント形式に対する待ち状態の終了条件を記述
するブール表記を入力可能である。この種の終了条件に
ついては、さらにタイムアウト値を入力しなければなら
ない。タイムアウト値は、停止条件をフラグ付けするた
めにシミュレーションにおいて用いられる。残りの３種
類の終了条件は、ループ状態におけるサイクル数を指定
することができる。このサイクル数は、前のサイクルの
機能変数又はプログラム変数の値に基づく一定数、範囲
内乱数、又は可変数とすることができる。図６に示すよ
うに、本発明によるグラフィカル・ユーザ・インタフェ
ースにおける反復サイクルは、そのサイクル列の両側に
縦方向の棒線を付けることにより表示される。反復サイ
クルが「条件待ち」型のサイクルである場合、次のサイ
クル列の上であってサイクル番号領域の下の位置に小さ
い「+」を付ける。「条件待ち」型の反復サイクルにお
いては、２つのサイクル列の間にいずれのサイクルも挿
入できず、かつ反復サイクルの削除は２つのサイクルを
双方ともタイミング図から除くことになる。
【００１８】再び図２を参照すると、タイミング図中の
各サイクルにおける各機能の値は、値領域に指定されて
いる。指定された値は、シミュレーション実行の際に入
力機能上で与えられる値であり、また出力機能上で検証
される値である。これらの値は、幾つかの異なる方法で
指定することができる。すなわち、これらの値は、定
数、別の機能変数若しくはプログラム変数、基本的な算
術演算及び論理演算、組込み関数、又はその論理演算に
固有の別の関数により指定することができる。
【００１９】定数は、１０進法、１６進法、又は２進法
で入力することができる。機能値又は変数値は、サイク
ル値編集ウィンドウにおいて所望の値を表記するために
選択された機能又は変数の名前のところにタイプ入力す
ることにより入力することができる。算術演算子並びに
論理式及び論理等価演算子は、サイクル編集ウィンドウ
において値として入力することができる。次の表１及び
表２は、それぞれ算術演算子及び論理等価演算子を示し
ている。
【００２０】
【表１】 算術演算子 −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−− 演算子 機能 用 例 −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−− ＋ 加算 fac_name(0:2)+1 − 減算 fac_name(0:2)−another_fac(2) ＊ 乗算 2*fac_name(0:2) ／ 除算 fac_name(0:2)/2 () 実行の順序 (fac_name(0:2)2)+1 ‖ 連結 fac_name(0:2)‖other_fac(3:4) ＆ ビットＡＮＤ fac_name(0:2)&'101'X ｜ ビットＯＲ fac_name(0:2)｜other_fac(0:2) ≠ その補数(USAキーホ゛ート゛ ¬≠fac_name(0:2) ではシフト-6を用いる) ＆＆ 排他的ＯＲ fac_name(0:2)&&other_fac(1:3) −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−
【００２１】
【表２】 等価演算子 −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−− 演算子 機能 用 例 −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−− ＝ 等しい fac_name(0:2)='010'B ≠ 等しくない fac_name(0:2)¬＝'010'B ＞＝ より大きいか又は等しい fac_name(0:2)>=1 ＜＝ より小さいか又は等しい fac_name(0:2)<='3'X ＜ より小さい fac_name(0:2)<4 ＞ より大きい fac_name(0:2)>other_fac(2:4) −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−
【００２２】上記の表中では、サイクル編集ウィンドウ
における機能変数及びプログラム変数を参照してビット
範囲を指定し、ビット範囲に対して括弧及びコロンの表
記を用いている。Ｘで表わされた関数指定無しの場合
は、出力値の検証を行わないか又は入力値を入れない結
果となる。
【００２３】各タイミング図は、リミッタ条件と、シー
ケンスの開始を制御するリミッタ確率とを有する。タイ
ミング図リミッタは、タイミング図シーケンスを開始す
るために真とならなければならない１又は複数の条件を
記述する。各タイミング図は、固有のリミッタを有す
る。リミッタ条件を記述するために用いられる３種類の
リミッタ形式がある。条件的リミッタ形式では、等号文
を用いる（すなわち、「真」又は「偽」のいずれである
かを評価する）。遅延リミッタ形式では、サイクル遅延
カウントを指定し、そのクロック・サイクル・カウント
が満了するまでタイミング図シーケンスの再開を禁止す
る。最大リミッタ形式では、所与の任意の時点において
許容されるこのタイミング図の未解決の（パイプライン
化された）インスタンス数を指定する。この限界に達し
たとき、未解決のインスタンスが完了するまでタイミン
グ図の新たなインスタンスは許容されない。所与のリミ
ッタ条件を指定するために、３種類のリミッタ形式を組
み合わせて用いることができる。
【００２４】各タイミング図リミッタは、シミュレーシ
ョンの間にタイミング図インスタンスが開始される確率
をユーザが調整できるようにリミッタ確率を有する。図
７は、リミッタ条件入力用のユーザ・インタフェース画
面である。確率は、スライド・バーにより制御される。
すなわち、確率を「０」に設定したならばタイミング図
シーケンスは開始されなくなり、確率を「１００」に設
定したならばタイミング図シーケンスはリミッタ条件が
真と評価される毎に開始されることになる。
【００２５】本発明の開示によるタイミング図インタフ
ェースを使用する場合、２つの基本タイミング図コード
・スタイルがあることを注記する。アクション指向タイ
ミング図においては、全体のインタラクションが１つの
タイミング図の中で完了する。タイミング図は、インタ
ラクションを開始し、全ての刺激（状態変化）を与え、
そしてシーケンスを通してその応答を検証する。概して
アクション指向タイミング図は、比較的単純なインタフ
ェース・プロトコルに適している。一方、インタフェー
ス指向タイミング図は、各タイミング図を個々のエンテ
ィティにエミュレートするが、全体的に囲む論理とはし
ない。この手法を用いると、１つのタイミング図の刺激
が、別のタイミング図を開始することがしばしばある。
この場合、第２のタイミング図のリミッタが、第１のタ
イミング図の刺激に起因する出力に基づいてインスタン
スを開始するために用いられる。
【００２６】本発明のオペレーションは、次の例を用い
て説明される。図８は、単純なアクション指向インタラ
クションの例を示しており、エンティティＡが検証対象
の論理である。エンティティＢは、エンティティＡへの
ラインを駆動し、そして戻ってくる結果を取得する。こ
の例では、刺激の目標であるエンティティＡはエンティ
ティＢにより駆動され、そしてエンティティＡはそのコ
マンド及びデータの処理を終えたときエンティティＢへ
結果を送り返す。この例は、前述のユーザ・インタフェ
ースを用いて容易にモデル化される。図９は、図８の例
をモデル化するために入力される図２のタイミング図で
ある。図９は、エンティティＡへの及びエンティティＡ
からのインタフェース・ライン及びその機能に関連する
タイミングを示している。単純ではあるがこのタイミン
グ図は、エンティティＡとエンティティＢとの間のイン
タフェース・インタラクションをモデル化するために必
要な入力の全てを備えている。コマンド機能及びデータ
機能の前の文字「Ｉ」は、これらの機能が入力であるこ
とを示し、一方、結果機能の前の文字「Ｏ」は出力機能
を示している。３つの機能の全てに対してビット範囲が
指定されている。さらに図９のタイミング図は、アクシ
ョンを完了するために３個のサイクルを要するものを入
力する。すなわち、サイクルＣ０においてエンティティ
Ａの入力へコマンド及びデータが送られ、そしてその結
果が２サイクル後に戻される。
【００２７】図１０には、単純なアクション指向インタ
ラクションの第２の例を示す。この場合、図８のエンテ
ィティＡと同じ論理が検証対象であり、各出力を第３の
エンティティであるエンティティＣへ送る。この例にお
いては、図９に示すモデル・インタフェースを変更する
必要はない。ここで、インタフェース・インタラクショ
ンを正確に記述するためには、入力及び出力が互いにど
のように関連しているかを完全に理解することが必要で
あることを注記する。
【００２８】図１１は、複雑なインタフェース指向イン
タラクションの例を示している。ここでは、エンティテ
ィＡが検証対象の論理である。エンティティＢはシーケ
ンスを開始し、そしてエンティティＣはエンティティＡ
からの刺激に応答する。このインタフェース指向モデル
においては、各インタフェースが別々のタイミング図に
より表される。この例では、エンティティＡとＢとの間
及びエンティティＡとＣとの間のインタフェースが、別
々のタイミング図において双方ともコード化される。第
１のタイミング図は、図１１からのシーケンス１及び４
を含む。この第１のタイミング図は、全体のシーケンス
を開始し、所定の長さの時間間隔だけ待ち、そして最後
に得られる出力を検査する。この第１のタイミング図の
開始は任意である。第２のタイミング図は、図１１から
のシーケンス２及び３を含む。この第２のタイミング図
は、インタフェース・アクション２のイベントにより開
始される。第２のタイミング図は、インタフェース・ア
クション２における正しいデータを検査し、そのアクシ
ョンに対してインタフェース・アクション３により応答
する。この応答によってエンティティＡの論理は、イン
タフェース・アクション４により全シーケンスを完了す
ることができ、こうして第１のタイミング図が完了す
る。図１２は、第１のタイミング図のユーザ・インタフ
ェースを示し、図１３は、図１２の第１のタイミング図
のリミッタのユーザ・インタフェースを示す。ここで
は、リミッタは、シーケンスが未だ未解決である場合に
はそのシーケンスを発生しないようにしている。すなわ
ち、未解決カウンタの最大は「１」に設定されているの
で、シーケンスのパイプライン化はない。確率のスライ
ダ・バーは５０％に設定されているので、全体的な結果
として、シーケンスが非アクティブとなった場合の約５
０％にあたる場合にシーケンスが開始されることにな
る。
【００２９】図１２のサイクルＣ２及びＣ３は反復サイ
クルを表しており、エンティティＢがエンティティＡか
らの応答を待っている状態である。この第１のタイミン
グ図における反復サイクルの定義を図１４に示す。この
反復サイクルの定義は、図１２の第１のタイミング図の
サイクルＣ２が「A_to_B_final_response(0:1)≠0（Ａ
からＢへの最終応答がある）」となるまでループするべ
きであることを記述する。待ち状態の間、第１のタイミ
ング図の入力にはサイクルＣ２の値が入力されると、出
力がサイクルＣ２の値に対して検査される。サイクルＣ
３は、「A_to_B_final_response(0:1)≠0」となったと
き（すなわち、終了条件を満足したとき）のサイクルを
表す。停止カウントは「１００」に設定されており、リ
ミッタに対するタイムアウト条件を与える。１００サイ
クルの間に終了条件に適合しなければ、停止エラーがフ
ラグ付けされる。
【００３０】図１５は、エンティティＡとエンティティ
Ｃとの間のインタフェースのための第２のタイミング図
を表す。この第２のタイミング図は、照会データ及び照
会応答を示している。照会データは、開始されている第
１のタイミング図の結果としてエンティティＡから発生
される。照会応答は、照会の結果としてエンティティＣ
がエンティティＡへ送り返すものをエミュレートする。
図１５は、図１４の第２のタイミング図のためのリミッ
タを示している。
【００３１】リミッタにより第２のタイミング図は、エ
ンティティＡに対する「スレーブ」として動作する。限
定条件は、この第２のタイミング図が「A_to_C_query_v
alid(0)=1(ＡからＣへの照会が有効)」のときにのみ開
始できることを記述している。実行を静止させるために
GENRANDが開始された場合であってもこの第２のタイミ
ング図が確実に実行されるように「静止無視」ボタンも
セットされる。
【００３２】照会データと照会応答との間にランダム遅
延を追加するため、反復サイクルが第２のタイミング図
に設けられている。
【００３３】この場合、「ランダム時間待ち」ボタンが
使用され、下限値及び上限値が適宜のフィールドに入力
されている。ランダムに選択された待ち時間の後、第２
のタイミング図はサイクルＣ２を続ける。
【００３４】エンティティＡの論理が全て正しく動作し
たならば、エンティティＣからの照会応答によってエン
ティティＡからエンティティＢへ応答が返される。この
応答は、第１のタイミング図の反復サイクルにおける終
了条件のトリガーとなり、これにより第１のタイミング
図が完了し、全体のシーケンスが終了する。その後、タ
イミング図上のリミッタの「最大」条件によって、GENR
ANDシーケンスの新たなインスタンスを開始することが
できる。
【００３５】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００３６】（１） 論理設計レベルにおいて論理設計
に対するテストケースを構築するべく、グラフィカル・
ユーザ・インタフェースを具備する論理設計の検証シス
テムであって、前記グラフィカル・ユーザ・インタフェ
ースが機能用グラフィカル・ユーザ・インタフェース画
面であり、当該画面を介して前記論理設計の機能のパラ
メータを入力する手段と、前記グラフィカル・ユーザ・
インタフェースがサイクル用グラフィカル・ユーザ・イ
ンタフェース画面であり、当該画面を介して各前記機能
についてのサイクル値を入力する手段と、前記グラフィ
カル・ユーザ・インタフェースが反復サイクル用グラフ
ィカル・ユーザ・インタフェース画面であり、当該画面
を介して反復サイクルを入力する手段と、前記グラフィ
カル・ユーザ・インタフェースがリミッタ用グラフィカ
ル・ユーザ・インタフェース画面であり、当該画面を介
してタイミング図のリミッタ条件及びリミッタ確率を入
力する手段と、ここで、前記リミッタ条件は、等号文を
用いる条件的リミッタ形式と、サイクル遅延カウントを
指定しそのクロック・サイクル・カウントが満了するま
でタイミング図シーケンスの再開を禁止する遅延リミッ
タ形式と、所与の任意の時点において許容されるこのタ
イミング図の未解決のパイプライン化されたインスタン
ス数を指定する最大リミッタ形式とを含み、前記リミッ
タ確率はシミュレーションの間にタイミング図シーケン
スの開始を制御し、及び、タイミング図エディタと、こ
こで前記タイミング図エディタは、前記各グラフィカル
・ユーザ・インタフェースに入力された前記機能パラメ
ータ、前記サイクル値、前記反復サイクル、前記リミッ
タ条件及び前記リミッタ確率に基づいて、論理インタフ
ェースを記述するファイルを作成し、前記ファイルに基
づき前記機能を縦の一列に挙げ、前記ファイルに基づき
各該機能についての前記サイクル値を横の行に挙げ、か
つ前記ファイルに基づき各該機能に対応する該サイクル
値を縦の列に配列されるように、タイミング図用グラフ
ィカル・ユーザ・インタフェース画面を形成し、を含む
ところの、グラフィカル・ユーザ・インタフェースを具
備する論理設計のための検証システム。 （２） 前記機能のパラメータが入出力記述子、機能
名、及び機能ビット範囲を包含し、前記機能用グラフィ
カル・ユーザ・インタフェース画面が、該入出力記述
子、該機能名、及び該機能ビット範囲を入力するグラフ
ィカル・ユーザ・インタフェースを有しているところ
の、（１）に記載のグラフィカル・ユーザ・インタフェ
ースを具備する論理設計のための検証システム。 （３） 前記サイクル用グラフィカル・ユーザ・インタ
フェース画面が、各選択されたサイクルにおける各前記
機能についての前記サイクル値を入力するグラフィカル
・ユーザ・インタフェースを有しているところの、
（１）に記載のグラフィカル・ユーザ・インタフェース
を具備する論理設計のための検証システム。 （４） 前記反復サイクル用グラフィカル・ユーザ・イ
ンタフェース画面が、各前記反復サイクルの終了条件を
入力するグラフィカル・ユーザ・インタフェースを有し
ているところの、（１）に記載のグラフィカル・ユーザ
・インタフェースを具備する論理設計のための検証シス
テム。 （５） 前記リミッタ用グラフィカル・ユーザ・インタ
フェース画面が、前記テストケースにおける前記タイミ
ング図の呼出の前記リミッタ条件及び呼出される前記リ
ミッタ確率を個々に入力するグラフィカル・ユーザ・イ
ンタフェースを有しているところの、（１）に記載のグ
ラフィカル・ユーザ・インタフェースを具備する論理設
計のための検証システム。 （６） 前記サイクル用グラフィカル・ユーザ・インタ
フェース画面が、各選択されたサイクルにおける各前記
機能についての前記サイクル値を入力するグラフィカル
・ユーザ・インタフェースを有しているところの、
（２）に記載のグラフィカル・ユーザ・インタフェース
を具備する論理設計のための検証システム。 （７） 前記反復サイクル用グラフィカル・ユーザ・イ
ンタフェース画面が、各前記反復サイクルの終了条件を
入力するグラフィカル・ユーザ・インタフェースを有し
ているところの、（２）に記載のグラフィカル・ユーザ
・インタフェースを具備する論理設計のための検証シス
テム。 （８） 前記リミッタ用グラフィカル・ユーザ・インタ
フェース画面が、前記テストケースにおける前記タイミ
ング図の呼出の前記リミッタ条件及び呼出される前記リ
ミッタ確率を個々に入力するグラフィカル・ユーザ・イ
ンタフェースを有しているところの、（２）に記載のグ
ラフィカル・ユーザ・インタフェースを具備する論理設
計のための検証システム。 （９） 論理設計レベルにおいて論理設計に対するテス
トケースを構築するべく、グラフィカル・ユーザ・イン
タフェースを具備する論理設計の検証システムであっ
て、機能のパラメータが入出力記述子、機能名、及び機
能ビット範囲からなり、前記入出力記述子、前記機能
名、及び前記機能ビット範囲に対する入力を指定するグ
ラフィカル・ユーザ・インタフェースである機能用グラ
フィカル・ユーザ・インタフェース画面を介して前記論
理設計の前記機能のパラメータを入力する手段と、各選
択されたサイクルにおける各機能についてのサイクル値
を指定するグラフィカル・ユーザ・インタフェースであ
るサイクル用グラフィカル・ユーザ・インタフェース画
面を介して該各機能についての該サイクル値を入力する
手段と、各反復サイクルの終了条件に対する入力を指定
するグラフィカル・ユーザ・インタフェースである反復
サイクル用グラフィカル・ユーザ・インタフェース画面
を介して該反復サイクルを入力する手段と、前記テスト
ケースにおけるタイミング図の呼出のリミッタ条件及び
呼出されるリミッタ確率を個々に規定するグラフィカル
・ユーザ・インタフェースであるリミッタ用グラフィカ
ル・ユーザ・インタフェース画面を介して該タイミング
図の前記リミッタ条件及び前記リミッタ確率を入力する
手段と、ここで、前記リミッタ条件は、等号文を用いる
条件的リミッタ形式と、サイクル遅延カウントを指定し
そのクロック・サイクル・カウントが満了するまでタイ
ミング図シーケンスの再開を禁止する遅延リミッタ形式
と、所与の任意の時点において許容されるこのタイミン
グ図の未解決のパイプライン化されたインスタンス数を
指定する最大リミッタ形式とを含み、前記リミッタ確率
はシミュレーションの間にタイミング図シーケンスの開
始を制御し、及び、タイミング図エディタと、ここで前
記タイミング図エディタは、前記各グラフィカル・ユー
ザ・インタフェースに入力された前記機能パラメータ、
前記サイクル値、前記反復サイクル、前記リミッタ条件
及び前記リミッタ確率に基づいて、論理インタフェース
を記述するファイルを作成し、前記ファイルに基づき前
記機能を縦の一列に挙げ、前記ファイルに基づき各該機
能についての前記サイクル値を横の行に挙げ、かつ前記
ファイルに基づき各該機能に対応する該サイクル値を縦
の列に配列されるように、タイミング図用グラフィカル
・ユーザ・インタフェース画面を形成し、を含むところ
の、グラフィカル・ユーザ・インタフェースを具備する
論理設計のための検証システム。 （１０） 前記終了条件が、条件待ち、指定された回数
のサイクルのループ、限定された乱数の回数のサイクル
のループ、及び変数による回数のサイクルのループを含
むところの、（４）に記載のグラフィカル・ユーザ・イ
ンタフェースを具備する論理設計のための検証システ
ム。 （１１） 前記タイミング図用グラフィカル・ユーザ・
インタフェース画面上に、反復ループ・サイクルが発生
する場合の縦の列のいずれかの側の縦の棒線により反復
サイクルを形成するところの、（１０）に記載のグラフ
ィカル・ユーザ・インタフェースを具備する論理設計の
ための検証システム。 （１２） 前記終了条件が、条件待ち、指定された回数
のサイクルのループ、限定された乱数の回数のサイクル
のループ、及び変数による回数のサイクルのループを含
むところの、（９）に記載のグラフィカル・ユーザ・イ
ンタフェースを具備する論理設計のための検証システ
ム。 （１３） 前記タイミング図用グラフィカル・ユーザ・
インタフェース画面上に、反復ループ・サイクルが発生
する場合の縦の列のいずれかの側の縦の棒線により反復
サイクルを形成するところの、（１２）に記載のグラフ
ィカル・ユーザ・インタフェースを具備する論理設計の
ための検証システム。
【図面の簡単な説明】
【図１】本発明によるテストケースの構築におけるステ
ップの概観的流れ図である。
【図２】表画面上に示されたタイミング例によるタイミ
ング図用グラフィカル・ユーザ・インタフェースの一例
を示す図である。
【図３】図２のグラフィカル・ユーザ・インタフェース
における機能入力用インタフェース画面を示す図であ
る。
【図４】図２のグラフィカル・ユーザ・インタフェース
におけるサイクル入力用インタフェース画面を示す図で
ある。
【図５】図２のグラフィカル・ユーザ・インタフェース
における反復サイクル入力用インタフェース画面を示す
図である。
【図６】図２のグラフィカル・ユーザ・インタフェース
の一部であり、ユーザに対する反復／ループサイクルの
新たな提示を示す図である。
【図７】リミッタ用グラフィカル・ユーザ・インタフェ
ースを示す図である。
【図８】検証対象の論理エンティティの単純な動作例を
示すブロック図である。
【図９】図８の例をモデル化するための本発明によるタ
イミング図を示す図である。
【図１０】検証対象の論理エンティティを別の例を示す
図である。
【図１１】検証対象の論理エンティティのさらに別の例
を示す図である。
【図１２】図１１の例をモデル化するためのタイミング
図の１つを示す図である。
【図１３】図１２のタイミング図におけるリミッタ入力
インタフェースを示す図である。
【図１４】図１２のタイミング図における反復サイクル
入力インタフェースを示す図である。
【図１５】図１１の例のもう１つのタイミング図を示す
図である。
【図１６】図１５のタイミング図に対するリミッタを入
力するためのグラフィカル・ユーザ・インタフェース画
面を示す図である。
【符号の説明】
１０ ワークステーション １２ コンピュータ自動設計プログラム １４ シミュレーション・モデル １６ タイミング図用グラフィカル・ユーザ・インタフ
ェース １７ ランダム・シミュレーション・ドライバ １８ タイミング図エディタ ２０ グラフィカル・ユーザ・インタフェース ２２ 機能記述領域 ２４ サイクル番号領域 ２６ 値領域
フロントページの続き (72)発明者 ディーン・ギルバート・ベア アメリカ合衆国12411、ニューヨーク州、 ブルーミントン、グリーンキル・ロード 120 (72)発明者 エドワード・ジェームズ・カミンスキ ー、ジュニア アメリカ合衆国12603、ニューヨーク州、 パウキープジイ、カルメン・ドライブ 42 (56)参考文献 特開 平５−210703（ＪＰ，Ａ) 特開 平５−159013（ＪＰ，Ａ) 特開 平５−20390（ＪＰ，Ａ) 特開 平３−105472（ＪＰ，Ａ) 特開 平１−251171（ＪＰ，Ａ) 特開 昭63−75879（ＪＰ，Ａ) 特表 昭61−500383（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 17/50

Claims (13)

    (57)【特許請求の範囲】
  1. 【請求項１】論理設計レベルにおいて論理設計に対する
    テストケースを構築するべく、グラフィカル・ユーザ・
    インタフェースを具備する論理設計の検証システムであ
    って、 前記グラフィカル・ユーザ・インタフェースが機能用グ
    ラフィカル・ユーザ・インタフェース画面であり、当該
    画面を介して前記論理設計の機能のパラメータを入力す
    る手段と、 前記グラフィカル・ユーザ・インタフェースがサイクル
    用グラフィカル・ユーザ・インタフェース画面であり、
    当該画面を介して各前記機能についてのサイクル値を入
    力する手段と、 前記グラフィカル・ユーザ・インタフェースが反復サイ
    クル用グラフィカル・ユーザ・インタフェース画面であ
    り、当該画面を介して反復サイクルを入力する手段と、 前記グラフィカル・ユーザ・インタフェースがリミッタ
    用グラフィカル・ユーザ・インタフェース画面であり、
    当該画面を介してタイミング図のリミッタ条件及びリミ
    ッタ確率を入力する手段と、ここで、前記リミッタ条件
    は、等号文を用いる条件的リミッタ形式と、サイクル遅
    延カウントを指定しそのクロック・サイクル・カウント
    が満了するまでタイミング図シーケンスの再開を禁止す
    る遅延リミッタ形式と、所与の任意の時点において許容
    されるこのタイミング図の未解決のパイプライン化され
    たインスタンス数を指定する最大リミッタ形式とを含
    み、前記リミッタ確率はシミュレーションの間にタイミ
    ング図シーケンスの開始を制御し、及び、 タイミング図エディタと、ここで前記タイミング図エデ
    ィタは、前記各グラフィカル・ユーザ・インタフェース
    に入力された前記機能パラメータ、前記サイクル値、前
    記反復サイクル、前記リミッタ条件及び前記リミッタ確
    率に基づいて、論理インタフェースを記述するファイル
    を作成し、前記ファイルに基づき前記機能を縦の一列に
    挙げ、前記ファイルに基づき各該機能についての前記サ
    イクル値を横の行に挙げ、かつ前記ファイルに基づき各
    該機能に対応する該サイクル値を縦の列に配列されるよ
    うに、タイミング図用グラフィカル・ユーザ・インタフ
    ェース画面を形成し、 を含むところの、グラフィカル・ユーザ・インタフェー
    スを具備する論理設計のための検証システム。
  2. 【請求項２】前記機能のパラメータが入出力記述子、機
    能名、及び機能ビット範囲を包含し、前記機能用グラフ
    ィカル・ユーザ・インタフェース画面が、前記入出力記
    述子、前記機能名、及び前記機能ビット範囲を入力する
    グラフィカル・ユーザ・インタフェースを有していると
    ころの、請求項１に記載のグラフィカル・ユーザ・イン
    タフェースを具備する論理設計のための検証システム。
  3. 【請求項３】前記サイクル用グラフィカル・ユーザ・イ
    ンタフェース画面が、各選択されたサイクルにおける各
    前記機能についての前記サイクル値を入力するグラフィ
    カル・ユーザ・インタフェースを有しているところの、
    請求項１に記載のグラフィカル・ユーザ・インタフェー
    スを具備する論理設計のための検証システム。
  4. 【請求項４】前記反復サイクル用グラフィカル・ユーザ
    ・インタフェース画面が、各前記反復サイクルの終了条
    件を入力するグラフィカル・ユーザ・インタフェースを
    有しているところの、請求項１に記載のグラフィカル・
    ユーザ・インタフェースを具備する論理設計のための検
    証システム。
  5. 【請求項５】前記リミッタ用グラフィカル・ユーザ・イ
    ンタフェース画面が、前記テストケースにおける前記タ
    イミング図の呼出の前記リミッタ条件及び呼出される前
    記リミッタ確率を個々に入力するグラフィカル・ユーザ
    ・インタフェースを有しているところの、請求項１に記
    載のグラフィカル・ユーザ・インタフェースを具備する
    論理設計のための検証システム。
  6. 【請求項６】前記サイクル用グラフィカル・ユーザ・イ
    ンタフェース画面が、各選択されたサイクルにおける各
    前記機能についての前記サイクル値を入力するグラフィ
    カル・ユーザ・インタフェースを有しているところの、
    請求項２に記載のグラフィカル・ユーザ・インタフェー
    スを具備する論理設計のための検証システム。
  7. 【請求項７】前記反復サイクル用グラフィカル・ユーザ
    ・インタフェース画面が、各前記反復サイクルの終了条
    件を入力するグラフィカル・ユーザ・インタフェースを
    有しているところの、請求項２に記載のグラフィカル・
    ユーザ・インタフェースを具備する論理設計のための検
    証システム。
  8. 【請求項８】前記リミッタ用グラフィカル・ユーザ・イ
    ンタフェース画面が、前記テストケースにおける前記タ
    イミング図の呼出の前記リミッタ条件及び呼出される前
    記リミッタ確率を個々に入力するグラフィカル・ユーザ
    ・インタフェースを有しているところの、請求項２に記
    載のグラフィカル・ユーザ・インタフェースを具備する
    論理設計のための検証システム。
  9. 【請求項９】論理設計レベルにおいて論理設計に対する
    テストケースを構築するべく、グラフィカル・ユーザ・
    インタフェースを具備する論理設計の検証システムであ
    って、 機能のパラメータが入出力記述子、機能名、及び機能ビ
    ット範囲からなり、前記入出力記述子、前記機能名、及
    び前記機能ビット範囲に対する入力を指定するグラフィ
    カル・ユーザ・インタフェースである機能用グラフィカ
    ル・ユーザ・インタフェース画面を介して前記論理設計
    の前記機能のパラメータを入力する手段と、 各選択されたサイクルにおける各機能についてのサイク
    ル値を指定するグラフィカル・ユーザ・インタフェース
    であるサイクル用グラフィカル・ユーザ・インタフェー
    ス画面を介して該各機能についての該サイクル値を入力
    する手段と、 各反復サイクルの終了条件に対する入力を指定するグラ
    フィカル・ユーザ・インタフェースである反復サイクル
    用グラフィカル・ユーザ・インタフェース画面を介して
    該反復サイクルを入力する手段と、 前記テストケースにおけるタイミング図の呼出のリミッ
    タ条件及び呼出されるリミッタ確率を個々に規定するグ
    ラフィカル・ユーザ・インタフェースであるリミッタ用
    グラフィカル・ユーザ・インタフェース画面を介して該
    タイミング図の前記リミッタ条件及び前記リミッタ確率
    を入力する手段と、ここで、前記リミッタ条件は、等号
    文を用いる条件的リミッタ形式と、サイクル遅延カウン
    トを指定しそのクロック・サイクル・カウントが満了す
    るまでタイミング図シーケンスの再開を禁止する遅延リ
    ミッタ形式と、所与の任意の時点において許容されるこ
    のタイミング図の未解決のパイプライン化されたインス
    タンス数を指定する最大リミッタ形式とを含み、前記リ
    ミッタ確率はシミュレーションの間にタイミング図シー
    ケンスの開始を制御し、及び、 タイミング図エディタと、ここで前記タイミング図エデ
    ィタは、前記各グラフィカル・ユーザ・インタフェース
    に入力された前記機能パラメータ、前記サイクル値、前
    記反復サイクル、前記リミッタ条件及び前記リミッタ確
    率に基づいて、論理インタフェースを記述するファイル
    を作成し、前記ファイルに基づき前記機能を縦の一列に
    挙げ、前記ファイルに基づき各該機能についての前記サ
    イクル値を横の行に挙げ、かつ前記ファイルに基づき各
    該機能に対応する該サイクル値を縦の列に配列されるよ
    うに、タイミング図用グラフィカル・ユーザ・インタフ
    ェース画面を形成し、 を含むところの、グラフィカル・ユーザ・インタフェー
    スを具備する論理設計のための検証システム。
  10. 【請求項１０】前記終了条件が、条件待ち、指定された
    回数のサイクルのループ、限定された乱数の回数のサイ
    クルのループ、及び変数による回数のサイクルのループ
    を含むところの、請求項４に記載のグラフィカル・ユー
    ザ・インタフェースを具備する論理設計のための検証シ
    ステム。
  11. 【請求項１１】前記タイミング図用グラフィカル・ユー
    ザ・インタフェース画面上に、反復ループ・サイクルが
    発生する場合の縦の列のいずれかの側の縦の棒線により
    反復サイクルを形成するところの、請求項１０に記載の
    グラフィカル・ユーザ・インタフェースを具備する論理
    設計のための検証システム。
  12. 【請求項１２】前記終了条件が、条件待ち、指定された
    回数のサイクルのループ、限定された乱数の回数のサイ
    クルのループ、及び変数による回数のサイクルのループ
    を含むところの、請求項９に記載のグラフィカル・ユー
    ザ・インタフェースを具備する論理設計のための検証シ
    ステム。
  13. 【請求項１３】前記タイミング図用グラフィカル・ユー
    ザ・インタフェース画面上に、反復ループ・サイクルが
    発生する場合の縦の列のいずれかの側の縦の棒線により
    反復サイクルを形成するところの、請求項１２に記載の
    グラフィカル・ユーザ・インタフェースを具備する論理
    設計のための検証システム。
JP18786996A 1995-09-25 1996-07-17 論理設計検証のためのパラメータ入力方法 Expired - Fee Related JP3271522B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/533,128 US5745386A (en) 1995-09-25 1995-09-25 Timing diagram method for inputting logic design parameters to build a testcase for the logic diagram
US08/533128 1995-09-25

Publications (2)

Publication Number Publication Date
JPH0991338A JPH0991338A (ja) 1997-04-04
JP3271522B2 true JP3271522B2 (ja) 2002-04-02

Family

ID=24124610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18786996A Expired - Fee Related JP3271522B2 (ja) 1995-09-25 1996-07-17 論理設計検証のためのパラメータ入力方法

Country Status (2)

Country Link
US (1) US5745386A (ja)
JP (1) JP3271522B2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6330010B1 (en) * 1997-11-21 2001-12-11 Xsides Corporation Secondary user interface
US6453446B1 (en) 1997-12-24 2002-09-17 Magma Design Automation, Inc. Timing closure methodology
US6181320B1 (en) 1998-08-19 2001-01-30 International Business Machines Corporation Method for converting timing diagram into timing graph and vice versa
US6253365B1 (en) 1998-10-06 2001-06-26 David P. Baldwin Automated design system for digital circuits
US6453450B1 (en) 2000-02-02 2002-09-17 International Business Machines Corporation Timing diagram compiler and runtime environment for interactive generation of executable test programs for logic verification
US6892172B1 (en) 2000-02-16 2005-05-10 Raj Kumar Singh Customizable simulation model of an ATM/SONET framer for system level verification and performance characterization
US20040226041A1 (en) * 2000-02-18 2004-11-11 Xsides Corporation System and method for parallel data display of multiple executing environments
DE10065417B4 (de) * 2000-12-27 2011-07-21 Siemens AG, 80333 Programmierung von zyklischen Maschinen
US6745376B2 (en) * 2001-09-17 2004-06-01 International Business Machines Corporation Several improvements for timing diagrams
US6910158B2 (en) * 2001-10-01 2005-06-21 International Business Machines Corporation Test tool and methods for facilitating testing of duplexed computer functions
US7426704B2 (en) * 2004-05-10 2008-09-16 International Business Machines Corporation Design verification of highly optimized synchronous pipelines via random simulation driven by critical resource scheduling
US7444574B2 (en) * 2005-02-24 2008-10-28 International Business Machines Corporation Stimulus extraction and sequence generation for an electric device under test
JP4716964B2 (ja) * 2006-09-26 2011-07-06 富士通株式会社 タイミングダイアグラム編集プログラム、タイミングダイアグラム編集装置およびタイミングダイアグラム編集方法
KR101873093B1 (ko) * 2016-03-25 2018-06-29 엘에스산전 주식회사 Hmi 시스템의 모니터링 뷰어 표시 방법
US10805345B2 (en) * 2017-09-29 2020-10-13 Paypal, Inc. Blind injection attack mitigation
US10778266B2 (en) 2017-10-06 2020-09-15 Cable Television Laboratories, Inc. Smart taps
US10554292B2 (en) 2017-10-06 2020-02-04 Cable Television Laboratories, Inc. Mitigating satellite interference
CN109857654A (zh) * 2019-01-17 2019-06-07 珠海金山网络游戏科技有限公司 一种自动生成测试用例的时序流程图的方法、装置及系统

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5813864B2 (ja) * 1979-11-26 1983-03-16 岩崎通信機株式会社 ロジツク信号観測装置
US4554536A (en) * 1983-03-23 1985-11-19 Tektronix, Inc. Logic timing diagram display apparatus
US4914568A (en) * 1986-10-24 1990-04-03 National Instruments, Inc. Graphical system for modelling a process and associated method
GB2197507A (en) * 1986-11-03 1988-05-18 Philips Electronic Associated Data processing system
CA1300265C (en) * 1987-06-22 1992-05-05 William Curtis Newman Block diagram simulator
US5371851A (en) * 1989-04-26 1994-12-06 Credence Systems Corporation Graphical data base editor
EP0435215A1 (en) * 1989-12-25 1991-07-03 Mazda Motor Corporation Method of simulating a sequential control program
US5623418A (en) * 1990-04-06 1997-04-22 Lsi Logic Corporation System and method for creating and validating structural description of electronic system
US5210837A (en) * 1990-06-15 1993-05-11 Digital Equipment Corporation Methods and apparatus for transforming machine language program control into high-level language constructs by manipulating graphical program representations
JPH04337843A (ja) * 1991-05-15 1992-11-25 Hitachi Ltd プログラム動作表示方法
US5187677A (en) * 1991-08-23 1993-02-16 Hewlett-Packard Company Waveform synthesizer through simulating multiplication
US5381524B2 (en) * 1991-11-12 1997-07-08 Chronology Corp Automated development of timing diagrams for electrical circuits
US5384720A (en) * 1993-06-10 1995-01-24 Hitachi Micro Systems Inc. Logic circuit simulator and logic simulation method having reduced number of simulation events

Also Published As

Publication number Publication date
JPH0991338A (ja) 1997-04-04
US5745386A (en) 1998-04-28

Similar Documents

Publication Publication Date Title
JP3271522B2 (ja) 論理設計検証のためのパラメータ入力方法
JP3123025B2 (ja) データ処理システムにおける切貼りフィルタ
US10437574B2 (en) System and method for providing code completion features for code modules
WO2003096191A2 (en) Automated software testing system and method
JPH0546697A (ja) 論理シミユレータ
US7603624B2 (en) System and method for styling content in a graphical user interface control
EP1071014B1 (en) Adding code in an application during runtime to enrich object behavior
CN107491311B (zh) 生成页面文件的方法、系统以及计算机设备
CN107562476B (zh) 一种生成应用程序的方法及装置
JP2632212B2 (ja) 文書処理方法
US6418482B1 (en) Reference attributes within an object-oriented system
JPH08194634A (ja) テスト実行システム
JP3135638B2 (ja) 電子タッチパネル定義体作成処理装置
KR100408894B1 (ko) 복합 컴포넌트 기반 다분야 해석 및 최적 설계 방법 및장치
JP3110326B2 (ja) 検証用テストパタン設計装置
JPH021025A (ja) ユーザインタフェイスの排他的選択子作成方式
Bell et al. Using object-orientation in developing an extendible cacsd package
Palanque et al. Automatic code generation from a high-level petri net based specification of dialogue
KR100926832B1 (ko) 망 요소 관리를 위한 효율적인 형상화 방법
JPH1049355A (ja) 画面操作を行う業務アプリケーションプログラムの開発支援方法
JPH02148131A (ja) サンプル値表示方式
JP2976323B2 (ja) グラフィックス編集装置におけるコマンド作成方式
JP3612458B2 (ja) 映像遷移管理システム及び方法、並びにコンピュータ読み取り可能なプログラムを記録したコンピュータ読み取り可能な記録媒体
JP2900504B2 (ja) 情報処理装置
Bologna Real-time software requirements specification and animation using extended Petri nets: theory and application

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees