JPH10261002A - 設計支援方法および設計支援装置 - Google Patents

Abstract

(57)【要約】 【課題】簡略なシミュレーションから詳細なシミュレー
ションに切り替えが円滑に行え、検証のレベルにあった
シミュレーションが容易にしかも高速に行える設計支援
装置を提供する。 【解決手段】ハードウエアの検証モデルを少なくとも２
つ指定する第１の指定手段と、この指定された検証モデ
ルのそれぞれの時刻精度を獲得する時刻精度獲得手段
と、前記指定された検証モデルの第１の切替時刻を指定
する第２の指定手段と、この第２の指定手段で指定され
た第１の切替時刻から前記時刻精度獲得手段で獲得され
た時刻精度に基づき決定された時間だけ前倒しした第２
の切替時刻まで、前記時刻精度獲得手段で獲得された時
刻精度の粗い方の検証モデルで前記ハードウエアの動作
を検証し、前記第２の切替時刻で前記時刻精度の細かい
方の検証モデルに切り替えて前記ハードウエアの動作を
検証する検証手段とを具備する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はハードウェアの設計
を支援するＣＡＤ（計算機支援設計）システムに係わ
る。

【０００２】

【従来の技術】近年、ＬＳＩ等の設計対象ハードウェア
の大規模化に伴って、設計効率の向上を目的として機能
設計のような設計の上位工程から設計を支援するＣＡＤ
システムが開発されている。

【０００３】ここで、シミュレータの入力データとして
は、図面による入力の他に、ソフトウェアのプログラム
言語に類似したハードウェア設計用のハードウェア記述
言語（以下ＨＤＬと表記する）が用いられ、設計者は図
面やあるいはＨＤＬ等をシミュレータに入力し、シミュ
レーションによって設計を検証する。

【０００４】ＨＤＬの中でも、ＶＨＤＬ、Ｖｅｒｉｌｏ
ｇ ＨＤＬ等は、ミックスレベルシミュレーションをサ
ポートしている。すなわち、単一のＨＤＬにより複数の
記述レベル、記述方式でモデル記述を行ない、それらを
結合して検証できるため、多くの設計で利用されつつあ
る。

【０００５】シミュレーションモデル中に記述された並
列に動作する単位をプロセスという。ＶＨＤＬ、Ｖｅｒ
ｉｌｏｇ ＨＤＬで記述されたプロセスの一例をそれぞ
れ図２、３に示す。

【０００６】ＶＨＤＬ記述におけるプロセスは（図２参
照）、予約語「ｐｒｏｃｅｓｓ」に続く括弧中に示され
る信号、すなわちこの例の場合、信号「ｉｎ１」、「ｉ
ｎ２」の値が変化したとき実行される。同様にＶｅｒｉ
ｌｏｇ ＨＤＬにおけるプロセスは（図３参照）、予約
語「ａｌｗａｙｓ＠」に続く括弧中に示される信号の値
が変化したときに実行される。

【０００７】上記の括弧中に示される信号のリストをプ
ロセスのセンシティビティ・リストといい、その信号を
センシティビティ信号、駆動信号という。

【０００８】上位工程からの設計を支援するために、シ
ミュレータには大規模な回路を高速にシミュレーション
できる能力が強く要求されている。

【０００９】そのために、大規模な回路を、従来用いら
れていたイベントドリブン方式のシミュレータでシミュ
レーションするのではなく、サイクルベース方式という
高速化方式でシミュレーションする方法などが提案され
てきている。

【００１０】イベントドリブン法とは、ある時刻である
素子の入力に変化があれば、次の時刻でその素子の論理
演算を行い、変化がなければ何も行わない手法である。

【００１１】以下に、イベントドリブン方式を示す。

【００１２】イベントドリブンシミュレーション ステップ０：（初期プロセス実行） 全てのプロセスを
動作させ、信号値更新要求について処理し信号代入予約
を登録し、ステップ１へ進む。

【００１３】ステップ１：（サイクル更新） シミュレ
ーションサイクルを１サイクル進める。現サイクルにお
けるタイムホイールに代入予約が登録されているならス
テップ３へ進む。登録されていないならステップ２へ進
む。

【００１４】ステップ２：（時刻更新） 時刻を一時刻
進める。現時刻における信号値更新要求が存在するなら
ステップ４へ進む。存在しないなら、存在するところま
で時刻を進めてステップ３へ進む。

【００１５】ステップ３：（信号代入） 現時刻におけ
る信号値更新を実行する。この時、値が更新される信号
が駆動するプロセスをタイムホイールへ登録する（以
下、プロセス実行予約と記す）。次にステップ４へ進
む。

【００１６】ステップ４：（プロセス実行） ステップ
３でプロセス実行予約されたプロセスを動作させ、信号
値更新要求について処理し、ステップ１へ戻る。

【００１７】このように、イベントドリブンシ方式のミ
ュレーションは、信号の値の変化（イベント）を検出し
て、順次信号値を伝搬させていき、全ての信号に変化が
なくなった時に初めて、時刻の更新を行なうようになっ
ている。

【００１８】一方、サイクルベース方式のシミュレーシ
ョンは、あらかじめシミュレーションモデルの処理の依
存関係を静的に解析し、イベントドリブン方式でシミュ
レーションした場合とクロックの区切りで結果が一致す
るようにプロセス等の実行順序を決定して、１クロック
毎に回路全体を決められた回数だけ評価する。

【００１９】サイクルベース方式のシミュレーションは
タイミングを検証するために用いられるのではなく、機
能の確認に目的を絞って高速に検証を行なうために用い
られる。そのため、クロック信号以外の信号の代入予約
記述に書かれた遅延を許さないか、無視されることが多
い。

【００２０】イベントドリブン方式でシミュレーション
した時に、一クロック内に何度も値が変化していた信号
は、サイクルベース方式のシミュレーションにおいて
は、値の変化は１クロックに１回（場合によっては複数
回だが定数回である）だけになり、シミュレーションを
高速化することができる。

【００２１】しかし、サイクルベース方式を用いる場
合、シミュレーションモデルの処理の依存関係に基づい
て、プロセス等の実行順序をあらかじめ固定しているた
め、イベントの伝搬の様子等を詳細に観測することは困
難である。

【００２２】サイクルベース方式の他に、シミュレーシ
ョン高速化の手段として、大規模な回路のうち、既にデ
バッグ済みのモジュールや、市販モジュール部分はハー
ドウェアの構成に基づいたレジスタ・トランスファ・レ
ベルのモデルではなく対象となるハードウェアモデルの
動作に基づいたビヘイビア・レベルのモデルを用いるこ
とによって回路全体のシミュレーション速度を向上させ
るという方法なども用いられている。

【００２３】この手法の場合、ある大規模回路をシミュ
レーション中に、ビヘイビア・レベルのモデルを用いて
いるモジュールのレジスタ・トランスファ・レベルでの
デバッグが必要になった場合、モデルをビヘイビアモデ
ルからレジスタ・トランスファ・レベルのモデルに変え
てシミュレーションを最初からやり直さなくてはならな
い。

【００２４】

【発明が解決しようとする課題】サイクルベース方式で
は、高速なシミュレーションが行えるが、イベントの伝
搬の様子等を詳細に観測することは困難であるという問
題があった。そのため、サイクルベース方式で検証を行
なって、詳細なシミュレーションが必要と判断された
時、改めて、イベントドリブン方式等の詳細であるが低
速なシミュレーションを最初から実行し直さなくてはな
らない。この場合、問題が発生する時刻までは信号を詳
細に観測する必要がないにも関わらず、低速なシミュレ
ーションを行なうため、検証期間を増大させる結果につ
ながるという問題があった。

【００２５】また、大規模回路のうち、一部をビヘイビ
ア・レベルのモデルを用いることによって回路全体のシ
ミュレーション速度を向上させるという方法では、ある
大規模回路をシミュレーション中に、ビヘイビア・レベ
ルのモデルを用いているモジュールのレジスタ・トラン
スファ・レベルでのデバッグが必要になった場合、モデ
ルをビヘイアモデルからレジスタ・トランスファ・レベ
ルのモデルに変えてシミュレーションを最初からやり直
さなくてはならないという問題があった。

【００２６】そこで、本発明は、特に、簡略なシミュレ
ーションから詳細なシミュレーションに切り替えが円滑
に行え、検証のレベルにあったシミュレーションが容易
にしかも高速に行える設計支援方法およびそれを用いた
設計支援装置を提供することを目的とする。

【００２７】

【課題を解決するための手段】本発明の設計支援方法
は、少なくとも２つのハードウエアのモデルのそれぞれ
の詳細度を獲得し、これらモデルの切替時刻が指定され
た場合に、この指定された切替時刻と前記詳細度とに基
づき決定された切替時刻で前記モデルを切替えて前記ハ
ードウエアの動作を検証することにより、特に、簡略な
シミュレーションから詳細なシミュレーションへの切り
替えが円滑に行え、検証のレベルにあったシミュレーシ
ョンが容易にしかも高速に行える。

【００２８】また、本発明の設計支援方法は、少なくと
も２つのハードウエアの動作を検証するシミュレータの
それぞれの詳細度を獲得し、これらシミュレータの切替
時刻が指定された場合に、この指定された切替時刻と前
記詳細度とに基づき決定された切替時刻で前記シミュレ
ータを切替えて前記ハードウエアの動作を検証すること
により、特に、簡略なシミュレーションから詳細なシミ
ュレーションへの切り替えが円滑に行え、検証のレベル
にあったシミュレーションが容易にしかも高速に行え
る。

【００２９】また、本発明の設計支援方法は、少なくと
も２つのハードウエアのモデルのそれぞれの詳細度を獲
得し、これらモデルの第１の切替時刻が指定された場合
に、この第１の切替時刻から前記詳細度に基づき決定さ
れた時間だけ前倒しした第２の切替時刻まで、詳細度の
粗い方のモデルで前記ハードウエアの動作を検証し、前
記第２の切替時刻で詳細度の細かい方のモデルに切り替
えて前記ハードウエアの動作を検証することにより、特
に、簡略なシミュレーションから詳細なシミュレーショ
ンへの切り替えが円滑に行え、検証のレベルにあったシ
ミュレーションが容易にしかも高速に行える。

【００３０】また、本発明の設計支援方法は、少なくと
も２つのハードウエアの動作を検証するシミュレータの
それそれの詳細度を獲得し、これらシミュレータの第１
の切替時刻が指定された場合に、この第１の切替時刻か
ら前記詳細度に基づき決定された時間だけ前倒しした第
２の切替時刻まで、詳細度の粗い方のシミュレータで前
記ハードウエアの動作を検証し、前記第２の切替時刻で
詳細度の細かい方のシミュレータに切り替えて前記ハー
ドウエアの動作を検証することにより、特に、簡略なシ
ミュレーションから詳細なシミュレーションへの切り替
えが円滑に行え、検証のレベルにあったシミュレーショ
ンが容易にしかも高速に行える。

【００３１】本発明の設計支援装置は、ハードウエアの
モデルを少なくとも２つ指定するモデル指定手段と、こ
のモデル指定手段で指定されたモデルの詳細度を獲得す
る詳細度獲得手段と、前記モデル指定手段で指定された
モデルの切替時刻を指定する時刻指定手段と、この時刻
指定手段で指定された切替時刻と前記詳細度獲得手段で
獲得された前記モデルの詳細度に基づき決定された切替
時刻で前記モデルを切替えて前記ハードウエアの動作を
検証する検証手段と、を具備したことにより、特に、簡
略なシミュレーションから詳細なシミュレーションへの
切り替えが円滑に行え、検証のレベルにあったシミュレ
ーションが容易にしかも高速に行える。

【００３２】また、本発明の設計支援装置は、ハードウ
エアの動作を検証するシミュレータを少なくとも２つ指
定するシミュレータ指定手段と、このシミュレータ指定
手段で指定されたシミュレータの詳細度を獲得する詳細
度獲得手段と、前記シミュレータ指定手段で指定された
シミュレータの切替時刻を指定する時刻指定手段と、こ
の時刻指定手段で指定された切替時刻と前記詳細度獲得
手段で獲得された前記シミュレータの詳細度とに基づき
決定された切替時刻で前記シミュレータを切替えて前記
ハードウエアの動作を検証する検証手段と、を具備した
ことにより、特に、簡略なシミュレーションから詳細な
シミュレーションへの切り替えが円滑に行え、検証のレ
ベルにあったシミュレーションが容易にしかも高速に行
える。

【００３３】また、本発明の設計支援装置は、ハードウ
エアのモデルを少なくとも２つ指定するモデル指定手段
と、このモデル指定手段で指定されたモデルのそれぞれ
の詳細度を獲得する詳細度獲得手段と、前記モデル指定
手段で指定されたモデルの第１の切替時刻を指定する時
刻指定手段と、この時刻指定手段で指定された第１の切
替時刻から前記詳細度獲得手段で獲得された詳細度に基
づき決定された時間だけ前倒しした第２の切替時刻ま
で、前記詳細度獲得手段で獲得された詳細度の粗い方の
モデルで前記ハードウエアの動作を検証し、前記第２の
切替時刻で前記詳細度の細かい方のモデルに切り替えて
前記ハードウエアの動作を検証する検証手段と、を具備
したことにより、特に、簡略なシミュレーションから詳
細なシミュレーションへの切り替えが円滑に行え、検証
のレベルにあったシミュレーションが容易にしかも高速
に行える。

【００３４】また、本発明の設計支援装置は、ハードウ
エアの動作を検証する２つのシミュレータを指定するシ
ミュレータ指定手段と、このシミュレータ指定手段で指
定されたシミュレータの詳細度を獲得する詳細度獲得手
段と、前記シミュレータ指定手段で指定されたシミュレ
ータの第１の切替時刻を指定する時刻指定手段と、この
時刻指定手段で指定された第１の切替時刻から前記詳細
度獲得手段で獲得された詳細度に基づき決定された時間
だけ前倒しした第２の切替時刻まで、前記詳細度獲得手
段で獲得された詳細度の粗い方のシミュレータで前記ハ
ードウエアの動作を検証し、前記第２の切替時刻で前記
詳細度の細かい方のシミュレータに切り替えて前記ハー
ドウエアの動作を検証する検証手段と、を具備したこと
により、特に、簡略なシミュレーションから詳細なシミ
ュレーションへの切り替えが円滑に行え、検証のレベル
にあったシミュレーションが容易にしかも高速に行え
る。

【００３５】また、本発明の設計支援装置は、ハードウ
エアの簡略なモデルを用いて前記ハードウエアとそのハ
ードウエアを機能させるソフトウエアの動作を検証する
第１の検証手段と、ハードウエアの詳細なモデルを用い
て前記ハードウエアとそのハードウエアを機能させるソ
フトウエアの動作を検証する第２の検証手段と、前記第
１および第２の検証手段のいずれか一方に切替る切替手
段と、を具備したことにより、検証対象にあったシミュ
レーションが容易にしかも高速に行える。

【００３６】また、本発明の設計支援装置は、ハードウ
エアの動作を簡略に検証するシミュレータを用いて前記
ハードウエアとそのハードウエアを機能させるソフトウ
エアの動作を検証する第１の検証手段と、ハードウエア
の動作を詳細に検証するシミュレータを用いて前記ハー
ドウエアとそのハードウエアを機能させるソフトウエア
の動作を検証する第２の検証手段と、前記第１および第
２の検証手段のいずれか一方に切替る切替手段と、を具
備したことにより、検証対象にあったシミュレーション
が容易にしかも高速に行える。

【００３７】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。

【００３８】（第１の実施形態）まず、第１の実施形態
として、ハードウエアの動作検証を行う際、そのハード
ウエアの時刻精度（詳細度）の異なる複数（例えば２
つ）の検証モデル（ハードウエアモデル）を切り替えて
シミュレーションを行う場合について説明する。

【００３９】（１．１） 構成と動作 図１は、第１の実施形態に係る設計支援装置の構成例を
概略的に示した図で、第１のハードウエアモデル指定部
１、第２のハードウエア指定部２、モデル切替時刻指定
部３、時刻精度獲得部４、ハードウエアモデル記憶部
５、切替時間決定部６、ハードウエアモデル切替部７、
シミュレーション実行部８から構成される。

【００４０】ハードウエアモデル記憶部５には、例え
ば、図７、図８に示すように記述されたハードウエアモ
デルが記憶されている。

【００４１】図７に示すハードウエアモデルの記述内容
を行番号に沿って説明する。

【００４２】行０〜行１： モジュールの名前が「ｍｏ
ｄｅｌ０」であり、そのモジュールには入力、出力のい
ずれのポートもないことを示す。

【００４３】行２〜行３１： モジュール「ｍｏｄｅｌ
０」の内部の構成を示す。

【００４４】行３： モジュール「ｍｏｄｅｌ０」内の
信号が「ＣＬＫ」、「Ａ」、「Ｂ」、「Ｃ」、「Ｄ」で
あることを示す。

【００４５】行５〜行８： 信号「ＣＬＫ」が１０ｎｓ
毎に反転することを示す。

【００４６】行９〜行１６： 信号「ＣＬＫ」にイベン
トが発生した時に起動されるプロセスである。信号「Ｃ
ＬＫ」が「１」である時には信号「Ｃ」の値を信号
「Ａ」に代入予約し、信号「ＣＬＫ」が「０」の時には
信号「Ａ」の値を反転した値を信号「Ａ」に代入予約す
る。

【００４７】行１７〜行２４： 信号「Ａ」にイベント
が発生した時、起動される２つのプロセス「ｐ２」、
「ｐ３」の記述であり、プロセス「ｐ２」は信号「Ａ」
の値を反転して２ｎｓ後に信号「Ｂ」に転送し、プロセ
ス「ｐ３」は信号「Ａ」の値を１ｎｓ後に信号「Ｄ」に
転送する。

【００４８】行２５〜行３０： 信号「Ｂ」、信号
「Ｄ」の少なくとも１つの信号にイベントが発生した
時、起動されるプロセス「ｐ４」の記述であり、信号
「Ｂ」と信号「Ｄ」の排他的論理和を信号「Ｃ」に転送
する。その後、信号「Ｃ」に最後にトランザクション
（値が変化する場合をイベントと呼ぶのに対して、値の
変化の有無に関わらず、信号の代入が実行された場合、
これをトランザクションと呼ぶ）が発生してからの経過
時刻をファイル「ｏｕｔｆ」に出力する。

【００４９】図８に示すハードウエアモデルの記述内容
を行番号に沿って説明する。

【００５０】行０〜行１： モジュールの名前が「ｍｏ
ｄｅｌ１」であり、そのモデルには入力、出力のいずれ
のポートもないことを示す。

【００５１】行２〜行２９： モジュール「ｍｏｄｅｌ
１」の内部の構成を示す。

【００５２】行３： モジュール「ｍｏｄｅｌ１」内の
信号が「ＣＬＫ」、「Ｃ」であることを示す。

【００５３】行５〜行８： 信号「ＣＬＫ」が１０ｎｓ
毎に反転することを示す。

【００５４】行９〜行２４： 信号「ＣＬＫ」にイベン
トが発生した時に起動されるプロセスの記述である。こ
のプロセス中の変数が「Ａ」、「Ｂ」、「Ｄ」であるこ
とを示す。また、ファイル出力のための「Ｆ」、「Ｌ」
の定義をする。「−」以降の記述はコメントであり、１
４行の「−ｐ１」は行１３〜行１７部分が図７のプロセ
スｐ１に相当する部分であることを示す。以下、行２
０、行２２、行２４も同様である。すなわち、信号「Ｃ
ＬＫ」が「１」である時には信号「Ｃ」の値を変数
「Ａ」に代入し、信号「ＣＬＫ」が「０」の時には変数
「Ａ」の値を反転した値を代入する。次に、変数「Ａ」
の値の反転を変数「Ｂ」に代入し、変数「Ａ」の値を変
数「Ｄ」に代入する。その後、変数「Ｂ」と変数「Ｄ」
の排他的論理和を信号「Ｃ」に代入予約する。また、信
号「Ｃ」に最後に発生したトランザクションからの経過
時間をファイル「ｏｕｔｆ」に出力する。

【００５５】図７と図８の記述はそれぞれ、上記のよう
な動作をするが、クロックのエッジにおいて信号「ＣＬ
Ｋ」と信号「Ｃ」の値に注目すると、同じ結果が得られ
るモデルである。

【００５６】これらのモデルは、図１のハードウェアモ
デル記憶部４に記憶されている。なお、ここでは、２つ
のハードウェアモデルが記憶されているものとして説明
を行なうが、３つ以上のハードウェアモデルが記憶され
ている場合も同様に考えられる。

【００５７】第１のハードウエアモデル指定部１、第２
のハードウエアモデル指定部２は、ハードウエアモデル
記憶部５に記憶されたハードウエアのいずれかを指定す
るもので、ここでは、例えば、第１のハードウェアモデ
ル指定部１で図８のｖｈｄｌ記述モデルが指定され、第
２のハードウェアモデル指定部２で図７のｖｈｄｌ記述
モデルが指定された場合を例にとって示す。なお、以下
の説明において、第１のハードウエアモデル指定部１で
指定されたハードウエアモデルを第１のモデル、第２の
ハードウエアモデル指定部２で指定されたハードウエア
モデルを第２のモデルと呼ぶことがある。すなわち、こ
こでは、図８のｖｈｄｌ記述モデルが第１のモデルで、
図７のｖｈｄｌ記述モデルが第２のモデルとなる。

【００５８】モデル切替時刻指定部３では、前記第１お
よび第２のハードウエアモデル１、２にて指定されたハ
ードウエアモデルを一方から他方に切り替える切替時刻
をユーザが指定するようになっている。ここでは、切替
時刻指定部３で、例えば、「５０ｎｓ」という時刻が指
定されたものとする。

【００５９】時刻精度獲得部４では、第１および第２の
ハードウエアモデル指定部１、２で指定されたハードウ
ェアモデルを解析して、あるいは、ハードウェアモデル
に付加されている情報によって、あるいは設計者による
入力によって各モデル時刻精度を獲得するようになって
いる。

【００６０】ハードウエアモデルを解析して各モデルの
時刻精度を獲得する場合を例にとり説明すると、例え
ば、図７の記述中で各プロセスのセンシティビティ信号
として使用されている信号「ＣＬＫ」、「Ａ」、
「Ｂ」、「Ｄ」への代入予約文は行７、行１２、行１
４、行１９、行２３、行２７であり、これらの代入文の
時刻部分は、デルタ遅延（０ｎｓ：０遅延とも呼ばれ
る）、１ｎｓ、２ｎｓ、１０ｎｓの遅延である。この遅
延は、例えば、回路素子の遅延時間に相当するもので
る。デルタ遅延は全ての遅延の約数となると仮定する
と、これらの遅延の最大公約数はデルタ遅延、すなわ
ち、０ｎｓである。このように時刻精度を記述中の遅延
の最大公約数として定義すれば、図７の記述によるハー
ドウエアモデルの時刻精度はデルタ遅延（０ｎｓ）であ
る。

【００６１】一方、図８の記述中でプロセスのセンシテ
ィビティ信号として使用されているのは信号「ＣＬＫ」
のみである。この代入文の時刻部分は１０ｎｓ（７行参
照）であるため、時刻精度は１０ｎｓとなる。

【００６２】ここでは、記述中の全てのプロセスに関し
て駆動信号の代入予約文を解析し、そこに現れる遅延の
最大公約数を時刻精度としたが、記述中で注目する信号
やプロセスに関して時刻精度を決定する場合もある。

【００６３】切替時間決定部６では、切替時刻指定部３
で指定された時刻と時刻精度獲得部４で獲得された２つ
のハードウエアモデルの時刻精度に基づき実際にシミュ
レーションモデルを切り替える時刻を決定する。

【００６４】具体的には、簡略に記述された（時刻精度
が粗い）シミュレーションモデル（例えば図８のシミュ
レーションモデル）から詳細に記述された（時刻精度が
細かい）シミュレーションモデル（例えば、図７のシミ
ュレーションモデル）への切替時刻は、切替時刻指定部
３で指定された時刻から、時刻精度獲得部４で獲得され
た２つのハードウエアモデルの時刻精度のうち最も粗い
方（値の最も大きい方）の時刻精度分前倒しした値を実
際の切替時刻して決定する。

【００６５】例えば、ここでは、切替時刻指定部３で指
定された時刻が５０ｎｓ、第１のハードウエアモデル指
定部１で指定されたハードウエアモデル（図８参照）の
時刻精度が１０ｎｓ、第２のハードウエアモデル指定部
２で指定されたハードウエアモデル（図７参照）の時刻
精度がデルタ遅延であるから、２つの時刻精度のうち最
大のもの、すなわち、１０ｎｓを指定された切替時刻５
０ｎｓから引いて４０ｎｓを実際に切り替える時刻とし
て得るものとする（図４参照）。

【００６６】また、詳細に記述されたシミュレーション
モデル（例えば図７のシミュレーションモデル）から簡
略に記述されたシミュレーションモデル（例えば、図８
のシミュレーションモデル）への切替時刻は、切替時刻
指定部３で指定された時刻をそのまま実際の切替時刻と
して決定する。

【００６７】ハードウェアモデル切替部７は、切替時間
決定部６で決定された切替時刻に基づき、２つのハード
ウエアを切り替えてシミュレーションを実行するよう、
シミュレーション実行部８を制御するものである。例え
ば、ここでは、切替時間決定部６で決定された切替時刻
が４０ｎｓであるから、４０ｎｓまで、第１のハードウ
エアモデル指定部１で指定されたハードウエアモデル
（図８参照）でシミュレーションを実行するようシミュ
レーション実行部８に対し制御を行い、４０ｎｓからは
第２のハードウエアモデル指定手段２で指定されたハー
ドウエアモデル（図７）でシミュレーションを実行する
ようシミュレーション実行部８に対し制御を行う（図４
参照）。

【００６８】シミュレーション実行部８は、ハードウエ
アモデル切替部７の制御にて与えられたハードウエアモ
デルの動作検証を行うようになっている。

【００６９】次に、ハードウェアモデル切替部７で第１
のモデル（図８参照）から第２のモデル（図７参照）へ
の切り替え方法について説明する。

【００７０】モデルの切り替え方法としては、以下のよ
うな方法がある。

【００７１】切替先の第２のモデルのデータ構造を解析
して、切り替え前モデル（第１のモデル）のシミュレー
ション実行のために割り当てられた所定の記憶領域に記
憶された信号、変数の値を全て第２のモデルのシミュレ
ーション実行のために割り当てられた別の記憶領域にコ
ピーする（図５参照）。図５では、第１のモデルの全体
をエラボレーション（記憶領域の設定）し直し、値のコ
ピーを行なったが、全く共通の部分（信号ＣＬＫや信号
Ｃ）はエラボレーションを行なわずに、第１のモデルの
データ構造部分を再利用する方法もある（図６参照）。

【００７２】以下の説明では、図５の場合について説明
を続けるが、図６の場合も全く同様である。

【００７３】時刻４０ｎｓでハードウエアモデルが第１
のモデル（図８参照）から第２のモデル（図７参照）へ
切り替えられ、図７の記述にしたがってシミュレーショ
ン実行部７によって以下のように実行が続行される。

【００７４】ステップＳ１： プロセス「ｐ０」が起動
し、信号「ＣＬＫ」の反転が代入予約され、１サイクル
更新される。

【００７５】ステップＳ２： ステップＳ１の代入が実
行され、信号「ＣＬＫ」にイベントが発生したため、プ
ロセス「ｐ１」が起動される。この時、信号「ＣＬＫ」
の値は「１」であるため、信号「Ｃ」の値（この時
「１」）を信号「Ａ」に代入予約し、１サイクル更新さ
れる。

【００７６】ステップＳ３： ステップＳ２の代入が実
行され、信号「Ａ」にイベントが発生したため、プロセ
ス「ｐ２」、「ｐ３」が起動される。ここでは、１ｎｓ
後に信号「Ａ」の値を信号「Ｄ」に転送し、２ｎｓ後に
信号「Ｂ」に信号「Ａ」の反転を転送するという代入が
予約され、１サイクル更新される。ここで、１ｎｓだけ
時刻が更新されて４１ｎｓとなる。

【００７７】ステップＳ４： ステップＳ３における行
２３の代入予約が実行される。これにより信号「Ｄ」に
イベントが発生するため、プロセス「ｐ４」が実行され
る。すなわち、プロセス「ｐ４」は、１ｎｓ後に信号
「Ｂ」と「Ｄ」の排他的論理和を信号「Ｃ」に転送す
る。信号「Ｂ」、「Ｄ」がいずれも「１」であるため、
「０」が代入予約される。また、この時、信号「Ｃ」に
最後にトランザクションが発生した時刻からの経過時間
がファイルに出力されるが、第１のトランザクションが
最後に発生した時刻が３０ｎｓであるから、１１ｎｓと
いう時間が出力される。ここで１サイクル更新され、１
ｎｓの時刻更新がなされ、４２ｎｓとなる。 ステップＳ５： ステップＳ４における信号「Ｃ」への
「０」の代入が実行される。これと同時にステップＳ３
における行１９の代入予約が実行される。これにより信
号「Ｂ」にイベントが発生するため、プロセス「ｐ４」
が起動される。信号「Ｂ」が「０」、信号「Ｄ」が
「１」であるため、１ｎｓ後に信号「Ｃ」への「１」の
代入が予約される。また、この時、信号「Ｃ」最後にト
ランザクションが発生した時刻（３２ｎｓ）からの経過
時間、０ｎｓがファイルに出力される。その後、１サイ
クル更新され、１ｎｓの時刻更新がなされ、４３ｎｓと
なる。

【００７８】ステップＳ６： ステップＳ５で予約され
た代入が実行され、信号「Ｃ」が「１」になる。

【００７９】ここで、第１のモデル（図８参照）から第
２のモデル（図７参照）へ４０ｎｓで切り替えて０ｎｓ
から７０ｎｓまでシミュレーションした結果得られる出
力波形と出力ファイルをそれぞれ図１５、図１１に示
す。

【００８０】また、第２のモデル（図７参照）のシミュ
レーションモデルによって、０ｎｓから７０ｎｓまでシ
ミュレーションした結果得られる出力波形と出力ファイ
ルを、図１４、図１０に示し、第１のモデル（図８参
照）のシミュレーションモデルによって、０ｎｓから７
０ｎｓまでシミュレーションした結果得られる出力波形
と出力ファイルを、図１３、図９に示す。

【００８１】図１４、図１３の出力波形を比較すること
により図１５の出力波形が、４０ｎｓまで、１０ｎｓの
時刻精度のハードウエアモデル、すなわち、第１のモデ
ル（図８参照）でシミュレーションが実行され、４０ｎ
ｓで、詳細なシミュレーションモデル、すなわち、第２
のモデル（図７参照）に切り替わっていることがわか
る。

【００８２】図１０、図９の出力ファイルを比較するこ
とによって、図１１の出力ファイルも４０ｎｓまでと、
指定された切替時刻である５０ｎｓ以前で切り替わって
いることがわかる。

【００８３】さらに、４０ｎｓでハードウエアモデルの
切り替えを行なう代わりに、指定された切替時刻５０ｎ
ｓでモデルの切り替えを行なった場合の出力波形と出力
ファイルをそれぞれ図１６と図１２に示す。

【００８４】この場合、図１６と図１５の出力波形の５
０ｎｓ以降のモデル中の信号値の変化を比較すると、両
者は一致しているが、図１２と図１１の出力ファイルの
内容を比較すると、５１ｎｓの時点では出力結果が異な
っている。これは、出力部分で用いられている情報であ
る、最後のトランザクションが切り替え前に発生してい
ることに原因がある。

【００８５】一方、図１１においては、５１ｎｓで参照
されるトランザクションは４０ｎｓ以降に発生したもの
であり、４０ｎｓでモデルを切り替えているために、図
１２のような不一致は生じない。

【００８６】ここでは、第１のハードウェアモデル指定
部１と第２のハードウェアモデル指定部２でそれぞれ一
度指定された場合について説明したが、これらを繰り返
し用いて３つ以上のハードウェアモデルを順次切り替え
て使用することも可能である。例えばＡ、Ｂ、Ｃという
３つのハードウェアモデルに関して、まずＡからＢへの
モデル切り替えを行い、その後にＢからＣというモデル
の切り替えを行なうという使用方法も考えられる。

【００８７】また、この発明の拡張として、２つのハー
ドウェアモデルと、それらを切り替える時間を指定する
代わりに、３つ以上のハードウェアモデルとそれらを切
り替える時間を指定することによって、３つ以上のハー
ドウェアモデルを順次切り替えるという使用方法も考え
られる。

【００８８】また、ここではシミュレーション開始前に
シミュレーションモデルの切り替え時刻を指定する場合
を例にとって説明したが、指定する切替時刻が現時刻よ
り先であるならば、シミュレーションモデルの切替時刻
の指定と切替先である第２のシミュレーションモデルの
指定を、シミュレーション途中で指定して利用すること
もできる。

【００８９】（１．２） 効果 以上説明したように、上記第１の実施形態によれば、複
数の時刻精度の異なるハードウェアモデルを切り替えて
シミュレーションを行う際、まず、時刻精度獲得部４で
切り替えるハードウエアモデルの時刻精度を解析してお
く。そして、簡略に記述されたハードウエアモデルから
詳細に記述されたハードウエアモデルへ切り替える場合
は、切替時間決定部６で、ユーザにより指定された切替
時刻を複数（例えば２つ）のハードウエアモデルの時刻
精度のうち最大の時刻精度の値だけ前倒しした時刻を実
際のハードウエアモデルの切替時刻として決定する。一
方、詳細に記述されたハードウエアモデルから簡略に記
述されたハードウエアモデルへ切り替える場合は、ユー
ザにより指定された切替時刻をそのまま実際のハードウ
エアモデルの切替時刻として決定する。

【００９０】これにより、ユーザにより指定された切替
時刻以降での詳細シミュレーションにおいて、トランザ
クションの予約の様子などが正しく観測でき、詳細なデ
バッグ時に必要な情報を失うことなく切り替えが行え
る。

【００９１】よって、複数の時刻精度の異なるハードウ
ェアモデルを切り替えながらハードウエアの検証のレベ
ル（詳細な検証あるいは簡略な検証）にあったシミュレ
ーションを自由に高速に行なえるようになる。

【００９２】長時間実行を行なった後に発生するバグの
調査を行なうために、長時間詳細なハードウエアモデル
でシミュレーションを実行するのではなく、最初は時刻
精度の低い高速なハードウエアモデルを用いてシミュレ
ーション時刻を進め、バグに近付いたところで詳細なハ
ードウエアモデルに切り替えてシミュレーションを実行
することにより、設計期間を短縮することができる。

【００９３】（第２の実施形態）次に、第２の実施形態
として、ハードウエアの動作検証を行う際、検証の詳細
度の異なる複数（例えば２つ）のシミュレータを切り替
えてシミュレーションを行う場合について説明する。

【００９４】（２．１） 構成と動作 シミュレータとして、仮にデルタ時刻までを詳細にシミ
ュレーションするイベントドリブンシミュレータと、ク
ロックの区切りでのみ結果を保証するサイクルベースシ
ミュレータが用意されていると仮定する。

【００９５】ここでは、この２つのシミュレータを切り
替えてシミュレーションを行なう場合を例にとって説明
するが、この他にもシミュレータの実行単位時刻が定義
できるシミュレータであれば利用できる。また、ここで
は、デルタ時刻とクロックの区切りという固定の対応関
係にある２つのシミュレータを用いているが、切り替え
方式を利用する２つのシミュレータ間の時間的な時刻精
度が固定ではなく、式や、表の形式などが得られている
ならば、それらのシミュレータを利用することもでき
る。

【００９６】図１７は、第２の実施形態に係る設計支援
装置の構成例を概略的に示した図で、第１のシミュレー
タ指定部１０１、第２のシミュレータ指定部１０２、切
替時刻指定部１０３、シミュレータ詳細度獲得部１０
４、切替時間決定部１０５、シミュレータ切替部１０
６、ハードウエアモデル記憶部１０７、第１のシミュレ
ーション実行部１０８、第２のシミュレーション実行部
１０９から構成される。

【００９７】ハードウエアモデル記憶部１０６には、例
えば、図７に示したように記述されたハードウエアモデ
ルが記憶されており、このハードウエアモデルに対して
第１および第２のシミュレーション実行部１０８、１０
９にてシミュレーションが実行されるようになってい
る。

【００９８】第１のシミュレータ指定部１０１、第２の
シミュレータ指定部１０２では、それぞれ検証の詳細度
の異なる２つのシミュレータをそれぞれ指定するように
なっている。ここでは、例えば、第１のシミュレータ指
定部１０１でサイクルベースシミュレータが指定され、
第２のシミュレータ指定部１０２でイベントドリブンシ
ミュレータが指定された場合を例にとって示す。

【００９９】切替時刻指定部１０３では、第１および第
２のシミュレータ指定部１０１、１０２で指定されたシ
ミュレータを一方から他方に切り替える切替時刻をユー
ザが指定するようになっている。ここでは、例えば、切
替時刻指定部１０３で「５０ｎｓ」という時刻が指定さ
れたものとする。

【０１００】シミュレータ時刻精度獲得部１０４では、
第１および第２のシミュレータ指定部１０１、１０２で
指定されたシミュレータに付加されている情報によっ
て、あるいはシミュレータと記述の解析結果によって、
あるいは設計者による入力によって各シミュレータ時刻
情報を獲得するようになっている。

【０１０１】例えば、ここでは、イベントドリブンシミ
ュレータには時刻精度がデルタ遅延であるという情報が
付加されており、サイクルベースシミュレータの時刻精
度はシミュレーション対象となるハードウェア記述のク
ロック信号によって決まるという情報が付加されている
と仮定する。

【０１０２】図７の記述中でクロック信号として使われ
ている信号「ＣＬＫ」の更新を行なう代入文の時刻部分
は１０ｎｓであるため、サイクルベースシミュレータの
時刻精度はこの場合１０ｎｓとなる。

【０１０３】ここでは、簡単のため、クロック信号が１
つである場合を示すが、クロック信号が複数ある場合、
位相がずれる場合にもサイクルベースシミュレータにお
けるクロック信号の扱いにならって時刻精度を決定す
る。例えば、それらの信号の周期等の最大公約数を用い
たり、サイクルベースシミュレータの時刻精度を式によ
って表現したりする方法が考えられる。

【０１０４】切替時間決定部１０５では、第１の実施形
態における切替時間決定部６と同様にして、切替時刻指
定部１０３で指定された切替時刻、例えば５０ｎｓとシ
ミュレータ時刻精度獲得部１０４で獲得された２つのシ
ミュレータの時刻精度（０ｎｓと１０ｎｓ）のうち最大
のもの（ここでは、１０ｎｓ）を基に、時刻精度の粗い
（すなわち、簡略な検証レベルの）シミュレータ（例え
ば、サイクルベースシミュレータ）から時刻精度の細か
い（すなわち、詳細な検証レベルの）シミュレータ（例
えば、イベントドリブンシミュレータ）への実際の切替
時刻を決定するようになっている。

【０１０５】例えば、指定された切り替え時刻である５
０ｎｓから１０ｎｓを引して４０ｎｓを実際に切り替え
る時刻として得るものとする（図１８参照）。

【０１０６】また、時刻精度の細かいシミュレータから
時刻精度の粗いシミュレータへの切替時刻は、切替時刻
指定部３で指定された時刻をそのまま実際の切替時刻と
して決定する。

【０１０７】シミュレータ切替部１０６は、切替時間決
定部１０５で決定された切替時刻に基づき、２つのシミ
ュレータを切り替えてシミュレーションを実行するよ
う、第１のシミュレーション実行部１０８、第２のシミ
ュレーション実行部１０９を制御するものである。

【０１０８】まず、第１のシミュレータ指定部１０１で
指定されたシミュレータ（以下、簡単に第１のシミュレ
ータと呼ぶことがある）、すなわち、サイクルベースシ
ミュレータによるシミュレーションが第１のシミュレー
ション実行部１０８で実行され 切替時間決定部１０５
で決定された切替時刻に、第２のシミュレータ指定部１
０２で指定されたシミュレータ（以下、簡単に第２のシ
ミュレータと呼ぶことがある）、すなわち、イベントド
リブンシミュレータによるシミュレーションが第２のシ
ミュレーション実行部１０９で実行されるとする。

【０１０９】まず、シミュレータとしてサイクルベース
シミュレータが実行される。サイクルベースシミュレー
タとしても実現方法がいくつか考えられるが、ここで
は、以下のようにサイクルベースシミュレータが動作す
ると仮定する。この動作はサイクルベースシミュレータ
として一般的である。

【０１１０】信号「ＣＬＫ」が反転する１０ｎｓ毎に以
下の処理が行なわれる。

【０１１１】１）信号「ＣＬＫ」が「１」である時には
信号「Ｃ」の値を信号「Ａ」に代入し、信号「ＣＬＫ」
が「０」の時には信号「Ａ」の値を反転した値を信号
「Ａ」に代入する。

【０１１２】２）信号「Ａ」の値の反転を信号「Ｂ」に
代入し、信号「Ａ」の値を信号「Ｄ」に代入する。

【０１１３】３）信号「Ｂ」と「Ｄ」の排他的論理和を
信号「Ｃ」に代入予約する。

【０１１４】４）信号「Ｃ」に最後に発生したトランザ
クションからの経過時間をファイル「ｏｕｔｆ」に出力
する。

【０１１５】切替時間決定部１０５で決定された切替時
刻４０ｎｓに達したら、シミュレータ切替部１０６が、
第１のシミュレータ（サイクルベースシミュレータ）か
ら第２のシミュレータ（イベントドリブンシミュレー
タ）への切り替えを行なう。

【０１１６】シミュレータ切り替え方法としては、以下
のような方法がある。

【０１１７】１つには共有メモリを利用して第２のシミ
ュレータが第１のシミュレータで生成したデータ構造を
参照する方法がある。切り替え前後のシミュレータで保
持するデータが異なるものについては追加でエラボレー
ションした後で、第１のシミュレータから値情報のコピ
ーを行なう。これ以外にも、切り替え後シミュレータの
全体をエラボレーションし直し、値のコピーを行うとい
う方法もある。

【０１１８】時刻４０ｎｓでシミュレータがサイクルベ
ースシミュレータからイベントドリブンシミュレータに
切り替えられ、図７にしたがって以下のように実行が続
行される。

【０１１９】ステップＴ１： プロセス「ｐ０」が起動
し、信号「ＣＬＫ」の反転が代入予約され、１サイクル
更新する。

【０１２０】ステップＴ２： ステップＴ１の代入が実
行され、信号「ＣＬＫ」にイベントが発生したため、プ
ロセス「ｐ１」が起動される。この時信号「ＣＬＫ」の
値は「１」であるため、信号「Ｃ」の値（この時
「１」）を信号「Ａ」に代入予約し、１サイクル更新す
る。

【０１２１】ステップＴ３： ステップＴ２の代入が実
行され、信号「Ａ」にイベントが発生したため、プロセ
ス「ｐ２」、「ｐ３」が起動される。ここでは、１ｎｓ
後に信号「Ａ」の値を信号「Ｄ」に転送し、２ｎｓ後に
信号「Ｂ」に信号「Ａ」の反転を転送するという代入が
予約される。そして、１サイクル更新し、１ｎｓ時刻を
更新して、４１ｎｓとする。

【０１２２】ステップＴ４： ステップＴ３における図
７の行２３の代入予約が実行される。信号「Ｄ」にイベ
ントが発生するため、プロセス「ｐ４」が実行される。
１ｎｓ後に信号「Ｂ」と「Ｄ」の排他的論理和を信号
「Ｃ」に転送する。信号「Ｂ」、「Ｄ」がいずれも
「１」であるため、「０」が代入予約される。また、こ
の時、「Ｃ」に最後にトランザクションが発生した時刻
からの経過時間がファイルに出力されるが、第１にトラ
ンザクションが最後に発生した時刻が３０ｎｓであるか
ら、１１ｎｓという時間が出力される。１サイクル更新
し、１ｎｓ時刻を更新し、４２ｎｓとする。

【０１２３】ステップＴ５： ステップＴ４における信
号「Ｃ」への「０」の代入が実行される。これと同時に
ステップＴ３における図７の行１９の代入予約が実行さ
れる。信号「Ｂ」にイベントが発生するため、プロセス
「ｐ４」が起動される。信号「Ｂ」が「０」、信号
「Ｄ」が「１」であるため、１ｎｓ後に信号「Ｃ」への
「１」の代入が予約される。また、この時、信号「Ｃ」
に最後にトランザクションが発生した時刻（３２ｎｓ）
からの経過時間、０ｎｓがファイルに出力される。１サ
イクル更新し、１ｎｓ時刻を更新して、４３ｎｓとす
る。

【０１２４】ステップＴ６： ステップＴ５で予約され
た代入が実行され、信号「Ｃ」が「１」になる。

【０１２５】ここで、サイクルベースシミュレータから
イベントドリブンシミュレータへ４０ｎｓで切り替えて
０ｎｓから７０ｎｓまでシミュレーションした結果とし
て、出力波形と出力ファイルをそれぞれ図１５と図１１
を示す。

【０１２６】また、イベントドリブンシミュレータによ
って、０ｎｓから７０ｎｓまでシミュレーションした結
果得られる出力波形と出力ファイルを図１４、図１０に
示し、サイクルベースシミュレータによって、０ｎｓか
ら７０ｎｓまでシミュレーションした結果得られる出力
波形と出力ファイルを図１３と図９に示す。

【０１２７】図１３、図１４と比較することにより図１
５が、４０ｎｓまで、１０ｎｓの時刻精度でシミュレー
ションが実行され、４０ｎｓで、詳細なイベントドリブ
ンシミュレータに切り替わっていることがわかる。

【０１２８】また、図１０、図９の出力ファイルを比較
することによって、図１１の出力ファイルも４０ｎｓま
でと、指定された切替指定である５０ｎｓ以前で切り替
わっていることがわかる。

【０１２９】さらに、４０ｎｓでシミュレータの切り替
えを行なう代わりに、指定された切替時刻５０ｎｓでシ
ミュレータの切り替えを行なった場合の結果の出力波形
と出力ファイルをそれぞれ図１６と図１２に示す。

【０１３０】この場合、図１６と図１５の出力波形の５
０ｎｓ以降のモデル中の信号値の変化を比較すると、両
者は一致しているが、図１２と図１１の出力ファイルの
内容をみると、５１ｎｓの時点では出力結果が異なって
いる。これは、出力部分で用いられている情報である、
最後のトランザクションが切り替え前に発生しているこ
とに原因がある。

【０１３１】一方、図１１においては、５１ｎｓで参照
されるトランザクションは４０ｎｓ以降に発生したもの
であり、４０ｎｓでシミュレータを切り替えているため
に、図１２のような不一致は生じない。

【０１３２】ここでは、第１のシミュレータ指定部１０
１と第２のシミュレータ指定部１０２でそれぞれ一度指
定された場合について説明したが、これらを繰り返し用
いて３つ以上のシミュレータを順次切り替えて使用する
ことも可能である。例えば、Ａ、Ｂ、Ｃという３つのシ
ミュレータに関して、まずＡからＢへのシミュレータの
切り替えを行い、その後にＢからＣというシミュレータ
の切り替えを行なうという使用方法も考えられる。

【０１３３】また、この発明の拡張として、２つのシミ
ュレータと、それらを切り替える時間を指定する代わり
に、３つ以上のシミュレータとそれらを切り替える時間
を指定することによって、３つ以上のシミュレータを順
次切り替えるという使用方法も考えられる。

【０１３４】また、ここではシミュレーション開始前に
実際にシミュレータの切り替え時刻を指定される場合を
例にとったが、指定する切替時刻が現時刻より先である
ならば、シミュレータの切り替え時刻の指定と切替先の
第２のシミュレータの指定を、シミュレーション途中で
指定して利用することもできる。

【０１３５】なお、前述の第１の実施形態では、シミュ
レーションモデルを切り替える方式、第２の実施形態で
はシミュレータを切り替える方式について説明したが、
これらを組み合わせて、シミュレーションモデルとシミ
ュレータを一諸に切り替えるという方式も容易に実現で
きる。

【０１３６】（２．２） 効果 以上説明したように、上記第２の実施形態によれば、複
数の時刻精度の異なるシミュレータを切り替えてシミュ
レーションを行う際、まず、時刻精度獲得部１０４でシ
ミュレータの時刻精度を解析しておく。そして、時刻精
度の粗いシミュレータから時刻精度の細かいシミュレー
タへ切り替える場合は、切替時間決定部１０５で、ユー
ザにより指定された切替時刻を複数（例えば２つ）のシ
ミュレータの時刻精度のうち最大の時刻精度の値だけ前
倒しした時刻を実際のシミュレータの切替時刻として決
定する。一方、時刻精度の細かいシミュレータから時刻
精度の粗いシミュレータへ切り替える場合は、ユーザに
より指定された切替時刻をそのまま実際のシミュレータ
の切替時刻として決定する。

【０１３７】これにより、ユーザにより指定された切替
時刻以降での詳細シミュレーションにおいて、トランザ
クションの予約の様子などが正しく観測でき、詳細なデ
バッグ時に必要な情報を失うことなく切り替えが行え
る。

【０１３８】よって、複数の時刻精度の異なるシミュレ
ータを切り替えながら検証のレベル（詳細な検証あるい
は簡略な検証）にあったシミュレーションを自由に高速
に行なえるようになる。

【０１３９】長時間実行を行なった後に発生するバグの
調査を行なうために、長時間詳細なシミュレータを実行
するのではなく、最初は時刻精度の低い高速なシミュレ
ータを用いてシミュレーション時刻を進め、バグに近付
いたところで詳細なシミュレーションに切り替えて実行
することにより、設計期間を短縮することができる。

【０１４０】（第３の実施形態） （３．１） 構成と動作 第１の実施形態に示したように抽象度の異なる２つのハ
ードウェアモデルを切り替えてシミュレーションを行な
う場合を考える。

【０１４１】図１９は、第３の実施形態に係る設計支援
装置の構成例を概略的に示した図で、図１と同一部分に
は同一符号を付し、異なる部分について説明する。すな
わち、シミュレーション実行部８においてシミュレーシ
ョンを実行した結果、ハードウェアモデル中の幾つかの
信号の値（例えば波形）が逐次波形表示部１０に表示さ
れ、この表示内容に基づくユーザの指示が波形表示部へ
の入力部９を介して、第１のハードウエアモデル指定部
１、第２のハードウエアモデル指定部２、モデル切替時
刻指定部３に入力されるようになっている。

【０１４２】このような構成により、シミュレーション
実行時には、ハードウェアモデル中の幾つかの信号の値
を参照することによって、システムの動作の検証を行な
うわけであるが、この時、これらの信号の値は波形表示
部１０へ表示されているとする。波形表示部１０の波形
表示の一例を図２０に示す。

【０１４３】ユーザは、波形表示部１０に表示された波
形を見て、詳細な信号の変化を調べる為に、図２１のよ
うに拡大して表示するための入力を図１９の波形表示部
への入力部９を介して行なうとする。

【０１４４】波形表示部への入力部９は、波形表示部１
０の制御のもとユーザ（例えば、設計者）が用いる端末
の画面上に表示された波形に対し、例えば、マウスある
いはキーボード等にて所望の範囲を指定するようになっ
ている。

【０１４５】これによって、表示の時刻の最小単位が１
ｎｓから０．１ｎｓに変化するのと同時に、ハードウェ
アモデルの切り替え指定として、詳細なハードウェアモ
デルへの指定が行なわれ、第１の実施形態の場合と同様
の切り替え動作が行なわれる。

【０１４６】ここでは、簡略なハードウェアモデルか
ら、詳細なハードウェアモデルへ切り替えたが、波形表
示部１０における表示の時刻スケールの値に応じて詳細
なハードウェアモデルから簡略なハードウェアモデルへ
切り替えるようにしてもよい。

【０１４７】なお、上記第３の実施形態では、時間的な
抽象度の異なるハードウェアモデルの切り替えの例を示
したが、第２の実施形態と同様に時間的な抽象度の異な
るハードウェアシミュレータの切り替え指定を上記と同
様、波形表示部の入力部９への入力によって行なうこと
も容易に実現できる。

【０１４８】（３．２） 効果 以上説明したように、上記第３の実施形態によれば、切
替時に使用する複数の時刻精度の異なるシミュレータあ
るいは複数の時刻精度の異なるシミュレーションモデル
の指定を波形表示部１０に表示されたシミュレーション
結果（例えばシミュレーションモデルの信号値）に基づ
き波形表示部への入力部９を介して指示することによ
り、ユーザである例えばハードウエアの設計者は、容易
に切替時刻の指定を行うことができる。

【０１４９】従って、必要に応じて頻繁に時刻精度の異
なる複数のシミュレーションモデルやシミュレータを切
り替えてデバッグを行え、ハードウエアの設計に限ら
ず、ハードウエアとソフトウエアの同時設計における設
計効率の向上が図れる。

【０１５０】（第４の実施形態） （４．１） 構成と動作 第１の実施形態に示したように抽象度の異なる２つのハ
ードウェアモデルを切り替えてシミュレーションを行な
う場合を考える。

【０１５１】図２２は、第４の実施形態に係る設計支援
装置の構成例を概略的に示した図で、図１と同一部分に
は同一符号を付し、異なる部分について説明する。すな
わち、図２２では、シミュレーションを実行する際に、
詳細にデバッグを行ないたいモジュール、ブロック等を
指定して随時、検証を進めるために、それらを指定する
ためのデバッグ対象指定部１２が具備されている。

【０１５２】デバッグ対象指定部１２の制御のもと、図
２３に示すような評価対象のブロック図がユーザ（例え
ば、設計者）が用いる端末の画面上に表示されており、
この表示に対するユーザの指示がデバッグ対象指定部へ
の入力部１１を介して、第１のハードウエアモデル指定
部１、第２のハードウエアモデル指定部２、モデル切替
時刻指定部３に入力され、デバッグ対象を切り替えるよ
うになっている。

【０１５３】デバッグ対象指定部への入力部１１は、デ
バッグ対象指定部１２の制御もとユーザ（例えば、設計
者）が用いる端末の画面上に表示された図２３に示すよ
うなブロック図に対し、例えば、マウスあるいはキーボ
ード等にて所望の部位を指定するようになっている。

【０１５４】この指定で、図２３のマイクロプロセッサ
ブロックＭを指定した場合、そのときの評価対象のハー
ドウエアモデルが第１のハードウエアモデル指定部１で
指定された第１のモデルであり、それより簡略化された
ハードウェアモデルが第２のハードウエアモデル指定部
２で指定されているときは、第１のモデルから第２のモ
デルへ切り替えてソフトウェアのデバッグを行なう。

【０１５５】一方、図２３のハードウェアブロックＡや
Ｂ等のＡＳＩＣ部品を指定した場合、そのときの評価対
象のハードウエアモデルが第１のハードウエアモデル指
定部１で指定された第１のモデルであり、それより詳細
なハードウェアモデルが第２のハードウエアモデル指定
部２で指定されているとき（第２のモデル）は、第１の
モデルから第２のモデルへ切り替えてハードウェアの詳
細なデバッグを行なう。

【０１５６】第４の実施形態では、時間的な抽象度の異
なるハードウェアモデルの切り替えの例を示したが、第
２の実施形態と同様に時間的な抽象度の異なるハードウ
ェアシミュレータの切り替え指定を上記と同様、デバッ
グ対象指定部１２への入力によって行なうという場合も
考えられる。

【０１５７】また、デバッグ対象の指定としては、表示
されたブロック図上で指定を行なう場合を例にしたが、
シミュレータに対して、文字でモデル名やブロック名を
入力したり、表示されたモデル名やブロック名のボタン
を押す等の指定方法も考えられる。

【０１５８】（４．２） 効果 以上説明したように、上記第４の実施形態によれば、複
数の時刻精度の異なるハードウェアモデルを切り替え
て、ハードウェアとソフトウェアを協調させてシミュレ
ーションを行なう場合に、切り替えるハードウェアモデ
ルの指定の方法として、ハードウェアデバッグ指定時に
はハードウェアのシミュレーションモデルとして、詳細
なシミュレーションモデルを用い、ソフトウェアのデバ
ッグ指定時にはハードウェアのシミュレーションモデル
として簡略なシミュレーションモデルを用いることによ
り、ユーザである設計者はデバッグ対象がソフトウエア
かハードウエアかを意識するだけで、シミュレーション
対象のモデルを容易に切り替えることができる。

【０１５９】これは、シミュレーションモデルの切り替
えだけでなく、複数の時刻精度の異なるシミュレータの
切り替えについても同様である。

【０１６０】従って、必要に応じて頻繁に時刻精度の異
なる複数のシミュレーションモデルやシミュレータを切
り替えてデバッグを行なう事によって、ハードウェアの
設計やハードウェアとソフトウェアの同時設計における
設計効率を著しく向上させることが可能になる。

【０１６１】なお、上記第１〜第４の実施形態において
説明した各部はコンピュータに実行させることのできる
プログラムとして、磁気ディスク（フロッピーディス
ク、ハードディスク等）、光ディスク（ＣＤ−ＲＯＭ、
ＤＶＤ等）、半導体メモリなどの記録媒体に格納して頒
布することもできる。

【０１６２】

【発明の効果】以上説明したように、本発明によれば、
シミュレーションの高速化を図るため、複数の時刻精度
の異なるハードウェアモデル（あるいはシミュレータ）
を用いて切り替えを行なってシミュレーションを行う
際、ユーザにより指定された時刻とモデル（シミュレー
タ）の時刻精度（検証の詳細度）に基づき実際の切替時
間を決定することにより、異なる時刻精度のハードウエ
アモデル（シミュレータ）の切替が円滑に行え、正確な
シミュレーションが可能となる。

【０１６３】これにより、検証のレベルにあったシミュ
レーションが容易にしかも高速に行なえる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係る設計支援装置の
構成例を概略的に示した図。

【図２】シミュレーションモデルの記述例を示した図
で、ＶＨＤＬにおけるプロセスの記述例である。

【図３】シミュレーションモデルの記述例を示した図
で、Ｖｅｒｉｌｏｇ ＨＤＬにおけるプロセスの記述例
である。

【図４】シミュレーションモデルの切替時刻について説
明するための図。

【図５】シミュレーションモデルを切り替える際の信号
あるいは変数の切替前と切替後の受渡し方法の一例につ
いて説明するための図。

【図６】シミュレーションモデルを切り替える際の信号
あるいは変数の切替前と切替後の受渡し方法の他の例に
ついて説明するための図。

【図７】シミュレーションモデルのＶＨＤＬ記述例（詳
細な記述例）を示した図。

【図８】シミュレーションモデルの他のＶＨＤＬ記述例
（簡略な記述例）を示した図。

【図９】簡略なシミュレーションモデル（シミュレー
タ）を用いてシミュレーションを実行した結果得られた
出力ファイルの一例を示した図。

【図１０】詳細なシミュレーションモデル（シミュレー
タ）を用いてシミュレーションを実行した結果得られた
出力ファイルの一例を示した図。

【図１１】４０ｎｓで簡略なシミュレーションモデル
（シミュレータ）から詳細なシミュレーションモデル
（シミュレータ）に切り替えてシミュレーションを実行
した結果得られた出力ファイルの一例を示した図。

【図１２】指定された切替時刻５０ｎｓで簡略なシミュ
レーションモデル（シミュレータ）から詳細なシミュレ
ーションモデル（シミュレータ）に切り替えてシミュレ
ーションを実行した結果得られた出力ファイルの一例を
示した図。

【図１３】簡略なシミュレーションモデル（シミュレー
タ）を用いてシミュレーションを実行した結果得られた
出力波形の一例を示した図。

【図１４】詳細なシミュレーションモデル（シミュレー
タ）を用いてシミュレーションを実行した結果得られた
出力波形の一例を示した図。

【図１５】４０ｎｓで簡略なシミュレーションモデル
（シミュレータ）から詳細なシミュレーションモデル
（シミュレータ）に切り替えてシミュレーションを実行
した結果得られた出力波形の一例を示した図。

【図１６】５００ｎｓで簡略なシミュレーションモデル
（シミュレータ）から詳細なシミュレーションモデル
（シミュレータ）に切り替えてシミュレーションを実行
した結果得られた出力波形の一例を示した図。

【図１７】本発明の第２の実施形態に係る設計支援装置
の構成例を概略的に示した図。

【図１８】シミュレーショタの切替時刻について説明す
るための図。

【図１９】本発明の第３の実施形態に係る設計支援装置
の構成例を概略的に示した図。

【図２０】図１９の波形表示部にて表示される波形表示
例を示した図。

【図２１】図１９の波形表示部にて表示される他の波形
表示例を示した図。

【図２２】本発明の第４の実施形態に係る設計支援装置
の構成例を概略的に示した図。

【図２３】図２２のデバッグ対象指定部にてデバッグ対
象を指定するためのブロック図の表示例を示した図。

【符号の説明】

１…第１のハードウエアモデル指定部 ２…第２のハードウエアモデル指定部 ３…モデル切替時刻指定部 ４…時刻精度獲得部 ５…ハードウエアモデル記憶部 ６…切替時間決定部 ７…ハードウエアモデル切替部 ８…シミュレーション実行部 ９…波形表示部への入力部 １０…波形表示部 １１…デバッグ対象指定部への入力部 １２…デバッグ対象指定部 １０１…第１のシミュレータ指定部 １０２…第２のシミュレータ指定部 １０３…切替時刻指定部 １０４…シミュレータ詳細度獲得部 １０５…切替時刻決定部 １０６…シミュレータ切替部 １０７…ハードウエアモデル記憶部 １０８…第１のシミュレーション実行部 １０９…第２のシミュレーション実行部

Claims (12)

【特許請求の範囲】
1. 【請求項１】 少なくとも２つのハードウエアのモデル
   のそれぞれの詳細度を獲得し、これらモデルの切替時刻
   が指定された場合に、この指定された切替時刻と前記詳
   細度とに基づき決定された切替時刻で前記モデルを切替
   えて前記ハードウエアの動作を検証することを特徴とす
   る設計支援方法。
2. 【請求項２】 少なくとも２つのハードウエアの動作を
   検証するシミュレータのそれぞれの詳細度を獲得し、こ
   れらシミュレータの切替時刻が指定された場合に、この
   指定された切替時刻と前記詳細度とに基づき決定された
   切替時刻で前記シミュレータを切替えて前記ハードウエ
   アの動作を検証することを特徴とする設計支援方法。
3. 【請求項３】 少なくとも２つのハードウエアのモデル
   のそれぞれの詳細度を獲得し、これらモデルの第１の切
   替時刻が指定された場合に、この第１の切替時刻から前
   記詳細度に基づき決定された時間だけ前倒しした第２の
   切替時刻まで、詳細度の粗い方のモデルで前記ハードウ
   エアの動作を検証し、前記第２の切替時刻で詳細度の細
   かい方のモデルに切り替えて前記ハードウエアの動作を
   検証することを特徴とする設計支援方法。
4. 【請求項４】 少なくとも２つのハードウエアの動作を
   検証するシミュレータのそれぞれの詳細度を獲得し、こ
   れらシミュレータの第１の切替時刻が指定された場合
   に、この第１の切替時刻から前記詳細度に基づき決定さ
   れた時間だけ前倒しした第２の切替時刻まで、詳細度の
   粗い方のシミュレータで前記ハードウエアの動作を検証
   し、前記第２の切替時刻で詳細度の細かい方のシミュレ
   ータに切り替えて前記ハードウエアの動作を検証するこ
   とを特徴とする設計支援方法。
5. 【請求項５】 ハードウエアのモデルを少なくとも２つ
   指定するモデル指定手段と、 このモデル指定手段で指定されたモデルの詳細度を獲得
   する詳細度獲得手段と、 前記モデル指定手段で指定されたモデルの切替時刻を指
   定する時刻指定手段と、 この時刻指定手段で指定された切替時刻と前記詳細度獲
   得手段で獲得された前記モデルの詳細度とに基づき決定
   された切替時刻で前記モデルを切替えて前記ハードウエ
   アの動作を検証する検証手段と、 を具備したことを特徴とする設計支援装置。
6. 【請求項６】 ハードウエアの動作を検証するシミュレ
   ータを少なくとも２つ指定するモデル指定手段と、 このモデル指定手段で指定されたシミュレータの詳細度
   を獲得する詳細度獲得手段と、 前記モデル指定手段で指定されたシミュレータの切替時
   刻を指定する時刻指定手段と、 この時刻指定手段で指定された切替時刻と前記詳細度獲
   得手段で獲得された前記シミュレータの詳細度とに基づ
   き決定された切替時刻で前記シミュレータを切替えて前
   記ハードウエアの動作を検証する検証手段と、 を具備したことを特徴とする設計支援装置。
7. 【請求項７】 ハードウエアのモデルを少なくとも２つ
   指定するモデル指定手段と、 このモデル指定手段で指定されたモデルのそれぞれの詳
   細度を獲得する詳細度獲得手段と、 前記モデル指定手段で指定されたモデルの第１の切替時
   刻を指定する時刻指定手段と、 この時刻指定手段で指定された第１の切替時刻から前記
   詳細度獲得手段で獲得された詳細度に基づき決定された
   時間だけ前倒しした第２の切替時刻まで、前記詳細度獲
   得手段で獲得された詳細度の粗い方のモデルで前記ハー
   ドウエアの動作を検証し、前記第２の切替時刻で前記詳
   細度の細かい方のモデルに切り替えて前記ハードウエア
   の動作を検証する検証手段と、 を具備したことを特徴とする設計支援装置。
8. 【請求項８】 ハードウエアの動作を検証する２つのシ
   ミュレータを指定するシミュレータ指定手段と、 このシミュレータ指定手段で指定されたシミュレータの
   詳細度を獲得する詳細度獲得手段と、 前記シミュレータ指定手段で指定されたシミュレータの
   第１の切替時刻を指定する時刻指定手段と、 この時刻指定手段で指定された第１の切替時刻から前記
   詳細度獲得手段で獲得された詳細度に基づき決定された
   時間だけ前倒しした第２の切替時刻まで、前記詳細度獲
   得手段で獲得された詳細度の粗い方のシミュレータで前
   記ハードウエアの動作を検証し、前記第２の切替時刻で
   前記詳細度の細かい方のシミュレータに切り替えて前記
   ハードウエアの動作を検証する検証手段と、 を具備したことを特徴とする設計支援装置。
9. 【請求項９】 前記検証手段で検証された信号の波形
   を表示するための表示手段と、 この表示手段で表示された信号の波形に基づき指定され
   た時間内を、前記モデルのうち詳細度の細かい方のモデ
   ルに切り替えて前記ハードウエアの動作を検証する第１
   の検証手段と、 前記表示手段で表示された信号の波形に基づき指定され
   た時間内を、前記モデルのうち詳細度の粗い方のモデル
   に切り替えて前記ハードウエアの動作を検証する第２の
   検証手段と、 を具備したことを特徴とする請求項５または７記載の設
   計支援装置。
10. 【請求項１０】 前記検証手段で検証された信号の波形
    を表示するための表示手段と、 この表示手段で表示された信号の波形に基づき指定され
    た時間内を、前記シミュレータのうち詳細度の細かい方
    のシミュレータに切り替えて前記ハードウエアの動作を
    検証する第１の検証手段と、 前記表示手段で表示された信号の波形に基づき指定され
    た時間内を、前記シミュレータのうち詳細度の粗い方の
    シミュレータに切り替えて前記ハードウエアの動作を検
    証する第２の検証手段と、 を具備したことを特徴とする請求項６または８記載の設
    計支援装置。
11. 【請求項１１】 ハードウエアの簡略なモデルを用いて
    前記ハードウエアとそのハードウエアを機能させるソフ
    トウエアの動作を検証する第１の検証手段と、 ハードウエアの詳細なモデルを用いて前記ハードウエア
    とそのハードウエアを機能させるソフトウエアの動作を
    検証する第２の検証手段と、 前記第１および第２の検証手段のいずれか一方に切替る
    切替手段と、 を具備したことを特徴とする設計支援装置。
12. 【請求項１２】 ハードウエアの動作を簡略に検証する
    シミュレータを用いて前記ハードウエアとそのハードウ
    エアを機能させるソフトウエアの動作を検証する第１の
    検証手段と、 ハードウエアの動作を詳細に検証するシミュレータを用
    いて前記ハードウエアとそのハードウエアを機能させる
    ソフトウエアの動作を検証する第２の検証手段と、 前記第１および第２の検証手段のいずれか一方に切替る
    切替手段と、 を具備したことを特徴とする設計支援装置。