JP2006268606A - シミュレーション装置 - Google Patents
シミュレーション装置 Download PDFInfo
- Publication number
- JP2006268606A JP2006268606A JP2005087622A JP2005087622A JP2006268606A JP 2006268606 A JP2006268606 A JP 2006268606A JP 2005087622 A JP2005087622 A JP 2005087622A JP 2005087622 A JP2005087622 A JP 2005087622A JP 2006268606 A JP2006268606 A JP 2006268606A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- information
- verification
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】所定の回路を表すHDL等による記述情報を用いてシミュレーションを行う装置であって、検証対象の回路を表す情報311と、この情報311によって表される検証対象の回路に対して接続され、検証対象回路との間で、自回路内で自動的に生成した検証用情報の入力又は出力を行うテストベクタ回路を表す情報312とを一体として記述情報31を構成する。
【選択図】図1
Description
図1は、この発明の第1の実施形態にかかるシミュレーション装置の構成を示すブロック図である。同図に示すシミュレーション装置は、EWS等のコンピュータにおいて所定のOS(Operating System)で実行されるシミュレーションプログラム1と、シミュレーションプログラム1がアクセスするデータベース2とから構成されている。シミュレーションプログラム1は、HDLによって記述された回路のシミュレーションを行うプログラムであり、VHDL(Very High Speed Integrated Circuit HDL)、Verilog HDL等の種々の仕様で実用化されている。
Claims (4)
- 所定の回路を表す記述情報を用いてシミュレーションを行う装置であって、
検証対象の回路を表す検証対象回路情報と、
検証対象回路情報によって表される検証対象の回路に対して接続され、検証対象回路との間で、自回路内で自動的に生成した検証用情報の入力又は出力を行う回路を表す検証情報生成回路情報と
を一体として前記記述情報を構成したことを特徴とするシミュレーション装置。 - 所定の回路を表す記述情報を用いてシミュレーションを行う装置であって、
クロック信号を発生するクロック発生回路を表す第1の要素と、
前記クロック信号に応じて作動するように記述された検証対象の回路を表す第2の要素と、
第2の要素によって表された検証対象の回路に対するデータ入出力命令やその際用いられるデータを複数組記憶した記憶回路を表す第3の要素と、
第3の要素によって表された記憶回路から命令やデータを順次読み込み、その命令に基づいて、第2の要素によって表された検証対象の回路に対するデータ入力指示やデータ出力指示を、前記クロック信号に同期して発行する信号処理回路を表す第4の要素と
から前記記述情報が構成されていることを特徴とするシミュレーション装置。 - 前記第4の要素によって表された信号処理回路が、前記第3の要素によって表された記憶回路に記憶されている命令に基づいて、データ出力状態、データ入力状態、待機状態、及び停止状態の4つの作動態様を取るものであることを特徴とする請求項2記載のシミュレーション装置。
- 前記各要素が論理合成可能なレベルで記述されていることを特徴とする請求項2又は3記載のシミュレーション装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005087622A JP4631493B2 (ja) | 2005-03-25 | 2005-03-25 | シミュレーション装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005087622A JP4631493B2 (ja) | 2005-03-25 | 2005-03-25 | シミュレーション装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006268606A true JP2006268606A (ja) | 2006-10-05 |
JP4631493B2 JP4631493B2 (ja) | 2011-02-16 |
Family
ID=37204483
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005087622A Expired - Fee Related JP4631493B2 (ja) | 2005-03-25 | 2005-03-25 | シミュレーション装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4631493B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010266973A (ja) * | 2009-05-13 | 2010-11-25 | Nec Access Technica Ltd | 論理シミュレーション装置およびそのシミュレーション方法 |
JP2013101604A (ja) * | 2011-10-14 | 2013-05-23 | Apple Inc | Hdl環境のためのグローバルクロックハンドラーオブジェクト |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7340986B2 (ja) | 2019-08-01 | 2023-09-08 | 不二サッシ株式会社 | 防火面格子 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0612468A (ja) * | 1992-06-25 | 1994-01-21 | Sony Corp | 自動回路合成方法 |
JP3162316B2 (ja) * | 1997-03-10 | 2001-04-25 | 三菱電機株式会社 | 電子回路テスト用システム |
JP2002236713A (ja) * | 2001-02-13 | 2002-08-23 | Matsushita Electric Ind Co Ltd | デジタル回路検証装置及び検証方法 |
-
2005
- 2005-03-25 JP JP2005087622A patent/JP4631493B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0612468A (ja) * | 1992-06-25 | 1994-01-21 | Sony Corp | 自動回路合成方法 |
JP3162316B2 (ja) * | 1997-03-10 | 2001-04-25 | 三菱電機株式会社 | 電子回路テスト用システム |
JP2002236713A (ja) * | 2001-02-13 | 2002-08-23 | Matsushita Electric Ind Co Ltd | デジタル回路検証装置及び検証方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010266973A (ja) * | 2009-05-13 | 2010-11-25 | Nec Access Technica Ltd | 論理シミュレーション装置およびそのシミュレーション方法 |
JP2013101604A (ja) * | 2011-10-14 | 2013-05-23 | Apple Inc | Hdl環境のためのグローバルクロックハンドラーオブジェクト |
KR101418162B1 (ko) * | 2011-10-14 | 2014-07-09 | 애플 인크. | Hdl 환경을 위한 글로벌 클록 핸들러 객체 |
Also Published As
Publication number | Publication date |
---|---|
JP4631493B2 (ja) | 2011-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Bergamaschi et al. | Designing systems-on-chip using cores | |
US8468475B2 (en) | Conversion of circuit description to an abstract model of the circuit | |
US7561999B2 (en) | Verification apparatus, verification method, and program | |
JP2003529848A (ja) | デジタル・シグナル・プロセッシング集積回路の自動設計 | |
TWI768536B (zh) | 積體電路模擬及設計方法與系統 | |
Gaikwad et al. | Verification of AMBA AXI on-chip communication protocol | |
US8195441B1 (en) | Hardware co-simulation involving a processor disposed on a programmable integrated circuit | |
JP4631493B2 (ja) | シミュレーション装置 | |
US20050144436A1 (en) | Multitasking system level platform for HW/SW co-verification | |
CN107784185B (zh) | 一种门级网表中伪路径的提取方法、装置及终端设备 | |
KR20040063846A (ko) | 다양한 검증 플랫폼들의 통합 사용을 지원하는 검증 장치및 이를 이용한 검증 방법 | |
US7228513B2 (en) | Circuit operation verification device and method | |
TW201331775A (zh) | 用於硬體描述語言環境之全域時鐘處理常式物件 | |
US6532573B1 (en) | LSI verification method, LSI verification apparatus, and recording medium | |
Gao et al. | Software and hardware co-verification technology based on virtual prototyping of RF SOC | |
US11430496B2 (en) | Phase-aware DDR command dynamic scheduling | |
JP3472067B2 (ja) | 設計支援装置 | |
CN117355838A (zh) | 经混合信号仿真中的实时视图交换 | |
JP5664430B2 (ja) | 試験装置、検証モデル開発方法及びプログラム | |
Dalay | Accelerating system performance using SOPC builder | |
US8229725B1 (en) | Method and apparatus for modeling processor-based circuit models | |
US20240111660A1 (en) | Managing high performance simulation representation of an emulation system | |
US20230205969A1 (en) | Techniques for modeling and verification of convergence for hierarchical domain crossings | |
JP2001076027A (ja) | システム設計段階におけるシミュレーション方法、その装置及びそのプログラムを記憶した記憶媒体 | |
TW202349209A (zh) | 記憶體裝置之時脈信號至q端(clock-to-q)存取時間量測之晶片上自動化 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080122 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100126 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100329 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100803 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101019 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101101 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131126 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |