JPH05135130A - 論理シミユレーシヨン方法および論理シミユレーシヨン装置 - Google Patents

Abstract

(57)【要約】 【目的】発振回路を含む論理回路をシミュレーション対
象とする場合にも、シミュレーション速度を低下させる
ことなく、デッドロックに陥ることを防止できる論理シ
ミュレーション方法および論理シミュレーション装置を
提供する 【構成】第１の取出部３は、イベント記憶部２から現在
のシミュレーション時刻と等しいイベント時刻を持つイ
ベントを取り出す。第２の取出部４は、素子の入力端子
の信号状態の変化を表す未処理のイベントを各素子ごと
に独立して扱い、素子の全ての入力端子にその入力端子
の信号状態の変化を表す未処理のイベントが存在すれ
ば、それらのイベントのうちでイベント時刻が最小であ
るイベントを取り出す。制御部１１は、第２の取出部４
を機能させるか否かを素子ごとに個別に制御する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、論理回路の動作の検証
等に用いられる論理シミュレーション装置、特にイベン
ト駆動型の論理シミュレーション装置に関するものであ
る。

【０００２】

【従来の技術】一般に、イベント駆動型の論理シミュレ
ーションでは、シミュレーション対象とする論理回路に
含まれる各素子の入力端子および出力端子に発生する信
号状態の変化を、イベントの生起とみなし、各信号をそ
れぞれ状態変化の列、すなわちイベント列として表現す
る。イベントを表すデータには、信号状態が変化する時
刻であるイベント時刻と、信号状態がどういう状態に変
化したかを表す値と、信号状態が変化した素子を表す値
と、信号状態が変化した素子の入力端子または出力端子
を表す値とが含まれる。そして入力端子の信号状態が変
化した素子についてのみ、その素子の出力端子の新たな
信号状態を算出する。算出の結果、出力端子の信号状態
が変化した場合には、その変化を表すイベントが新たに
作成され、この出力端子に接続された素子の入力端子に
伝えられる。一方、算出の結果、出力端子の信号状態が
変化しなかった場合には、新たなイベントの作成は行な
われない。

【０００３】すなわち、イベント駆動型の論理シミュレ
ーションは、素子の入力端子の信号状態の変化を表すイ
ベントを用いて、その素子の出力端子の新たな信号状態
を算出する評価処理と、素子の出力端子の信号状態が変
化した場合に、その変化を表すイベントを、その出力端
子に接続された素子の入力端子の信号状態の変化を表す
イベントとして作成する伝達処理と、評価処理に用いる
イベントを決定・抽出する取出処理との、３つの処理を
繰り返すことによって実行される。

【０００４】従来、イベント駆動型の論理シミュレーシ
ョン装置は、取出処理の方法が異なる、３種類のものが
提案されている。従来の取出処理の第１の例（例えば岩
波講座マイクロエレクトロニクス「ＶＬＳＩの設計II」
pp.205-209参照）では、１ずつカウントアップして算出
される、現在のシミュレーション時刻すなわち現在時刻
を用い、イベント時刻が現在時刻と一致するイベント
を、評価処理に用いるイベントとする。すなわち、イベ
ントがどの素子の入力端子の信号状態の変化を表すかに
は無関係に、イベント時刻が小さなものから順に、評価
処理の対象とする。このような判定方法を用いて、評価
処理に用いるイベントを決定・抽出する取出処理を、以
下「第１の取出処理」という。

【０００５】従来の取出処理の第２の例（例えば特開昭
６１−１１００７１号公報参照）では、現在時刻を用い
て行なうのではなく、論理回路を構成する各素子ごとに
独立して、評価処理に用いるイベントを決定・抽出す
る。例えば、論理シミュレーション装置内に、ある素子
の全ての入力端子に対して、各入力端子の信号状態の変
化を表すイベントがそれぞれ少なくとも一つ存在するな
らば、それらのイベント群が持つイベント時刻の最小値
までは、その素子の出力端子の信号状態を算出すること
が可能である。すなわち、ある素子の全ての入力端子に
対して、各入力端子の信号状態の変化を表すイベントが
それぞれ少なくとも一つ存在するならば、それらのイベ
ント群のうちで最もイベント時刻が小さいものは、評価
処理に用いてよいと決定することができる。このように
して、各素子ごとに独立して評価処理に用いるイベント
を決定・抽出する取出処理を、以下「第２の取出処理」
という。

【０００６】ところで、上記第１の取出処理あるいは第
２の取出処理を採用した従来の論理シミュレーション装
置には、いずれも大きな問題が内在している。すなわち
第１の取出処理を採用した論理シミュレーション装置で
は、現在時刻を用いて、全てのイベントをイベント時刻
が小さなものから順に処理してゆく必要があるため、あ
る特定のシミュレーション時刻に係わるイベント群に関
する全ての処理が完了したのを確認できるまで、別のシ
ミュレーション時刻に係わるイベントに対して、一切処
理を行なうことができない。従って、論理シミュレーシ
ョン装置全体に渡る、シミュレーション時刻の同期機構
が必要となり、並列処理あるいはパイプライン処理を用
いてシミュレーション速度を向上させることが困難とな
る。

【０００７】一方、第２の取出処理を採用した論理シミ
ュレーション装置では、フィードバックループを持つ論
理回路の動作は、シミュレーションできないという欠点
がある。そこで、第１の取出処理あるいは第２の取出処
理を採用した従来の論理シミュレーション装置が持つ問
題を解決するために、取出処理の第３の例（例えば特開
昭６３−２７８１５０号公報、特開平１−２３０１４２
号公報参照）が提案されている。すなわち、評価処理に
用いるイベントの決定・抽出に、第１の取出処理と第２
の取出処理とを併用し、第１の取出処理によって決定・
抽出したイベントと第２の取出処理によって決定・抽出
したイベントとの両方を評価処理に用いることによっ
て、両者の欠点を相補い、フィードバックループを持つ
論理回路の動作もシミュレーションできるようにすると
共に、並列処理あるいはパイプライン処理を行なって、
シミュレーション速度の向上を図るものである。

【０００８】このような第１の取出処理と第２の取出処
理とを併用する従来の論理シミュレーション装置は、図
６のように、現在時刻出力部１と、イベント記憶部２
と、第１の取出部３と、第２の取出部４と、回路動作計
算部５とを備えており、第２の取出部４は素子番号発生
部６を有している。ａ〜ｆは信号線である。すなわち現
在時刻出力部１は、現在時刻を算出して、信号線ａに出
力する。さらに現在時刻出力部１は、論理シミュレーシ
ョン装置の中に現在時刻と等しいイベント時刻を持つイ
ベントが存在しなくなったとき、それまで現在時刻とし
ていた値よりも１だけ大きな値を、新たな現在時刻とし
て算出し直す。イベント記憶部２は、未処理のイベント
群を記憶している。第１の取出部３は、信号線ｂを介し
てイベント記憶部２に記憶されているイベント群を参照
し、現在時刻出力部１から信号線ａを介して読み取った
現在時刻と等しいイベント時刻を持つイベントを、イベ
ント記憶部２から取り出し、信号線ｄに出力する。すな
わち第１の取出処理を実行する。取り出されたイベント
は、イベント記憶部２から消去される。第２の取出部４
に設けられた素子番号発生部６は、随時、シミュレーシ
ョン対象とする論理回路に含まれる任意の素子を選ん
で、その素子を表す値すなわち素子番号を発生する。第
２の取出部４は、イベント記憶部２に記憶されている、
素子番号発生部６が発生した素子番号によって示される
素子の入力端子の信号状態の変化を表すイベント群を、
信号線ｃを介して参照し、そのイベント群の中から評価
処理に用いるイベントを第２の取出処理によって決定
し、評価処理に用いるイベントをイベント記憶部２から
取り出して、信号線ｅに出力する。取り出されたイベン
トは、イベント記憶部２から消去される。回路動作計算
部５は、第１の取出部３または第２の取出部４から信号
線ｄまたは信号線ｅを介して、素子の入力端子の信号状
態の変化を表すイベントを受け取り、評価処理を行なっ
て、その素子の出力端子の新たな信号状態を算出する。
さらに回路動作計算部５は、算出の結果、素子の出力端
子の信号状態が変化した場合には、伝達処理を行なっ
て、信号状態が変化した出力端子に接続されている素子
の入力端子群の信号状態の変化を表すイベント群を作成
して、それら作成したイベント群を信号線ｆに出力し、
信号線ｄまたは信号線ｅを介して受け取ったイベントを
消去する。一方、算出の結果、素子の出力端子の信号状
態が変化しなかった場合には、伝達処理は行なわず、単
に、信号線ｄまたは信号線ｅを介して受け取ったイベン
トを消去する。イベント記憶部２は、回路動作計算部５
が出力したイベント群を信号線ｆを介して受け取り、記
憶する。このように、イベント記憶部２に記憶されたイ
ベントが、再び第１の取出部３または第２の取出部４に
よって取り出されることにより、シミュレーションが進
行する。

【０００９】さらに、こうした第１の取出処理と第２の
取出処理とを併用する論理シミュレーション装置の応用
として、論理シミュレーション装置内部に、処理しきれ
ないほど多くのイベントが発生する兆候を予め検出する
機構を設け、処理しきれないほど多くのイベントが発生
する兆候がないときには、シミュレーション対象とする
論理回路に含まれる全ての素子に対して、第１の取出処
理と第２の取出処理とを併用し、処理しきれないほど多
くのイベントが発生する兆候が現れたときには、全ての
素子に対して第２の取出処理を停止し、第１の取出処理
だけを用いてシミュレーションを行なう装置も提案され
ている（例えば特開平２−７５０７３号公報参照）。

【００１０】

【発明が解決しようとする課題】上記従来の第１の取出
処理と第２の取出処理とを併用する論理シミュレーショ
ン装置には、第２の取出処理を行なうことに起因した問
題が存在する。すなわち、シミュレーション対象とする
論理回路中に発振回路が含まれていると、論理回路中の
他の部分に対するシミュレーションがあまり進まないう
ちに、発振回路に対してのみ第２の取出処理によってど
んどんシミュレーションが進行してしまい、これに伴っ
て、論理シミュレーション装置内にイベントが無数に蓄
積され、イベント記憶部２がオーバーフローを起こして
しまうのである。

【００１１】この問題について、図７のような回路を含
む論理回路をシミュレーション対象とする場合を例にと
って具体的に説明する。この回路は、インバータ８と、
２入力のＡＮＤゲート９とを備えており、インバータ８
の出力端子は、信号線Ａを介してＡＮＤゲート９の第１
の入力端子９ａに接続されている。信号線Ａは、信号線
Ｂを介してインバータ８の入力端子に接続されており、
ＡＮＤゲート９の第２の入力端子９ｂは、信号線Ｃを介
して論理回路中の他の素子の出力端子に接続されてい
る。ＡＮＤゲート９の出力端子は、論理回路中の他の素
子の入力端子に接続されている。

【００１２】いま、信号線Ｃを介してＡＮＤゲート９の
第２の入力端子９ｂに接続されている他の素子の出力端
子の信号状態は、シミュレーションの開始時にすでにハ
イレベルになっており、シミュレーションの期間中、ハ
イレベルのまま変化しないものとする。また、インバー
タ８の動作遅延時間を、仮に１０ナノ秒とすると、イン
バータ８の出力端子の信号状態は、１０ナノ秒ごとにロ
ーレベルからハイレベル、ハイレベルからローレベルへ
と反転を繰り返し、周期２０ナノ秒で発振する。

【００１３】図７の回路を一部として含む論理回路の動
作を、図６の論理シミュレーション装置でシミュレーシ
ョンしようとすると、インバータ８には、入力端子が１
個しかないので、この入力端子の信号状態の変化を表す
イベントが、イベント記憶部２に１個記憶されていれ
ば、そのイベントは、第２の取出部４が行なう第２の取
出処理によって、イベント記憶部２から取り出される。
続いて、回路動作計算部５が行なう評価処理と伝達処理
とによって、ＡＮＤゲート９の第１の入力端子９ａの信
号状態の変化を表すイベントと、インバータ８の入力端
子の信号状態の変化を表すイベントとが、新たに作成さ
れる。この新たに作成された、インバータ８の入力端子
の信号状態の変化を表すイベントに対して、再び第２の
取出部４により第２の取出処理が行なわれる。このよう
に、外部から制御を受けない発振回路が、シミュレーシ
ョン対象となる論理回路に含まれている場合には、論理
回路中の他の部分に対するシミュレーションの進行具合
に影響されず、その発振回路に対して、第２の取出処理
によってシミュレーションがどんどん進行する。このと
き、信号線Ｃを介してＡＮＤゲート９の第２の入力端子
９ｂに接続されている他の素子の出力端子の信号状態が
ハイレベルのまま変化せず、従ってＡＮＤゲート９の第
２の入力端子９ｂには一切イベントが発生しないので、
ＡＮＤゲート９の第１の入力端子９ａの信号状態の変化
を表すイベントは、第２の取出処理では取り出すことが
できない。従って、ＡＮＤゲート９の第１の入力端子９
ａに発生するイベント群は、やがて、現在時刻が進行し
たときに、第１の取出処理によって、イベント記憶部２
から取り出されることになる。しかし、第１の取出処理
は、現在時刻と等しいイベント時刻を持つイベントしか
イベント記憶部２から取り出せないのに対し、第２の取
出処理は、個々の素子に関する個別の情報だけを用い
て、現在時刻よりも大きなイベント時刻を持つイベント
に対しても処理を行なうことができる。従って、第１の
取出処理によってイベント記憶部２から取り出されるイ
ベントは、第２の取出処理と、それに続く評価処理、伝
達処理で新たに作成されるイベントよりも、イベント時
刻が小さなものとなってしまう。このため、論理シミュ
レーション装置のイベント記憶部２には、ＡＮＤゲート
９の第１の入力端子９ａの信号状態の変化を表すイベン
トがどんどん蓄積され、ついには、それらのイベント群
を格納しきれなくなって、デッドロックに陥ってしまう
ことになる。

【００１４】一方、上記特開平２−７５０７３号公報に
記載された発明を用いれば、デッドロックに陥ることは
回避できるが、この場合には、シミュレーション対象と
する論理回路のごく一部に過ぎない発振回路に対処する
ために、論理回路全体に対して、第１の取出処理と第２
の取出処理とを併用することを放棄し、第１の取出処理
だけでシミュレーションを行なわなければならない。す
なわち、第１の取出処理と第２の取出処理とを併用して
シミュレーションを行うか、第１の取出処理だけでシミ
ュレーションを行なうかを、素子ごとに個別に決定する
ことができないため、両者を併用することによって可能
となる、並列処理またはパイプライン処理を用いたシミ
ュレーション速度の向上を、全面的に放棄することにな
ってしまう。

【００１５】本発明はかかる事情に鑑みて成されたもの
であり、発振回路を含む論理回路をシミュレーション対
象とする場合にも、シミュレーション速度を低下させる
ことなく、デッドロックに陥ることを防止できる論理シ
ミュレーション方法および論理シミュレーション装置を
提供することを目的とする。

【００１６】

【課題を解決するための手段】本発明の論理シミュレー
ション方法は、シミュレーション対象とする論理回路に
含まれる素子の入力端子および出力端子に発生する信号
状態の変化を、信号状態の変化がいつ発生したかを表す
イベント時刻と称する値と、信号状態がどういう状態に
変化したかを表す値と、信号状態が変化した素子を表す
値と、信号状態が変化した素子の入力端子または出力端
子を表す値とを含むイベントと称するデータで表現し、
入力端子の信号状態が変化した素子に対してのみ、その
素子の出力端子の信号状態を新たに算出し、その出力端
子の信号状態が変化した場合にのみ、その変化を表すイ
ベントを新たに作成する、いわゆるイベント駆動型のア
ルゴリズムを用いて、前記論理回路の動作を計算する論
理シミュレーション方法であって、現在のシミュレーシ
ョン時刻を算出する現在時刻算出ステップと、未処理の
イベント群を記憶するイベント記憶ステップと、このイ
ベント記憶ステップにおいて記憶した未処理のイベント
群の中から、現在のシミュレーション時刻と等しいイベ
ント時刻を持つイベントを取り出す第１の取出ステップ
と、素子の入力端子の信号状態の変化を表す未処理のイ
ベントを各素子ごとに独立して扱い、素子の全ての入力
端子にその入力端子の信号状態の変化を表す未処理のイ
ベントが存在すれば、それらのイベントのうちでイベン
ト時刻が最小であるイベントを取り出す第２の取出ステ
ップと、この第２の取出ステップを適用するか否かを素
子ごとに個別に決定する制御ステップと、前記イベント
記憶ステップにおいて記憶した未処理のイベント群の中
から前記第１の取出ステップまたは前記第２の取出ステ
ップにおいて取り出されたイベントを入力データとし、
イベント駆動型のアルゴリズムを用いてシミュレーショ
ン対象とする論理回路の信号状態の変化を算出し、算出
した結果を表すイベントを、新たな未処理のイベントと
して作成する回路動作計算ステップとを含むことを特徴
としている。

【００１７】また本発明の論理シミュレーション装置
は、シミュレーション対象とする論理回路に含まれる素
子の入力端子および出力端子に発生する信号状態の変化
を、信号状態の変化がいつ発生したかを表すイベント時
刻と称する値と、信号状態がどういう状態に変化したか
を表す値と、信号状態が変化した素子を表す値と、信号
状態が変化した素子の入力端子または出力端子を表す値
とを含むイベントと称するデータで表現し、入力端子の
信号状態が変化した素子に対してのみ、その素子の出力
端子の信号状態を新たに算出し、その出力端子の信号状
態が変化した場合にのみ、その変化を表すイベントを新
たに作成する、いわゆるイベント駆動型のアルゴリズム
を用いて、前記論理回路の動作を計算する論理シミュレ
ーション装置であって、現在のシミュレーション時刻を
算出して出力する現在時刻出力部と、未処理のイベント
群を記憶するイベント記憶部と、このイベント記憶部か
ら、現在のシミュレーション時刻と等しいイベント時刻
を持つイベントを取り出す第１の取出部と、素子の入力
端子の信号状態の変化を表す未処理のイベントを各素子
ごとに独立して扱い、素子の全ての入力端子にその入力
端子の信号状態の変化を表す未処理のイベントが存在す
れば、それらのイベントのうちでイベント時刻が最小で
あるイベントを取り出す第２の取出部と、この第２の取
出部を機能させるか否かを素子ごとに個別に制御する制
御部と、前記イベント記憶部から前記第１の取出部また
は前記第２の取出部によって取り出されたイベントを入
力データとし、イベント駆動型のアルゴリズムを用いて
シミュレーション対象とする論理回路の信号状態の変化
を算出し、算出した結果を表すイベントを、前記イベン
ト記憶部の新たな入力データとなる未処理のイベントと
して出力する回路動作計算部とを具備することを特徴と
している。

【００１８】

【作用】本発明の論理シミュレーション方法において
は、現在時刻算出ステップで現在のシミュレーション時
刻を算出し、イベント記憶ステップで未処理のイベント
群を記憶し、第１の取出ステップでイベント記憶ステッ
プにおいて記憶した未処理のイベント群の中から現在の
シミュレーション時刻と等しいイベント時刻を持つイベ
ントを取り出し、第２の取出ステップで素子の入力端子
の信号状態の変化を表す未処理のイベントを各素子ごと
に独立して扱い、素子の全ての入力端子にその入力端子
の信号状態の変化を表す未処理のイベントが存在すれ
ば、それらのイベントのうちでイベント時刻が最小であ
るイベントを取り出し、制御ステップで第２の取出ステ
ップを適用するか否かを素子ごとに個別に決定し、回路
動作計算ステップでイベント記憶ステップにおいて記憶
した未処理のイベント群の中から第１の取出ステップま
たは第２の取出ステップによって取り出されたイベント
を入力データとし、イベント駆動型のアルゴリズムを用
いてシミュレーション対象とする論理回路の信号状態の
変化を算出し、算出した結果を表すイベントを、新たな
未処理のイベントとして作成する。

【００１９】また本発明の論理シミュレーション装置に
おいて、現在時刻出力部は、現在のシミュレーション時
刻を算出して出力する。イベント記憶部は、未処理のイ
ベント群を記憶する。第１の取出部は、イベント記憶部
から、現在のシミュレーション時刻と等しいイベント時
刻を持つイベントを取り出す。第２の取出部は、素子の
入力端子の信号状態の変化を表す未処理のイベントを各
素子ごとに独立して扱い、素子の全ての入力端子にその
入力端子の信号状態の変化を表す未処理のイベントが存
在すれば、それらのイベントのうちでイベント時刻が最
小であるイベントを取り出す。制御部は、第２の取出部
を機能させるか否かを素子ごとに個別に制御する。回路
動作計算部は、イベント記憶部から第１の取出部または
第２の取出部によって取り出されたイベントを入力デー
タとし、イベント駆動型のアルゴリズムを用いてシミュ
レーション対象とする論理回路の信号状態の変化を算出
し、算出した結果を表すイベントを、イベント記憶部の
新たな入力データとなる未処理のイベントとして出力す
る。

【００２０】

【実施例】以下、本発明の実施例を図面を用いて詳細に
説明する。図１は本発明の一実施例における論理シミュ
レーション装置の構成図で、図６に示す構成要素と同一
の構成要素には同一の符号を付している。この論理シミ
ュレーション装置は、現在時刻出力部１と、イベント記
憶部２と、第１の取出部３と、第２の取出部４と、回路
動作計算部５と、制御部１１とを備えており、第２の取
出部４は素子番号発生部６を有している。ａ〜ｈは信号
線である。

【００２１】現在時刻出力部１は、現在時刻を算出し
て、信号線ａに出力する。さらに現在時刻出力部１は、
論理シミュレーション装置の中に現在時刻と等しいイベ
ント時刻を持つイベントが存在しなくなったとき、それ
まで現在時刻としていた値よりも１だけ大きな値を、新
たな現在時刻として算出し直す。イベント記憶部２は、
未処理のイベント群を記憶している。第１の取出部３
は、信号線ｂを介してイベント記憶部２に記憶されてい
るイベント群を参照し、信号線ａを介して読み取った現
在時刻と等しいイベント時刻を持つイベントを、イベン
ト記憶部２から取り出し、信号線ｄに出力する。すなわ
ち第１の取出処理を実行する。取り出されたイベント
は、イベント記憶部２から消去される。第２の取出部４
に設けられた素子番号発生部６は、随時、シミュレーシ
ョン対象とする論理回路に含まれる任意の素子を選ん
で、その素子の素子番号を発生し、信号線ｇに出力す
る。制御部１１は、信号線ｇを介して素子番号を読み込
み、その素子番号が示す素子に対して、第２の取出処理
を行なってよい場合には、信号線ｈに取出許可信号を出
力する。一方、信号線ｇを介して読み込んだ素子番号が
示す素子に対して、第２の取出処理を行なってはいけな
い場合には、信号線ｈに取出禁止信号を出力する。第２
の取出部４は、信号線ｈを介して取出許可信号を受け取
った場合には、素子番号発生部６が信号線ｇに出力した
素子番号によって示される素子に対して第２の取出処理
を適用し、信号線ｃを介して、イベント記憶部２に記憶
されている、その素子の入力端子の信号状態の変化を表
すイベント群を参照し、その素子の全ての入力端子に対
して、入力端子の信号状態の変化を表すイベントが存在
する場合には、それら入力端子の信号状態の変化を表す
イベント群のうちで、イベント時刻がもっとも小さなイ
ベントを取り出し、信号線ｅに出力する。取り出された
イベントは、イベント記憶部２から消去される。一方、
素子番号発生部６が出力した素子番号によって示される
素子の入力端子の信号状態の変化を表すイベント群を参
照した結果、その素子のいずれかの入力端子に対して、
入力端子の信号状態の変化を表すイベントが存在しなか
った場合には、イベント記憶部２からのイベントの取り
出しは行なわない。また信号線ｈを介して取出禁止信号
を受け取った場合には、素子番号発生部６が信号線ｇに
出力した素子番号によって示される素子に対して、上記
のイベントの参照および取り出しは行なわない。第２の
取出部４がイベント記憶部２から取り出さなかったイベ
ントは、その素子に対して再び第２の取出部４が第２の
取出処理を行なったときに取り出されるか、あるいは、
やがてそのイベントのイベント時刻と等しい値まで現在
時刻が進んだときに、第１の取出部３によって取り出さ
れることになる。回路動作計算部５は、信号線ｄまたは
信号線ｅを介して素子の入力端子の信号状態の変化を表
すイベントを受け取り、その素子の出力端子の新たな信
号状態を算出する。算出の結果、素子の出力端子の信号
状態が変化した場合には、さらに伝達処理を行なって、
信号状態が変化した出力端子に接続されている、素子の
入力端子群の信号状態の変化を表すイベント群を作成し
て、それら作成したイベント群を信号線ｆに出力し、信
号線ｄまたは信号線ｅを介して受け取ったイベントを消
去する。一方、算出の結果、素子の出力端子の信号状態
が変化しなかった場合には、伝達処理は行なわず、単
に、信号線ｄまたは信号線ｅを介して受け取ったイベン
トを消去する。イベント記憶部２は、回路動作計算部５
が出力したイベント群を信号線ｆを介して受け取り、記
憶する。こうしてイベント記憶部２に記憶されたイベン
トが、第１の取出部３または第２の取出部４によって再
びイベント記憶部２から取り出されることにより、シミ
ュレーションが進行する。

【００２２】以上の説明では、１個のイベントに着目
し、そのイベントが論理シミュレーション装置の各処理
部で処理される過程を順に追ったが、論理シミュレーシ
ョン装置の各処理部または一部の処理部は、他の処理部
から独立したハードウェアによって実現されており、独
立したハードウェアによって実現された各処理部は、相
異なるイベントに対する処理を、並行して行なうことが
可能である。

【００２３】次に制御部１１についてさらに具体的に説
明する。図２は制御部１１の構成図で、この制御部１１
は、数値記憶部１３と、比較部１４と、制御信号作成部
１５とを備えている。ｉ，ｊは信号線である。また図３
はシミュレーション対象とする論理回路の一例を示す回
路図で、この論理回路は、インバータ１７と、２入力の
ＡＮＤゲート１８，１９と、３入力のＯＲゲート２０と
を備えている。

【００２４】シミュレーション対象とする論理回路に含
まれる各素子には、予め、第２の取出処理を行なってよ
い素子群に対しては、ある境界値と等しいか、あるいは
その境界値よりも大きな値を、素子番号として割り当
て、第２の取出処理を行なってはいけない素子群に対し
ては、その境界値より小さい値を、素子番号として割り
当てておく。例えば、ＡＮＤゲート１８，１９およびＯ
Ｒゲート２０に対しては、第２の取出処理を行なってよ
いものとし、境界値を１００と定めて、１００と等しい
かあるいはそれよりも大きな値である１００〜１０２を
素子番号として割り当て、発振回路を構成するインバー
タ１７に対しては、第２の取出処理を行ってはいけない
として、１００よりも小さな値である９９を素子番号と
して割り当てておく。すなわち、インバータ１７の素子
番号は９９、ＡＮＤゲート１８の素子番号は１００、Ａ
ＮＤゲート１９の素子番号は１０１、ＯＲゲート２０の
素子番号は１０２である。

【００２５】数値記憶部１３は、上記の境界値である１
００を記憶し、その記憶している値１００を信号線ｊに
出力する。比較部１４は、信号線ｇおよび信号線ｊを介
して供給される値を読み込み、信号線ｇを介して読み込
んだ値が信号線ｊを介して読み込んだ値と等しいか、あ
るいは信号線ｇを介して読み込んだ値が信号線ｊ介して
読み込んだ値よりも大きい場合には、信号線ｉに真値を
出力し、信号線ｇを介して読み込んだ値が信号線ｊを介
して読み込んだ値よりも小さい場合には、信号線ｉに偽
値を出力する。制御信号作成部１５は、信号線ｉを介し
て供給される値を読み込み、読み込んだ値が真値である
場合には、取出許可信号を信号線ｈに出力し、読み込ん
だ値が偽値である場合には、取出禁止信号を信号線ｈに
出力する。

【００２６】このように、第１の取出部３が、全ての素
子に対して第１の取出処理を行い、制御部１１が、第２
の取出処理を行なってよい素子に対してのみ、第２の取
出部４に第２の取出処理を行なわせ、第２の取出処理を
行なってはいけない素子に対しては、第２の取出部４に
第２の取出処理を行なわせないよう、素子ごとに個別に
制御するので、シミュレーション対象とする論理回路に
含まれる任意の素子に対して、第１の取出処理と第２の
取出処理とを併用してシミュレーションを行なうか、第
１の取出処理だけでシミュレーションを行なうかを、各
素子ごとに個別に決定することが可能となる。したがっ
て、インバータ１７のような発振回路を含む論理回路を
シミュレーション対象とする場合にも、シミュレーショ
ン速度を低下させることなく、デッドロックに陥ること
を良好に防止できる。 （別の実施例）図４のように、メモリ２２と制御信号作
成部１５とにより制御部１１を構成してもよい。メモリ
２２には、図５のようなデータが記憶されている。すな
わちメモリ２２は、シミュレーション対象とする論理回
路に含まれる各素子について、第２の取出処理を行なっ
てよい素子に対しては、素子の素子番号が示すアドレス
に真値を記憶し、第２の取出処理を行なってはいけない
素子に対しては、素子の素子番号が示すアドレスに偽値
を記憶している。例えば、図３の論理回路をシミュレー
ション対象とする場合、発振回路を構成するインバータ
１７に対しては、第２の取出処理を行ってはいけないと
して、図５に示すように、インバータ１７の素子番号９
９に対応するアドレス９９には、偽値を記憶している。
その他の素子、すなわち、ＡＮＤゲート１８，１９およ
びＯＲゲート２０に対しては、第２の取出処理を行なっ
てよいので、図５に示すように、各素子の素子番号１０
０〜１０２に対応するアドレス１００〜１０２には、全
て真値を記憶している。

【００２７】メモリ２２は、信号線ｇを介して供給され
る値をアドレスとして読み込み、そのアドレスに記憶し
ている値を信号線ｉに出力する。制御信号作成部１５
は、信号線ｉを介して供給される値を読み込み、読み込
んだ値が真値である場合には、取出許可信号を信号線ｈ
に出力し、読み込んだ値が偽値である場合には、取出禁
止信号を信号線ｈに出力する。

【００２８】このようにすれば、第２の取出処理を行な
ってよい素子に素子番号として割り当てる値と、第２の
取出処理を行なってはいけない素子に素子番号として割
り当てる値とを、予め特定の値を境界値として分けてお
かなくても、メモリ２２の各アドレスに記憶する値を定
めることによって、取出許可信号を出力するか、取出禁
止信号を出力するかを、素子ごとに個別に決定する制御
部１１を実現することができる。

【００２９】

【発明の効果】以上説明したように本発明によれば、制
御部が、第２の取出部に第２の取出処理を行なわせるか
否かを、素子ごとに個別に制御するので、第１の取出部
による第１の取出処理と第２の取出部による第２の取出
処理とを併用してシミュレーションを行なうか、第１の
取出部による第１の取出処理だけでシミュレーションを
行なうかを、素子ごとに個別に決定することができるこ
とから、発振回路を含む論理回路をシミュレーション対
象とする場合にも、シミュレーション速度を低下させる
ことなく、デッドロックに陥ることを良好に防止できる
という優れた効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例における論理シミュレーショ
ン装置の構成図である。

【図２】制御部の構成図である。

【図３】シミュレーション対象の一例としての論理回路
の一部の回路図である。

【図４】別の実施例における制御部の構成図である。

【図５】別の実施例における制御部のメモリの内容の説
明図である。

【図６】従来の論理シミュレーション装置の構成図であ
る。

【図７】従来の論理シミュレーション装置によるシミュ
レーション対象の一例としての論理回路の一部の回路図
である。

【符号の説明】

１ 現在時刻出力部 ２ イベント記憶部 ３ 第１の取出部 ４ 第２の取出部 ５ 回路動作計算部 １１ 制御部 １３ 数値記憶部 １４ 比較部 １５ 制御信号作成部 ２２ メモリ ２３ 制御信号作成部

Claims (6)

【特許請求の範囲】
1. 【請求項１】 シミュレーション対象とする論理回路に
   含まれる素子の入力端子および出力端子に発生する信号
   状態の変化を、信号状態の変化がいつ発生したかを表す
   イベント時刻と称する値と、信号状態がどういう状態に
   変化したかを表す値と、信号状態が変化した素子を表す
   値と、信号状態が変化した素子の入力端子または出力端
   子を表す値とを含むイベントと称するデータで表現し、
   入力端子の信号状態が変化した素子に対してのみ、その
   素子の出力端子の信号状態を新たに算出し、その出力端
   子の信号状態が変化した場合にのみ、その変化を表すイ
   ベントを新たに作成する、いわゆるイベント駆動型のア
   ルゴリズムを用いて、前記論理回路の動作を計算する論
   理シミュレーション方法であって、 現在のシミュレーション時刻を算出する現在時刻算出ス
   テップと、 未処理のイベント群を記憶するイベント記憶ステップ
   と、 前記イベント記憶ステップにおいて記憶した未処理のイ
   ベント群の中から、現在のシミュレーション時刻と等し
   いイベント時刻を持つイベントを取り出す第１の取出ス
   テップと、 素子の入力端子の信号状態の変化を表す未処理のイベン
   トを各素子ごとに独立して扱い、素子の全ての入力端子
   にその入力端子の信号状態の変化を表す未処理のイベン
   トが存在すれば、それらのイベントのうちでイベント時
   刻が最小であるイベントを取り出す第２の取出ステップ
   と、 前記第２の取出ステップを適用するか否かを素子ごとに
   個別に決定する制御ステップと、 前記イベント記憶ステップにおいて記憶した未処理のイ
   ベント群の中から前記第１の取出ステップまたは前記第
   ２の取出ステップにおいて取り出されたイベントを入力
   データとし、イベント駆動型のアルゴリズムを用いてシ
   ミュレーション対象とする論理回路の信号状態の変化を
   算出し、算出した結果を表すイベントを、新たな未処理
   のイベントとして作成する回路動作計算ステップとを含
   むことを特徴とする論理シミュレーション方法。
2. 【請求項２】制御ステップは、 予め決められた境界値を記憶する数値記憶ステップと、 各素子に対して、素子を表す値と、前記数値記憶ステッ
   プにおいて記憶した境界値との大小関係を比較する比較
   ステップと、 前記比較ステップにおける比較結果を用いて、第２の取
   出ステップを適用するか否かを素子ごとに個別に決定す
   る決定ステップとを含むことを特徴とする請求項１に記
   載の論理シミュレーション方法。
3. 【請求項３】制御ステップは、 各素子に対する個別の制御情報を記憶する記憶ステップ
   と、 各素子に対して、前記記憶ステップにおいて記憶された
   制御情報を用いて、第２の取出ステップを適用するか否
   かを素子ごとに個別に決定する決定ステップとを含むこ
   とを特徴とする請求項１に記載の論理シミュレーション
   方法。
4. 【請求項４】 シミュレーション対象とする論理回路に
   含まれる素子の入力端子および出力端子に発生する信号
   状態の変化を、信号状態の変化がいつ発生したかを表す
   イベント時刻と称する値と、信号状態がどういう状態に
   変化したかを表す値と、信号状態が変化した素子を表す
   値と、信号状態が変化した素子の入力端子または出力端
   子を表す値とを含むイベントと称するデータで表現し、
   入力端子の信号状態が変化した素子に対してのみ、その
   素子の出力端子の信号状態を新たに算出し、その出力端
   子の信号状態が変化した場合にのみ、その変化を表すイ
   ベントを新たに作成する、いわゆるイベント駆動型のア
   ルゴリズムを用いて、前記論理回路の動作を計算する論
   理シミュレーション装置であって、 現在のシミュレーション時刻を算出して出力する現在時
   刻出力部と、 未処理のイベント群を記憶するイベント記憶部と、 前記イベント記憶部から、現在のシミュレーション時刻
   と等しいイベント時刻を持つイベントを取り出す第１の
   取出部と、 素子の入力端子の信号状態の変化を表す未処理のイベン
   トを各素子ごとに独立して扱い、素子の全ての入力端子
   にその入力端子の信号状態の変化を表す未処理のイベン
   トが存在すれば、それらのイベントのうちでイベント時
   刻が最小であるイベントを取り出す第２の取出部と、 前記第２の取出部を機能させるか否かを素子ごとに個別
   に制御する制御部と、 前記イベント記憶部から前記第１の取出部または前記第
   ２の取出部によって取り出されたイベントを入力データ
   とし、イベント駆動型のアルゴリズムを用いてシミュレ
   ーション対象とする論理回路の信号状態の変化を算出
   し、算出した結果を表すイベントを、前記イベント記憶
   部の新たな入力データとなる未処理のイベントとして出
   力する回路動作計算部とを具備することを特徴とする論
   理シミュレーション装置。
5. 【請求項５】制御部は、 予め決められた境界値を記憶する数値記憶部と、 各素子に対して、素子を表す値と、前記数値記憶部に記
   憶された境界値との大小関係を比較し、比較結果を出力
   する比較部と、 前記比較部が出力した比較結果を用いて、第２の取出部
   を機能させるか否かを制御する制御信号を、素子ごとに
   個別に作成する制御信号作成部とを有する構成としたこ
   とを特徴とする請求項４に記載の論理シミュレーション
   装置。
6. 【請求項６】制御部は、 各素子に対する個別の制御情報を記憶するメモリと、 前記メモリに記憶された制御情報を用いて、第２の取出
   部を機能させるか否かを制御する制御信号を、素子ごと
   に個別に作成する制御信号作成部とを有する構成とした
   ことを特徴とする請求項４に記載の論理シミュレーショ
   ン装置。