JPH01230143A - 論理シミュレーション方法と論理シミュレーション装置 - Google Patents

論理シミュレーション方法と論理シミュレーション装置

Info

Publication number
JPH01230143A
JPH01230143A JP63056616A JP5661688A JPH01230143A JP H01230143 A JPH01230143 A JP H01230143A JP 63056616 A JP63056616 A JP 63056616A JP 5661688 A JP5661688 A JP 5661688A JP H01230143 A JPH01230143 A JP H01230143A
Authority
JP
Japan
Prior art keywords
event
time
current time
signal line
outputs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63056616A
Other languages
English (en)
Other versions
JP2563451B2 (ja
Inventor
Yasuyuki Kanazawa
靖之 金澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP5661688A priority Critical patent/JP2563451B2/ja
Priority to US07/319,430 priority patent/US5053980A/en
Priority to EP89302193A priority patent/EP0332361B1/en
Publication of JPH01230143A publication Critical patent/JPH01230143A/ja
Application granted granted Critical
Publication of JP2563451B2 publication Critical patent/JP2563451B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/32Circuit design at the digital level
    • G06F30/33Design verification, e.g. functional simulation or model checking

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、論理回路の動作の検証等に用いられる論理シ
ミュレーション方法と論理シミュレーション装置に係り
、特に、イベント駆動型の論理シミュレーション方法と
論理シミュレーション装置に関する。
従来の技術 イベント駆動型の論理シミュレーションでは、シミュレ
ーション対象である論理回路中の信号状態の変化をイベ
ントの生起とみなし、各信号をそれぞれの状態変化の列
、すなわちイベント列として表現する。イベントを表す
データには信号状態の変化の時刻「イベント時刻」と、
変化後の信号状態であるr後状態」と、信号状態が変化
する論理素子の番号等を表す「付加情報」を含む。
また、イベント駆動型の論理シミュレーションでは、入
力端子の信号状態が変化した論理素子についてのみ、そ
の論理素子の出力端子の信号状態を算出する。算出の結
果、出力端子の信号状態が変化した場合には、このこと
を表すイベントが新たに生成され、この出力端子に接続
される論理素子の入力端子に伝えられる。算出の結果、
出力端子の信号状態が変化しなかった場合には、新たな
イベントの生成はなされない。
イベント駆動型の論理シミュレーションは、論理素子の
入力端子の信号状態変化を表すイベントを評価し、その
素子の出力端子の信号状態の変化を表すイベントを算出
する処理(「評価処理」)と、前記評価処理で算出され
たイベント群より評価可能なイベントを決定・抽出する
処理(「取り出し処理」)と、論理素子の出力端子の信
号状態変化を表すイベントを、この出力端子に接続され
る論理素子の入力端子に伝える処理(「伝達処理」)の
3つの処理を繰り返すことによって実行される。
また、評価可能なイベントの決定方法(音波講座マイク
ロエレクトロニクスrVLSIの設計11」pp、19
1−210)については、論理シミュレーション装置中
の全てのイベントのうちでイベント時刻が最小であり、
論理素子の入力端子の信号状態変化を表すイベントを、
評価可能であると決定する。すなわち、イベント時刻が
小さなものから順に評価し、それに係る論理素子の出力
を算出してゆく方法をとる。
近年では、取り出し処理、評価処理、伝達処理を行う処
理部にパイプライン処理を行わせたり、パイプライン処
理を行う処理部群を論理シミュレーションプロセッサと
いう単位とし、論理シミュレーションプロセッサを並列
に配置して並列処理を行わせ、シミュレーションの高速
化が図られている。
これらの論理シミュレーション装置では、通常現在時刻
を出力する現在時刻出力部を設け、現在時刻と等しいイ
ベント時刻を持つイベントを評価可能であるとし、現在
時刻に係わるイベントが論理シミュレーションプロセッ
サ中からなくなったとき、現在時刻を1ずつ進める手法
がとられる。
この現在時刻の更新は、取り出し処理、評価処理、伝達
処理によって発生したイベントのイベント時刻を超えな
いだけではなく、外部からシミュレーション対象とする
論理回路に加えられる信号状態の変化を表すイベント(
「投入イベント」)のイベント時刻も越えないように行
わねばならない。
このため、従来の論理シミュレーション装置では、シミ
ュレーション実行に先立って、全ての投入イベントを論
理シミュレーションプロセッサ中のイベント記憶部に記
憶しておいたり、あるいは、現在時刻をある程度進める
たびにシミュレーションを一時的に中断し、現在時刻よ
り少し大きいイベント時刻を持つ投入イベントを論理シ
ミュレーションプロセッサに投入し、論理シミュレーシ
ョンプロセッサがそれらの投入イベントを全てイベント
記憶部に記憶し終ってから、シミュレーションを再閉し
たりしていた。
発明が解決しようとする課題 シミュレーション実行に先立って、全ての投入イベント
をイベント記憶部に記憶してお〈従来の論理シミュレー
ション方法、論理シミュレーション装置には、投入イベ
ントによってイベント記憶部の記憶容量が多量に消費さ
れてしまうという問題点がある。
また、現在時刻をある程度進めるたびにシミュレーショ
ンを一時的に中断し、現在時刻より少し大きなイベント
時刻を持つ投入イベントを論理シミュレーションプロセ
ッサに投入し、論理シミュレーションプロセッサがそれ
ら全ての投入イベントをイベント記憶部に記憶し終って
からシミュレーションを両口する論理シミュレーション
方法。
論理シミュレーション装置には、シミュレーションを中
断することによって、シミュレーション速度が低乍する
という問題点がある。
本発明はこれらの点に鑑みてなされたものであり、請求
項1の論理シミュレーション方法9M京項3の論理シミ
ュレーション装置は、シミュレーションの実行と並行し
て投入イベントを論理シミュレーションプロセッサに投
入し、現在時刻が投入イベントのイベント時刻を追い越
さないようにすることを可能にすることを目的としてい
る。
また、請求項2の論理シミュレーション方法。
請求項4の論理シミュレーション装置は、投入イベント
をイベント記憶部に記憶する処理により、他のイベント
の処理が遅れるのを回避することを目的としている。
課厘を解決するための手段 本発明の論理シミュレーション方法、論理シミュレーシ
ョン装置は、取り出し処理、評価処理。
伝達処理によって発生したイベントと、投入イベントを
区別する識別子をイベントに付与し、投入イベントとと
もに、その投入イベント以後に出力する投入イベントの
イベント時り1の最小値を補助時刻として出力するイベ
ント投入部と、自らが出力した投入イベントに、その投
入イベント以後にイベント投入部から出力される投入イ
ベントのイベント時刻を補助時刻として出力するイベン
ト投入部と、イベント記憶部に記憶された投入イベント
に対応する補助時刻を記憶する時刻記憶部と、時刻記憶
部が記憶している値を超えない範囲で現在時刻を更新す
る現在時刻出力部を設けている。
また、論理シミュレーシ3ンブaセッサに、前記識別子
層にイベントを記憶するバッファメモリを設けている。
作用 本発明の論理シミュレーション方法、論理シミュレーシ
ョン装置は、イベントに、取り出し処理。
評価処理、伝達処理によって発生したイベントと、投入
イベントを区別する識別子を設け、イベント投入部が、
投入イベントを出力するとき、その投入イベントの後に
出力する投入イベントのイベント時4すの最小値を補助
時刻として出方し、時刻記憶部が、投入イベントがイベ
ント記憶部に記憶されたとき、その投入イベントに対応
する補助時刻を記憶し、現在時刻出力部が、前記時刻記
憶部が記憶している1【αを超えない範囲で現在時刻を
更新することによって、シミュレーション実行と並行し
て、没入イベントをイベント記憶部に記憶することがで
きる。
また、論理シミュレーションプロセッサに、イベントを
@記識別子別に記憶するバッファメモリを設け、取り出
し処理、評価処理、伝達処理によって発生したイベント
をバッファメモリから優先的に取り出すことによって、
評価処理、伝達処理によって発生したイベントの処理が
、投入イベントの存在によって遅れるのを防止すること
ができる。
実施例 以下では、取り出し処理、評価処理、伝達処理によって
発生したイベントと投入イベントを区別する識別子を「
色」と名付け、色という1葉を用いて説明を行う。
第1図は、本発明の論理シミュレーション装置の第1の
実施例を示す構成図である。第1図中、1は現在時刻出
力部、2はイベント投入部、3はネットワーク、4,5
は論理シミュレーションプロセッサ、6は時刻記憶部、
7,8はイベント記憶部であり、イ22ロ、ハ二、ホ、
へ、  ト、  チ。
す、ヌ、ル、ヲ、ワは信号線である。
、また、第11図は、本発明の論理シミュレーション装
置で処理するデータすなわちイベントの、データ構造の
第1の例を示す構造図である。第11図中a、  b、
  c、  d、、e、  fはイベントであり、TI
、T2.T3はイベント時刻、  Sl、  S2゜S
3は後状態、0THERSI、0THER52゜0TH
ER53は付加情報、CI、C2,C3は色、kl、t
3は補助時刻、DI、D3は行先識別子である。
現在時刻出力部1は、現在時刻を信号線「イ」に出力す
る。現在時刻の初期値は0である。今、現在時刻がT2
であるとする。
イベント投入部2は、イベント時刻、後状態。
付加情報2色9行先識別子と補助時刻からなる投入イベ
シト群を記憶している。ただし、補助時刻は、そのイベ
ントの後に信号線E口」に出力されるイベントのイベン
ト時刻の最小値を表す値である。
補助時刻を計算するアルゴリズムは後に述べる。
補助時刻は、投入イベントの行先識別子ごとに、個別に
計算されている。
また、投入イベントの色は全て赤である。
以下の説明の都合上、投入イベントの一つをイベントa
で代表して表し、イベントaのイベント時刻をTI(た
だし、T1≧T2)、後状態をSl。
付加情報を0THER5I、色をCI、行先識別子をD
I、  補助時刻をtlで表す。イベント投入部2は、
イベントaを信号線1口」に出力する。
ネットワーク3は、信号線「口」からイベントaを受け
取り、行先識別子D1が論理シミュレーションプロセッ
サ4を表しているならばイベントaから行識別子DIを
取り除いたイベントbを信号i rハ」に出力し、行先
識別子DIが論理シミュレーションブaセッサ5を表し
ているならばイベントbを信号線「チ」に出力する。
以下、行先識別子DIが論理シミュレーションプロセッ
サ4を表している場合を例にとって説明を行う。
論理シミュレーションプロセッサ4は、イベントを記憶
するイベント記憶部7を有しており、信号線「ハ」から
イベントbを受け取ると、イベントbから色CIと補助
時刻tiを取り除いたイベン)cを一端イベント記憶部
7に記憶する。論理シミュレーションプロセッサ4は、
イベント記憶部7中に、イベントCを記憶したとき、イ
ベントbの色C1が赤であった場合には、イベン)bの
補助時刻t1を信号線「ホ」に出力するとともに、時刻
記憶信号を信号線「へ」に出力する。論理シミュレーシ
ョンプロセッサ4は、イベント記′tR部7にイベント
を記憶したとき、その記憶するイベントの元になった色
を取り除く前のイベントの色が赤でなかった場合には、
信号線「ホ」、「へ」に何も出力しない。
信5−を線「イ」から現在時刻を読み込み、現在時刻と
等しいイベント時刻T2を持つイベントの−っdをイベ
ント記憶部7から取り出す。以下の説明の都合上、イベ
ン)dの後状態をS2.付加情報をOT HE RS 
2で表す。論理シミュレーションプロセッサ4は、イベ
ン)dに青い色C2を付加してイベントeとし、イベン
トeが表す信号状態変化が原因となって発生する、シミ
ュレーション対象とする論理回路中の信号状態変化を算
出し、算出結果を表す、イベント時刻T3.後状態S3
゜付加情報0THER53を含むイベントfを信号線「
二」に出力する。イベントfの補助時刻t3には、どん
な値を設定してもかまわない。論理シミュレーションプ
ロセッサ4は、イベントfを処理すべき論理シミュレー
ションブaセッサの識別子をイベントfの行先識別子D
3とする。論理シミュレーションプロセッサ4は、信号
線「二」に出力するイベントの色は常に青とする。従っ
て、イベントfの色C3は青である。イベント記憶部7
に記憶されたイベントcは、現在時刻がTIになったと
きにイベント記憶部7から取り出される。
また、論理シミュレーションプロセッサ4は、青のイベ
ントが自らの中に存在するかあるいは現在時刻と等しい
イベント時刻を持つイベントがイベント記憶部7の中に
存在するならば信号線「トJに真値を出力し、青のイベ
ントが自らの中に存在せず、かつ、現在時刻と等しいイ
ベント時刻を持つイベントがイベント記憶部7の中に存
在しないならば信号線「トJに偽値を出力する。
以上の説明では、論理シミュレーションプロセッサ4が
イベン)bを受け取ってからイベントfを出力するまで
の過程を順に追フたが、論理シミュレーションプロセッ
サ4はパイプライン処理を行い、複数のイベントを同時
に処理することができる。
イベン)aの行先識別子DIが論理シミュレーションプ
ロセッサ4ではなく論理シミュレーションプロセッサ5
を表していた場合には、論理シミュレーションプロセッ
サ5が信号線「チ」からイベントbを受け取り、論理シ
ミュレーションプロセッサ4と同様にして、イベントb
から色CI。
補助時刻tlを取り除いたイベントCをイベント記憶部
8に記憶し、イベント記憶部8からイベント時刻が現在
時刻と等しいイベントを取り出して、信号線「す」に算
出結果を表すイベントを色を青として出力し、イベント
記憶部8にイベントを記憶したときに、その記憶したイ
ベントの元になった色を取り除く前のイベントの色が赤
であった場合にはその元になったイベントの補助時刻を
信号線「ヌ」に、時刻記憶信号を信号線「ル」に出力し
、青のイベントが自らの中に存在するかあるいは現在時
刻と等しいイベント時刻を持つイベントがイベント記憶
部8の中に存在するならば真値を、青のイベントが自ら
の中に存在せず、かつ、現在時刻と等しいイベント時刻
を持つイベントがイベント記憶部8の中に存在しないな
らば偽値を信号線「ヲ」に出力する。
並列゛に配置された論理シミュレーションプロセッサ4
と論理シミュレーションプロセッサ5は独立して動作し
、並列処理を行うことができる。
ネットワーク3は、信号線「二」または信号線「す」か
らイベントを受け取る。ネットワーク3が受け取ったイ
ベントをイベントfて代表して表すと、ネットワーク3
は、行先識別子D3が論理シミュレーションプロセッサ
4を表しているならばイベン)fから行先識別子D3を
取り除いたイベントを信号線「ハ」に出力し、行先識別
子D3が論理シミュレーションプロセッサ5を表してい
るならばイベン)fから行先識別子D3を取り除いたイ
ベントを信号線「チ」に出力する。
論理シミュレーションプロセッサ4または論理シミュレ
ーションプロセッサ5は再びこのイベントを受け取り、
シミュレーション対象とする論理回路の動作を算出し、
算出結果を表す、色が青であるイベントを信号線「二」
または信号線「す」に出力する。
時刻記憶部6は、信号線「へ」から時刻記憶信号を受け
取フたときの信号線「ホ」の値と、信号線「ル」から時
刻記憶信号を受け取ったときの信号線「ヌ」の値をそれ
ぞれ記憶し、最後に記憶した信号線「ホ」、信号線「ヌ
」の値のうち大きくない方を信号線「ワ」に出力する。
現在時刻出力部lは、信号線r)J、  rヲ」の両方
の値が偽値になったときに現在時刻の更新を閑始し、現
在時刻が信号線「ワ」の値よりも小さく・ かつ・ 信
号線「ト」、「ヲ」の値が共に偽値である限り現在時刻
を1ずつ進める。現在時刻出力部1は、現在時刻が信号
線「ワ」の値と等しくなるか、信号線r)J、  rヲ
」の少なくとも一方の値が真値になったときに、現在時
刻の更新を停止する。
本実施例の論理シミュレーション装置は、投入イベント
がイベント投入部により出力されてから論理シミュレー
ションプロセッサ中のイベント記憶部に記憶されるまで
、そのイベントの色を赤とし、一端イベント記憶部に記
憶された後にイベント記憶部から取り出されたイベント
およびそのイベントを処理した結果発生するイベントの
色を青として、色を用いてイベントを区別し、さらに、
将来イベント記憶部に記憶され得る投入イベントのイベ
ント時刻の最小値を時刻記憶部により記憶し、現在時刻
の更新範囲を時刻記憶部が記憶している値以下に制限す
ることにより、論理シミュレーションプロセッサ中に赤
のイベントが・存在しても、論理シミュレーションプロ
セッサ中から青のイベントがなくなり、イベント記憶部
中から現在時刻と等しいイベント時刻を持つイベントが
なくなりさえすれば、現在時刻の更新を開始することが
できる。
また、本実施例の論理シミュレーション装置では、論理
シミュレーションプロセッサ4は、青のイベントが自ら
の中に存在するか現在時刻と等しいイベント時刻を持つ
イベントがイベント記憶部7の中に存在するならば信号
線「ト」に真値を出力し、青のイベントが自らの中に存
在せず、かつ、現在時刻と等しいイベント時刻を持つイ
ベントがイベント記憶部7の中に存在しないならば信号
線「ト」に偽値を出力するとしたが、論理シミュレーシ
ョンプロセッサ中のイベント記憶部以外のバイブライン
段全てに比較器を設けて各パイプライン殿中のイベント
のイベント時刻と現在時刻を比較させ、論理シミュレー
ションプロセッサ4に、目らの中に現在時刻と等しいイ
ベント時刻を持つ青のイベントが存在するか現在時刻と
等しいイベント時刻を持つイベントがイベント記憶部7
の中に存在するならば信号線「ト」に真値を出力させ、
自らの中に現在時刻と等しいイベント時刻を持つ青のイ
ベントが存在せず、かつ、現在時刻と等しいイベント時
刻を持つイベントがイベント記憶部7の中に存在しない
ならば信号線「ト」に偽値を出力させるようにしてもよ
い。論理シミュレーションプロセッサ5も同様である。
このようにすれば、論理シミュレーションプロセッサが
青のイベントを処理している期間にも現在時刻を更新す
ることができるので、よりシミュレーションの高速化を
図ることができる。
第13図は補助時刻の計算アルゴリズムの一例を示すフ
ローチャートである。
没入イベントの数をNで表し、投入イベントは、投入す
る順にE[1]〜E [N]とする。
補助時り1は、E [N]から始め、E[N−1]。
E [N−2]、  ・・・、  E [2]、  E
 [1]の順に、以下のようにして計算して行く。
まず、E [N]の補助時刻を、いかなるイベントのイ
ベント時刻よりも大きな11αUNLIMITEDとす
る。次いで、変数JをN−1から1まで順次減らしなが
ら、F、[j]の補助時刻を、E[J+1]の補助時刻
とE [j+1]のイベント時刻のうちの大きくない方
とする。
このアルゴリズムを用いれば、投入イベントE[1]〜
E[N]の全ての補助時刻を、投入イベント数Nに比例
したオーダーで計算することができる。
第2図は、本発明に係わる論理シミュレーションプロセ
ッサの第1の実施例を示す構成図である。
第2図中11,12はバッファメモリ、13,15.1
6はパイプライン段、14はイベント記憶部、 17は
ORゲートであり、あ、い、う、え。
お、か、き、<、け、こ、 イ、ハ、二、ホ、へ。
トは信号線である。
バッファメモリ11は、複数のイベントを記憶すること
ができ、色が青であるイベントを信号線「ハ」から受け
取り、−時的に記憶する。バッファメモリ11は、記憶
したイベントを、記憶した111aに信号線「あJに出
力する。また、バッファメモリ11は、自らの中にイベ
ントが存在するとき信号線「い」に真値を出力し、自ら
の中にイベントが一つも存在しないとき信号線「い」に
偽値を出力する。
バッファメモリ12は、複数のイベントを記憶すること
ができ、色が赤であるイベントを信号線「ハ」から受け
取り、−時的に記憶する。バッファメモリ12は、記憶
したイベントを、記憶した順に信号線「う」に出力する
バイブライン段13は、信号線「あ」および信号線「う
」からイベントを受け取り、受け取ったイベントをその
まま信号線「え」に出力する。パイプライン段13は、
信号線「あ」、「う」のどちらからもイベントを受け取
れる場合には、信号線「あ」のイベントを優先的に受け
取る。また、バイブライン段13は、自らの中に青のイ
ベントが存在するならば信号線「お」に真値を出力し、
自らの中に青のイベントが存在しないならば信号線「お
」に偽値を出力する。
以下、信号線「え」に第11図のイベン)bが出力され
た場合を例にとって説明する。
イベント記憶部14は、信号線「え」からイベントbを
受け取り、イベントbから色CIと補助時刻tlを取り
除いたイベントCを記憶し、イベン)bを消去する。ま
た、イベント記憶部14はイベン)bの色CIが赤であ
った場合には、イベン)bの補助時刻tlを信号線「ホ
」に出力し、信号線「へ」に時刻記憶信号を出力する。
イベント記憶部14は、イベン)bの色CIが青であっ
た場合には、信号線「ホ」、「へ」に何も出力しない。
また、イベント記憶部14は、信号線「イ」から現在時
刻を読み込み、自らの中に現在時刻と等しいイベント時
刻を持つイベントが存在するならば信号線「き」に真値
を出力し、自らの中に現在時刻と等しいイベント時刻を
持つイベントが存在しないならば信号線「き」に偽値を
出力する。
今、現在時刻がT2であるとする。
バイブライン段15は、信号線「イ」から現在時刻を読
み込み、信号線「か」を経て、現在時刻と等しいイベン
ト時刻T2を持つイベントの−っであるイベントdをイ
ベント記憶部14から取り出し、イベントdに青い色C
2を付与したイベントeを信号線「<」に出力し、イベ
ン)dを消去する。また、バイブライン段15は、自ら
の中にイベントが存在するならば信号線「け」に真値を
出力し、自らの中にイベントが存在しないならば信号線
「け」に偽値を出力する。
パイプライン段16は、信号線「<」からイベン)eを
受け取り、評価処理、伝達処理を行って、イベントeが
表す信号状態変化が原因となって発生するシミュレーシ
ョン対象とする論理回路中の信号状態変化を算出し、算
出結果を表すイベント「を信号線「二」に出力する。イ
ベントeは消去する。パイプライン段16は、信号線「
二」に出力するイベントの色を、常に青とする。また、
バイブライン段16は、自らの中にイベントが存在する
ならば信号線「こ」に真11αを出力し、自らの中にイ
ベントが存在しないならば信号線「こ」に偽値を出力す
る。
ORゲート17は、信号線「い」、「お」、「き」、「
け」、「こ」の値の少なくとも一つが真値であるとき信
号線「ト」に真値を出方し、信号線「い」、「お」、「
き」、「け」、「こ」の値が全て偽値であるとき信号線
「ト」に偽値を出力する。
本実施例の論理シミュレーションプロセッサによれば、
イベント記憶部に記憶される以前の投入イベントの色は
赤のまま変更せず、一端イベント記憶部に記憶された後
イベント記憶部から取り出されたイベントとそのイベン
トを処理した結果発生するイベントの色を青としてイベ
ントを色で区別し、論理シミュレーションプロセッサ中
に赤のイベントが存在するか否かに係わらず、イベント
記憶部中から現在時刻と等しいイベント時刻を持つイベ
ントがなくなり、かつ、バッファメモリおよび各バイブ
ライン段中から青のイベントがなくなったとき、信号線
「ト」に偽値を出力することができる。
また、本実施例の論理シミュレーションプロセッサによ
れば、イベントの色が赤であるか青であるかに応じてイ
ベントを異なるバッファメモリに格納し、青のイベント
を優先的に処理することにより、赤のイベントの存在に
よって青のイベントの処理が遅れるのを防止することが
できる。
本実施例では、バッファメモリ11は、自らの中にイベ
ントが存在するとき真値を、自らの中にイベントが存在
しないとき偽値を信号線「い」に出力し、バイブライン
段13は、自らの中に青のイベントが存在するとき真値
を、自らの中に青のイベントが存在しないとき偽値を信
号線「お」に出力し、バイブライン段15は、自らの中
にイベントが存在するとき真値を、自らの中にイベント
が存在しないとき偽値を信号線「け」に出力し、バイブ
ライン段16は、自らの中にイベントが存在するとき真
値を、自らの中にイベントが存在しないとき偽値を信号
線「こ」に出力するとしたが、バッファメモリ11. 
 バイブライン段13.パイプライン段15.  パイ
プライン段16中に比較器設けて、それぞれの内部に存
在するイベントのイベント時刻と信号線「イ」の現在時
刻を比較させ、バッファメモリ11には、自らの中に現
在時刻と等しいイベント時刻を持つイベントが存在する
とき真値を、自らの中に現在時刻と等しいイベント時刻
を持つイベントが存在しないとき偽値を信号線「い」に
出力させ、バイブライン段13には、自らの中に現在時
刻と等しいイベント時刻を持つ青のイベントが存在する
とき真値を、自らの中に現在時刻と等しいイベント時刻
を持つ青のイベントが存在しないとき偽値を信号線「お
」に出力させ、バイブライン段15には、自らの中に現
在時刻と等しいイベント時刻を持つイベントが存在する
とき真値を、自らの中に現在時刻と等しいイベント時刻
を持つイベントが存在しないとき偽値を信号線「け」に
出力させ、バイブライン段16には、自らの中に現在時
刻と等しいイベント時刻を持つイベントが存在するとき
真値を、自らの中に現在時刻と等しいイベント時刻を持
つイベントが存在しないとき偽値を信号線「こ」に出力
させることも耐化である。こうした論理シミュレーショ
ンプロセッサを用いた論理シミュレーション装置は、論
理シミュレーションプロセッサ中から青のイベントがな
くならなくても、現在時刻と等しいイベント時刻を持つ
青のイベントが論理シミュレーションプロセッサ中から
なくなれば、現在時刻の更新を開始することができる。
第3図は、本発明に係わる現在時刻出力部の実施例を示
す構成図である。第3図中、21はカウンタ、22は制
御手段、23はORゲートであり、さ、シ、イ、ト、ヲ
、ワは信号線である。
ORゲート23は、信号線r)J、  rヲ」の値の少
なくとも一方が真値であるとき信号線「シ」に真値を出
力し、信号線r)」、rヲ」の両方の値が偽値であると
き信号線「シ」に偽値を出力する。
カウンタ21は、現在時刻を常に信号線「イ」に出力し
ている。
シミュレーション開始に先立って、制御手段22は信号
線「さ」に現在時刻初期化命令を出力する。カウンタ2
Iは、信号線「さ」から現在時刻初期化命令を受け取る
と、現在時刻をOにする。
シミュレーション実行中は、制御手段22は、信号線「
イ」、「ワ」、「シ」の値を読み込み、信号線「イjの
値が信号線「ワJの値よりも小さく、かつ、信号線「シ
」の値が偽であるとき、信号線「さ」に現在時刻更新命
令を出力する。制御手段22は、信号線「イ」の値と信
号線「ワ」の値が等しいか、あるいは信号線「シ」の値
が真値であるときには、現在時刻更新命令を出力しない
カウンタ21は、信号線「さ」から現在時刻更新命令を
受け取ると、現在時刻を1進める。
第4図は本発明に係わる時刻記憶部の第1の実施例を示
す構成図である。第4図中、31.32はデータ保持手
段、33は最小値選択手段であり、す、せ、ホ、へ、ヌ
、ル、ワは信号線である。
データ保持手段31は、信号線「へ」から時刻記憶信号
を受け取ったとき信号線「ホ」の値を記憶し、記憶して
いる値を信号線「す」に出力する。
ただし、データ保持手段31は、信号線「へ」から最初
の時刻記憶信号を受け取るまでは、tg号線「す」にO
を出力する。
データ保持手段32は、信号線「ル」から時刻記憶信号
を受け取ったとき信号線「ヌ」の値を記憶し、記憶して
いる値を信号線「せ」に出力する。
ただし、データ保持手段32は、信号線「ル」から最初
の時刻記憶信号を受け取るまでは、信号線「せ」にOを
出力する。
最小値選択手段33は、信号線「す」、「せ」の値を読
み込み、信号線「す」、「せ」の値のうち大きくない方
を信号線「ワ」に出力する。
第5図は、本発明の論理シミュレーション装置の第2の
実施例を示す構成図である。第2図中41は現在時刻出
力部、42はイベント投入部、43はネットワーク、4
4.45は論理シミュレーションブaセッサ、4Gは注
目色存在判定部、47は注目色指定部、48は時刻記憶
部、49は着色部、7,8はイベント記憶部であり、4
2口。
ハ、二、ト、チ、す、ヲ、ワ、力、ヨ、夕、し。
ソ、ツ、ネ、すは信号線である。
また、第12図は、本発明の論理シミュレーション装置
で処理するデータすなわちイベントの、データ構造の第
2の例を示す構造図である。第12図中gt  he 
 1+  J+  kt rrj、  nはイベントで
あり、T5.T6.T7はイベント時刻、S5゜S6.
S7は後状態、0Tf(EH11,0THERS6,0
THER57は付加情報−C5,C6゜C7は色、D5
.D7は行先識別子、t5は補助時刻である。
現在時刻出力H41は、現在時刻を信号線「イ」に出力
する。現在時刻の初期値は0である。今、現在時刻がT
6であるとする。
イベント投入部42は、イベント時刻、後状態。
付加情報2行先識別子と、第13図のアルゴリズムによ
って計算された補助時刻を持つ投入イベント群を記憶し
ている。ただし、補助時刻は、投入イベントの行先識別
子に関係なく、全ての投入イベントを一括して計算され
ている。
以下の説明の都合上、投入イベントの一つをイベントg
で代表して表し、イベントgのイベント時刻を75(た
だしT5≧T6)、後状態をS5゜付加情報を0THE
RS5.行先識別子をD5゜補助時刻をt5で表す。
イベント投入部42は、イベントgから補助時刻t5を
取り除いたイベントhを信号線「口」に出力し、同時に
補助時刻t5を信号線rナノに出力する。ただし、イベ
ント投入部42は、最初の投入イベントを信号線1口」
に出力するまでは、信号線「す」にOを出力している。
着色部49は、赤、黄の2つの色のうちの一方を選んで
その値C5を信号線「ネ」に出力する。
着色部49が信号線「ネ」に出力する色の初期値は赤で
ある。
ネットワーク43は、信号線「口」からイベントhを、
信号線「ネ」から色C5を受け取り、イベン)hの行先
識別子D5が論理シミュレーションプロセッサ44を表
しているならばイベントhから行先識別子D5を取り除
き色C5を付加したイベントiを信号線「ハ」に出力し
、行先識別子D5が論理シミュレーションプロセッサ4
5を表しているならばイベント1を信号線「チ」に出力
する。
以下、行先識別子D5が論理シミュレーシE?ンブロセ
ッサ44を表している場合を例にとって説明を行う。
論理シミュレーションプロセッサ44は、イベントを記
憶するイベント記憶部7を有しており、信号線「ハ」か
らイベントIを受け取ると、イベント1から色C5を取
り除いたイベントJを一端イベント記憶部7に記憶する
また、論理シミュレーションプロセッサ44は、信号線
「イ」から現在時刻を読み込み、現在時刻と等しいイベ
ント時刻T6を持つイベントの一つであるイベントkを
イベント記憶部7から取り出す。以下の説明の都合上、
イベン)kの後状態をS6.付加情報を0THER56
で表す。論理シミュレーションプロセッサ44は、イベ
ントkに青い色C6を付加してイベントmとし、イベン
トmが表す信号状態変化が原因となって発生する、シミ
ュレーシ=’tン対宋とする論理回路中の信号状態変化
を算出し、算出結果を表す、イベント時刻T7. 後状
態S7.付加情報0THER57を含むイヘン)nを信
号線「二」に出力する。論理シミュレーションプロセッ
サ44は、イベン)nを処理すべき論理シミュレーショ
ンプロセッサの識別子をイベン)nの行先識別子D7と
する。論理シミJレーションプロセッサ44は、信号線
「二」に出力するイベントの色は常に青とする。従って
、イベントnの色C7は青である。イベント記憶部7に
記憶されたイベントjは、現在時刻がT5になったとき
にイベント記憶部7から取り出される。
また、論理シミュレーションプロセッサ44は、青のイ
ベントが自らの中に存在するかあるいは現在時刻と等し
いイベント時刻を持つイベントがイベント記憶部7の中
に存在するならば真値を、青のイベントが自らの巾に存
在せず、かつ、現在時刻と等しいイベント時刻を持つイ
ベントがイベント記憶部7の中に存在しないならば偽値
を信号線「ト」に出力する。
さらに、論理シミュレーションプロセッサ44は、自ら
の中に赤のイベントが存在するならば真値を、自らの中
に赤のイベントが存在しないならば偽値を信号線「力」
に出力し、自らの中に黄のイベントが存在するならば真
f1αを、自らの中に黄のイベントが存在しないならば
偽値を信号線「ヨJに出力する。
以上の説明では、論理シミュレーションプロセッサ44
がイベント1を受け取ってからイベントnを出力するま
での過程を順に追ったが、論理シミュレーションプロセ
ッサ44はバイブライン処理を行い、複数のイベントを
同時に処理することができる。
イベントhの行先識別子D5が論理シミュレーションプ
ロセッサ44ではなく論理シミュレーションプロセッサ
45を表していた場合には、論理シミュレーションプロ
セッサ45が信号線「チ」からイベントlを受け取り、
論理シミュレーションプロセッサ47Nと同様にして、
イベントlから色C5を取り除いたイベントJをイベン
ト記憶部8に記憶し、イベント記憶部8からイベント時
刻が現在時刻と等しいイベントを取り出して、信号線「
す」に算出結果を表すイベントを色を青として出力し、
青のイベントが自らの中に存在するかあるいは現在時刻
と等しいイベント時り1を持つイベントがイベント記憶
部8の中に存在するならば真値な、青のイベントが自ら
の中に存在せず、かつ、現在時刻と等しいイベント時刻
を持つイベントがイベント記憶部8の中に存在しないな
らば偽値を信号線「ヲ」に出力する。さらに、論理シミ
ュレーションプロセッサ45は、自らの中に赤のイベン
トが存在するならば真値を、自らの中に赤のイベントが
存在しないならば偽値を信号線「夕」に出力し、自らの
中に黄のイベントが存在するならば真値を、自らの中に
黄のイベントが存在しないならば偽値を信号線「し」に
出力する。
並夕+lに配置された論理シミュレーションプロセッサ
44と論理シミュレーションプロセッサ45は独立して
動作し、並列処理を行うことができる。
ネットワーク43は、信号線「二」または信号線「す」
からイベントを受け取る。ネットワーク43が受け取っ
たイベントをイベントnで代表して表すと、ネットワー
ク43は、行先識別子D7が論理シミュレーションプロ
セッサ44を表しているならばイベン)nから行先識別
子D7を取り除いたイベントを信号線「ハ」に出力し、
行先識別子D7が論理シミュレーションプロセッサ45
を表しているならばイベン)nから行先識別子D7を取
り除いたイベントを信号線「チ」に出力する。
論理シミュレーションブaセッサ44または論理シミュ
レーションプロセッサ45は再びこのイベントを受け取
り、シミュレーション対象とする論理回路の動作を算出
し、算出結果を表す、色が青であるイベントを信号線「
二」または信号線「すJに出力する。
注目色指定部47は、赤、黄のうちのいずれか一方を選
んで注目色として信号線「ソ」に出力する。注目色の初
期値は黄である。
注目色存在判定部46は、論理シミュレーションプロセ
ッサ44が信号線「力」、「ヨ」に出力した値と、論理
シミュレーションプロセッサ45が信号線「夕」、「し
」に出力した値と、注目色指定部47が信号線「ソ」に
出力した注目色を用いて、注目色を持つイベントが論理
シミュレーションブaセッサ44.論理シミュレーショ
ンプロセッサ45のいずれの中にも存在しないならば色
変更命令を信号線「ツ」に出力する。注目色指定部47
は、論理シミュレーションプロセッサ44゜45の少な
くとも一方に注目色を持つイベントが存在する場合には
色変更命令を信号線「ツ」に出力しない。
着色部49は、信号線「ツ」から色変更命令を受け取る
と、信号線「ネ」に出力する色を、赤から黄あるいは黄
から赤に変更する。
注目色指定部47は、信号線「ツjから色変更命令を受
け取ると、信号線「ソ」に出力する注目色を、黄から赤
あるいは赤から黄に変更する。
時刻記憶部48は、信号線「ツ」から色変更命令を受け
取ると、イベント投入部42が投入し終えたイベントの
補助時刻を信号線「す」から読み込み、その補助時刻を
記憶する。時刻記憶部48は、信号線「ツ」から最後に
受け取った色変更命令の一つ前の色変更命令によって記
憶した信号線「す」の値を信号線「ワ」に出力する。た
だし、時刻記憶部48は、2回目の色変更命令を信号線
「ツ」から受け取るまでは、信号線「ワ」にOを出力す
る。
現在時刻出力部41は、信号線r)」、  rヲ」の両
方の値が偽値になったときに現在時刻の更新を開始し、
現在時刻が信号線「ワ」の値よりも小さく、かつ、信号
線r)J、  rヲ」の値が共に偽値である限り現在時
刻を1ずつ進める。現在時刻出力部41は、現在時刻が
信号線「ワ」の値と等しくなるか、あるいは、信号線「
ト」、「ヲ」の少なくとも一方の値が真値になったとき
に、現在時刻の更新を停止する。
次に、本実施例の論理シミュレーション装置によって、
将来イベント記憶部に記憶される投入イベントのイベン
ト時刻を現在時刻が超えることがないことを、第14図
A、第14図B、第14図Cを用いて説明する。第14
図A、第14図B。
第14図Cは本発明の論理シミュレーション装置で使用
されるイベントの色の変化を説明する説明図であり、第
14図A、第14図B、第14図C中、R1は赤のイベ
ント、Y2.Y3.Y4は黄のイベントである。
以下の説明では、青のイベントの存在を省略し、赤、黄
の投入イベント(特に必用がない限り、単にイベントと
表現する)のみに着目して説明する。
今、イベント投入部42が投入イベントを信号線「口」
に出力する以前の状態を考える。論理シミュレーション
プロセッサ44.45中には赤。
黄いずれのイベントも存在しないので、注目色存在判定
部46は、信号線「ソ」の注目色にかかわらず信号線「
ツ」に色変更命令を出力する。
これに伴って、着色部49は信号線「ネ」に出力する色
を赤から黄または黄から赤に変更し、注目色指定部47
は信号線「ソ」に出力する注目色を黄から赤または赤か
ら黄に変更する。また、時刻記憶部48は、信号線「す
」の値を記憶するが、この記憶する値は0である。
イベント投入部42が最初のイベントを信号線1口」に
出力するまで、注目色存在判定部46は信号線「ツ」に
色変更命令を出し続ける。
イベント投入部42が最初のイベントを信号線1口」へ
出力したときに着色部49が信号線「ネ」に出力してい
る色が赤であり、注目色指定部47が信号線「ソ」に出
力している注目色が黄であるとし、論理シミュレーショ
ンプロセッサ44または論理シミュレーションプロセッ
サ45が受け取る赤のイベントをR1で表す。以下、投
入イベントを全て論理シミュレーションプロセッサ44
が受け取る場合を例として説明する。
イベント投入部42が最初の投入イベントを信号線「口
」に出力し、論理シミュレーションプロセッサ44がイ
ベントR1を受け取ると、論理シミュレーションプロセ
ッサ44.45中に存在するイベントは、第14図Aに
示すように、赤のイベントR1だけになる。従って、論
理シミュレーションプロセッサ44.45中には注目色
を持つイベントが存在しないので、注目色存在判定部4
6は信号線「ツ」に色変更命令を出力し、信号線「ネ」
の値は黄に、注目色は赤に変更される。また、時刻記憶
部48は、イベン)R1に対応する補助時刻すなわちイ
ベン)R2以後に信号線「口」に出力されるイベントの
イベント時刻の最小値を記憶するが、信号線「ワ」の値
は0のまま変化しない。
この後、イベント記憶部7がイベントR1を記憶するま
では、論理シミュレーションプロセッサ44.45中に
注目色(赤)を持つイベントが存在するので、信号線「
ツJには色変更命令が出力されず、信号線「ネ」の色、
信号線「ソ」の注目色は変更されない。この間に、黄の
イベントY2゜Y3.Y4を論理シミュレーションプロ
セッサ44が受け取るとする。このとき、論理シミュレ
ーションプロセッサ44.45中には、第14図Bに示
すように、イベントR1,Y2.  Y3.  Y4が
存在する。
イベントR1がイベント記憶部7に記憶されると、第1
4[JCに示すように、論理シミュレーションプロセッ
サ44.45中の投入イベントはY2、Y3.Y4だけ
となり、注目色(赤)を持つイベントがなくなるので、
再び色変更命令が信号線「ツ」に出力され、信号線「ネ
」の色が赤に、信号線「ソ」の注目色が黄に変更される
。また、時刻記憶部48は、イベン)Y4に対応する補
助時刻を記憶し、信号線「ワ」にイベン)R1に対応す
る補助時刻を出力する。
このとき、投入イベントに関する、現在時り1の更新を
制限する上限が、イベン)Y2以後にイベント記憶部7
,8に記憶されるイベントのイベント時刻の最小値、す
なわち、信号線「ワ」の値であることは明らかである。
以後、同様にして信号線「ネ」の色と信号線「ソ」の注
目色と信号線「ワ」の値が順次変更されて、現在時刻更
新の上限が変更されてゆく。
このように、本実施例の論理シミュレーション装置では
、論理シミュレーションプロセッサが受け取るイベント
から補助時刻を取り除いても、現在時刻を更新可能な範
囲を決定することができる。
従って、本実施例の論理シミュレーション装置によれば
、第1図の論理シミュレーション装置と比較して、論理
シミュレーションプロセッサが処理するイベントのデー
タ幅を小さくすることができ、論理シミュレーションプ
ロセッサのハードウェアを小さくすることができる。
また本実施例の論理シミュレーション装置では、論理シ
ミュレーションプロセッサを幾つ並列に配置しても、時
刻記憶部が記憶する補助時刻は信号線「す」の値−つだ
けでよい。
第6図は、本発明に係わる着色部の実施例を示す構成図
である。第6図中、51は真偽記憶手段。
52は色出力手段であり、た、ツ、ネは信号線である。
真偽記憶手段51は、真値、偽値の2つの値のうちいず
れか一方を選んで記憶し、その値を信号線「た」に出力
する。真偽記憶手段51が記憶している値の初期f1り
は真価である。真偽記憶手段51は、信号線「ツ」から
色変更命令を受け取ると、記憶し信号線「た」に出力し
ているIn2を、真1直から偽(aまたは偽値から真値
に変更する。
色出力手段52は、信号線「た」の値を読み、その値が
真値であるときには赤を、偽値であるときには黄を信号
線「ネ」に出力する。
第7図は、本発明に係わる注目色指定部の実施例を示す
構成図である。第7図中、61は真情記憶手段、62は
色出力手段であり、ち、ソ、ツは信号線である。
真偽記憶手段61は、真(【a、偽値の2つの値のうち
いずれか一方を選んで記憶し、その値を信号線「ち」に
出力する。真偽記憶手段61が記憶している値の初期値
は偽値である。真偽記憶手段61は、信号線「ツ」から
色変更命令を受け取ると、記憶し信号線「ち」に出力し
ている値を、偽1iffから真値または真値から偽値に
変更する。
色出力手段62は、信号線「ち」の値を読み、その値が
真値であるときには赤を、偽値であるときには黄を信号
線「ソ」に出力する。
第8図は、本発明に係わる論理シミュレーションプロセ
ッサの第2の実施例を示す構成図である。
第8図中11.71はバッファメモリ、  72. 7
3はカウンタ、74,15.16はパイプライン段、7
5はイベント記憶部、17.76.77はORゲートで
あり、あ、い、う、え、お、か、 き。
く、け、こ、な、に、ぬ、ね、の、は、イ、ハ。
二、ト、力、ヨは信号線である。
バッファメモリ11は、複数のイベントを記憶すること
ができ、色が青であるイベントを信号線「ハ」から受け
取り、−時的に記憶する。バッファメモリ11は、記憶
したイベントを、記憶した順に信号線「あ」に出力する
。また、バッファメモリ11は、自らの中にイベントが
存在するとき信号線「い」に真値を出力し、自らの中に
イベントが一つも存在しないとき信号線「い」に偽値を
出力する。
バッファメモリ71は、複数のイベントを記憶すること
ができ、色が赤または黄であるイベントを信号線「ハ」
から受け取り、−時的に記憶する。
バッファメモリ71は、信号線「ハ」から受け取7たイ
ベントの色が赤である場合には信号線「なjに加算命令
を出力し、信号線「ハ」から受け取ったイベントの色が
黄である場合には信号線「に」に加算命令を出力する。
バッファメモリ71は、記憶しているイベントを、記憶
した順に信号線「う」に出力する。バッファメモリ71
は、イベントを出力した後、出力したイベントの色が赤
である場合には信号線「な」に減算命令を出力し、出力
したイベントの色が黄である場合には信号線「に」に減
算命令を出力する。
カウンタ72は、バッファメモリ71中に記憶されてい
る赤のイベントの数を計数する。計数値の初期値は0で
ある。カウンタ72は信号線「な」から加算命令を受け
取ると計数値を1増やし、信号線「な」から減算命令を
受け取ると計数(+Uを1減らす。また、カウンタ72
は、計数1直がOであるとき信号線「ぬ」に偽値を出力
し、計数値が0でないとき信号線「ぬ」に真(1αを出
力する。
カウンタ73は、バッファメモリ71中に記憶されてい
る黄のイベントの数を計数する。計数値の初期値はOで
ある。カウンタ73は信号線「に」から加算命令を受け
取ると計数値を1増やし、信号線「に」から減算命令を
受け取ると計数値を1減らす。また、カウンタ73は、
計数値がOであるとき信号線「ね」に偽値を出力し、計
数値がOでないとき信号線「ね」に真値な出力する。
パイプライン段74は、信号線「あ」および信号線「う
」からイベントを受け取り、受け取ったイベントをその
まま信号線「え」に出力する。パイプライン段74は、
信号線「あ」、「う」のどちらからもイベントを受け取
れる場合には、信号線「あ」のイベントを優先的に受け
取る。また、パイプライン段74は、処理しているイベ
ントの色が青であるならば真値を、処理しているイベン
トの色が青でないならば偽値を信号線「お」に出力し、
処理しているイベントの色が赤であるならば真値を、処
理しているイベントの色が赤でないならば偽値を信号線
「の」に出力し、処理しているイベントの色が黄である
ならば真値を、処理しているイベントの色が黄でないな
らば偽値を信号線「は」に出力する。バイブライン段7
4は、イベントを処理していないときには、信号線「お
」。
「のJ、  rは」のいずれにも偽値を出力する。
以下、信号線「え」に第12図のイベントiが出力され
た場合を例にとって説明する。
イベント記憶部75は、信号線「えJからイベントlを
受け取り、イベントlから色C5を取り除いたイベント
Jを記憶し、イベントlを消去する。また、イベント記
憶部75は、信号線「イ」から現在時刻を読み込み、自
らの中にイベント時刻が現在時刻と等しいイベントが存
在するならば信号線「き」に真値を出力し、自らの中に
イベント時刻が現在時刻と等しいイベントが存在しない
ならば信号線「き」に偽値を出力する。
今、現在時刻がT6であるとする。
バイブライン段15は、信号線「イ」から現在時刻を読
み込み、信号線「か」を経て、現在時刻と等しいイベン
ト時刻T6を持つイベントの一つであるイベントkをイ
ベント記憶部75から取り出し、イベントkに青い色C
6を付与したイベントmを信号線「<」に出力し、イベ
ントkを消去する。また、バイブライン段15は、自ら
の中にイベントが存在するならば信号線「け」に真値を
出力し、自らの中にイベントが存在しないならば信号線
「け」に偽値を出力する。
バイブライン段16は、信号線「<」からイベン)mを
受け取り、評価処理、伝達処理を行って、イベン)mが
表す信号状態変化が原因となって発生するシミュレーシ
ョン対象とする論理回路中の信号状態変化を算出し、算
出結果を表すイベントnを信号線「二」に出力する。イ
ベントmは消去する。バイブライン段16は、信号線「
二」に出力するイベントの色を、常に青とする。また、
バイブライン段16は、自らの中にイベントが存在する
ならば信号線「こ」に真値を出力し、自らの中にイベン
トが存在しないならば信号線「こ」に偽値を出力する。
ORゲート17は、信号線「い」、「お」、「き」、「
け」、「こ」の値の少なくとも一つが真値であるとき信
号線「ト」に真値を出力し、信号線1い」・1お」?「
き」、「け」、「こ」のイ直力S全て偽値であるとき信
号線「ト」に偽値を出力する。
ORゲート76は、信号線「ぬ」、「の」の値の少なく
とも一方が真値であるとき信号線r力」に真値を出力し
、信号線「ぬ」、「の」の両方の値が偽値であるとき信
号線「力」に偽(1αを出力する。
ORゲート77は、信号線「ね」、「は」の値の少なく
とも一方が真値であるとき信号線「ヨ」に真値を出力し
、信号線「ね」、「は」の両方の値が偽値であるとき信
号線「ヨ」に偽値を出力する。
本実施例によれば、自らの中に赤、黄それぞれのイベン
トが存在するか否かを示す信号を出力する論理シミュレ
ーションプロセッサを実現することが可能である。
本実施例の論理シミュレーションプロセッサでは、バッ
ファメモリを2つ設けたが、赤、黄、青の各色ごとにバ
ッファメモリを1つずつ設け、各バッファから、赤のイ
ベントを記憶するバッファメモリ中にイベントが存在す
るどきぐこ信号線「ぬ」に真値を、赤のイベントを記憶
するバッファメモリ中にイベントが存在しないときに信
号線「ぬ」に偽1!σを出力させ、黄のイベントを記憶
するバッファメモリ中にイベントが存在するときに信号
線「ね」に真値を、黄のイベントを記憶するバッファメ
モリ中にイベントが存在しないときに信号線「ね」に偽
値を出力させてもよい。このような構成をとれば、バッ
ファメモリ中に存在するイベントを色別に計数するカウ
ンタを省略することができる。
また、バッファメモリは1つだけ設け、カウンタを3つ
設けて、バッファメモリ中に存在する赤。
黄、青のイベントの数を色別に計数することもできる。
このような構成によれば、使用するバッファメモリの数
を減らすことができる。
第9図は、本発明に係わる注目色存在判定部の実施例を
示す構成図である。第9図中、81,82はORゲート
、83は命令出力手段であり、ま。
み、力、ヨ、夕、し、ソ、ツは信号線である。
ORゲート81は、信号線「力」、信号線「夕」の値を
読み込み、少なくとも一方の値が真値ならば信号線「ま
」にn値を出力し、両方の値が偽値ならば信号線「ま」
に偽値を出力する。
ORゲート82は、信号線「ヨ」、信号線「し」の値を
読み込み、少なくとも一方の(1αがi 4Iαならば
信号線「み」に真11αを出力し、両方の値が偽1)α
ならば信号線「みjに偽値を出力する。
命令出力手段83は、信号線「ソ」の値が赤であり、か
つ、信号線「ま」の(直が真hnであるか、あるいは、
信号線「ソ」の値が直であり、かつ、信号線「み」の1
1a、が真値であるならば、信号線「ツ」に色変更命令
を出力する。命令出力手段83は、その他の場合には信
号線「ツ」に色変更命令を出力しない。
第10図は、本発明に係わる時刻記憶部の第2の実施例
を示す構成図である。第10図中91゜92はデータ保
持手段であり、む、す、ワ、ツは信号線である。
データ保持手段91は信号線「す」の11αを記憶し、
記憶している値を信号線「む」に出力する。
データ保持手段92は信号線「む」の値を記憶し、記憶
している値を信号線「ワ」に出力する。
倶し、データ保持手段91.データ保持手段92が記憶
している値の初期値はOである。
データ保持手段91は、信号線「ツ」から色変更命令を
受け取ると、そのときの信号線「す」の11αを記憶し
、信号線「む」に出力する。
データ保持手段92は、信号線「ツ」から色変更命令を
受け取ると、データ保持手段91が新たな値を記憶する
前に信号線「む」に出力していた値を記憶し、信号線「
ワ」に出力する。
このような構成により、信号線「ツ」から色変更命令を
受け取ったときに、その一つ前の色変更命令を受け取っ
たときの信号線「す」の値を信号線「ワ」に出力する時
刻記憶部を実現することができる。
発明の効果 本発明は、シミュレーションの実行と並行して投入イベ
ントを論理シミュレーションプロセッサに渡すことを可
能とした論理シミュレーション方法、論理シミュレーシ
ョン装置の具体的構成を提供するものであり、シミュレ
ーションに先立って投入イベントを全て論理シミュレー
ションプロセッサ中のイベント記憶部に記憶することに
よる、イベント記憶部の記憶容量の消費や、シミュレー
ションを一時的に中断して投入イベントをイベント記憶
部に記憶することによるシミュレーション速度の低下を
防ぐことができるという効果がある。
また、取り出し処理、評価処理、伝達処理によって発生
したイベントと投入イベントを色という識別子を用いて
区別し、投入イベントを優先的に処理することによって
、投入イベントの存在による、他のイベントの処理の遅
れを防止することができる。
【図面の簡単な説明】
第1図は本発明の論理シミュレーション装置の第1の実
施例の構成図、第2図は論理シミュレーションプロセッ
サの第1の実施例の構成図、第3図は現在時刻出力部の
実施例の構成図、第4図は時刻記憶部の第1の実施例の
構成図、第5図は本発明の論理シミュレーション装置の
第2の実施例の構成図、第6図は着色部の実施例の構成
図、第7図は注目色指定部の実施例の構成図、第8図は
論理シミュレーションプロセッサの第2の実施例の構成
図、第9図は注目色存在判定部の実施例の構成図、第1
O図は時刻記憶部の第2の実施例の構成図、第11図、
第12図はイベントの構造図。 第13図は補助時刻の計算方法を示すフローチャート、
第14図はイベントの色の変化を示す説明図である。 ■−・・・・・現在時刻出力部、2・・・・・・イベン
ト投入部、;3・・・・・・ネットワーク、4,5・・
・・・・論理シミュレーションプロセッサ、6・・・・
−・時刻記憶部、7,8・・−・・・イベント記憶部、
11.12・・−・−・バッファメモリ、l;3・・・
・・・バイブライン段、14・・・・・・イベント記憶
部、15.16・・・−・バイブライン段、17・・・
・・・ORゲート、21・・・・・・カウンタ、22・
・−・・・制御手段、2;−)・・・−・・ORゲート
、31,32・・・・・・データ保持手段、33・・・
・・・最小値選択手段、41・・・・・・現在時刻出力
部、42・・・・−・イベント没入部、43・・・・・
・ネットワーク、44.45・・−・・・論理シミュレ
ーションプロセッサ、46・・・・・・注目色存在判定
部47・・・・・−注目色指定部、48・・・・・・時
刻記憶部、49・・・・・・着色部、51・・・・・・
真偽記憶手段、52・・・・・・色出力手段、61・・
・・・・真偽記憶手段、62・・・・・・色出力手段、
71・・−・・−バッファメモリ、72,73・・・・
・・カウンタ、74・・・・・・バイブライン段、75
・・・・・・イベント記憶部、76.77・・・・・・
ORゲート、81.82・−・・・・ORゲート、83
・・・・・・命令出力手段、91 、 92−−−−−
−データ保持手段、a、  b、  c。 d+  e+  r+  g+  h+  Is  J
+  1<+  rn+  n=・=・イベント、TI
、T2.T3.T5.T6.T7・・・・・・イベント
時刻、Sl、  S2.  S3.  S5.  S6
゜S7・・・・・・後吠態、0THER5I、0THE
R52,0THER53,0THER55,0THER
96,0THER57−・−−−−付加情報、CI、C
2、C3,C5,C6,C7・・・・・・色、 tl、
t3゜t5・・・・・・補助時刻、Dl、D3.D5.
D7・・・・・−行先識別子、R1・・・・・・赤のイ
ベント、Yl、Y2゜Y3・・・・・・黄のイベント、
 イ22ロ、ハ二、ホ、へ。 ト、チ、 リ、ヌ、ル、ヲ、ワ、力、ヨ、 夕、 し。 ソ、ツ、ネ、す・・・・・・信号線、あ、い、う、え、
お。 か、 き、<、け、こ、さ、シ、す、せ、た、ち。 な、に、ぬ、ね。の、は、ま、み、む・・・・・・信号
線。 代理人の氏名 弁理士 中尾敏男 はか1名菓 1 図 、l 第2図 第3図 第6図 18図 第9図 第10図 311図 第12図

Claims (4)

    【特許請求の範囲】
  1. (1)イベントを受け取り、イベント駆動型のアルゴリ
    ズムを用いてシミュレーション対象とする論理回路の信
    号状態変化を算出する論理シミュレーションプロセッサ
    と、前記論理回路に外部から加えられる信号状態の変化
    を表すイベントを出力するイベント投入部と、現在時刻
    を出力する現在時刻出力部と、時刻を記憶する時刻記憶
    部を用い、イベントには前記イベント投入部が出力した
    イベントとそれ以外のイベントを区別する識別子を付与
    し、前記論理シミュレーションプロセッサによりイベン
    トを記憶し、記憶しているイベントのうちで前記現在時
    刻と等しいイベント時刻を持つイベントを処理し、前記
    イベント投入部により、イベントを出力するとき、その
    イベントの後に出力するイベントのイベント時刻の最小
    値を補助時刻として出力し、前記イベント投入部が出力
    したイベントを前記論理シミュレーションプロセッサが
    記憶したときに、前記時刻記憶部により、前記補助時刻
    を記憶し、前記現在時刻出力部により、前記論理シミュ
    レーションプロセッサ中から現在時刻に関するイベント
    が存在しなくなったときに、前記時刻記憶部が記憶して
    いる値を超えない範囲で現在時刻を更新する論理シミュ
    レーション方法。
  2. (2)イベントを受け取り、イベント駆動型のアルゴリ
    ズムを用いてシミュレーション対象とする論理回路の信
    号状態変化を算出する論理シミュレーションプロセッサ
    と、前記論理回路に外部から加えられる信号状態の変化
    を表すイベントを出力するイベント投入部と、現在時刻
    を出力する現在時刻出力部を用い、イベントには前記イ
    ベント投入部が出力したイベントとそれ以外のイベント
    を区別する識別子を付与し、前記現在時刻出力部により
    、前記論理シミュレーションプロセッサ中から現在時刻
    に関するイベントが存在しなくなったときに現在時刻を
    更新し、前記論理シミユレーシヨンプロセッサにより、
    前記識別子を用いて優先的に処理するイベントを決定す
    る論理シミュレーション方法。
  3. (3)イベントを受け取り、イベント駆動型のアルゴリ
    ズムを用いてシミュレーション対象とする論理回路の信
    号状態変化を算出する論理シミュレーションプロセッサ
    と、前記論理回路に外部から加えられる信号状態の変化
    を表すイベントを出力するイベント投入部と、現在時刻
    を出力する現在時刻出力部と、時刻を記憶する時刻記憶
    部を具備し、イベントには前記イベント投入部が出力し
    たイベントとそれ以外のイベントを区別する識別子を付
    与し、前記論理シミュレーションプロセッサはイベント
    を記憶するイベント記憶部と、前記イベント記憶部から
    前記現在時刻と等しいイベント時刻を持つイベントを取
    り出す手段と、前記イベント記憶部から取り出したイベ
    ントを処理する手段と、現在時刻に関するイベントが当
    該論理シミュレーションプロセッサ中に存在するか否か
    を判定する手段を有し、前記イベント投入部は、イベン
    トを出力するとき、そのイベントの後に出力するイベン
    トのイベント時刻の最小値を補助時刻として出力し、前
    記イベント投入部が出力したイベントを前記イベント記
    憶部が記憶したときに、前記時刻記憶部は前記補助時刻
    を記憶し、前記現在時刻出力部は前記時刻記憶部が記憶
    している値と現在時刻を比較する手段を有し、論理シミ
    ュレーションプロセッサ中に現在時刻に関するイベント
    が存在しなくなったときに、前記時刻記憶部が記憶して
    いる値を超えない範囲で現在時刻を更新することを可能
    とした論理シミュレーション装置。
  4. (4)イベントを受け取り、イベント駆動型のアルゴリ
    ズムを用いてシミュレーション対象とする論理回路の信
    号状態変化を算出する論理シミュレーションプロセッサ
    と、前記論理回路に外部から加えられる信号状態の変化
    を表すイベントを出力するイベント投入部と、現在時刻
    を出力する現在時刻出力部を具備し、イベントには前記
    イベント投入部が出力したイベントとそれ以外のイベン
    トを区別する識別子を付与し、前記現在時刻出力部は、
    論理シミュレーションプロセッサ中に現在時刻に関する
    イベントが存在しなくなったときに現在時刻を更新し、
    前記論理シミュレーションプロセッサは、現在時刻に関
    するイベントが当該論理シミュレーションプロセッサ中
    に存在するか否かを判定する手段と、イベントを前記識
    別子別に記憶するバッファメモリと、前記バッファメモ
    リからイベントを取り出す手段を有し、前記バッファメ
    モリからイベントを取り出す手段は、特定の識別子を持
    つイベントを前記バッファメモリから優先的に取り出す
    ことを可能とした論理シミュレーション装置。
JP5661688A 1988-03-10 1988-03-10 論理シミュレーション方法と論理シミュレーション装置 Expired - Fee Related JP2563451B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP5661688A JP2563451B2 (ja) 1988-03-10 1988-03-10 論理シミュレーション方法と論理シミュレーション装置
US07/319,430 US5053980A (en) 1988-03-10 1989-03-06 Method and apparatus for logic simulation
EP89302193A EP0332361B1 (en) 1988-03-10 1989-03-06 Method and apparatus for logic simulation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5661688A JP2563451B2 (ja) 1988-03-10 1988-03-10 論理シミュレーション方法と論理シミュレーション装置

Publications (2)

Publication Number Publication Date
JPH01230143A true JPH01230143A (ja) 1989-09-13
JP2563451B2 JP2563451B2 (ja) 1996-12-11

Family

ID=13032198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5661688A Expired - Fee Related JP2563451B2 (ja) 1988-03-10 1988-03-10 論理シミュレーション方法と論理シミュレーション装置

Country Status (3)

Country Link
US (1) US5053980A (ja)
EP (1) EP0332361B1 (ja)
JP (1) JP2563451B2 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5452231A (en) * 1988-10-05 1995-09-19 Quickturn Design Systems, Inc. Hierarchically connected reconfigurable logic assembly
JPH04123269A (ja) * 1990-09-14 1992-04-23 Fujitsu Ltd Plaのシミュレーション方式
US5490266A (en) * 1991-03-01 1996-02-06 Altera Corporation Process oriented logic simulation having stability checking
JPH05135130A (ja) * 1991-11-14 1993-06-01 Matsushita Electric Ind Co Ltd 論理シミユレーシヨン方法および論理シミユレーシヨン装置
JP3737104B2 (ja) * 1992-06-04 2006-01-18 ジリンクス,インコーポレーテッド プログラム可能な集積回路デバイスにユーザ回路を配置するタイミング駆動式の方法
US5566097A (en) * 1993-03-05 1996-10-15 International Business Machines Corporation System for optimal electronic debugging and verification employing scheduled cutover of alternative logic simulations
US5648913A (en) * 1993-03-29 1997-07-15 Xilinx, Inc. Frequency driven layout system and method for field programmable gate arrays
US5650947A (en) * 1994-01-31 1997-07-22 Fujitsu Limited Logic simulation method and logic simulator
US5680583A (en) 1994-02-16 1997-10-21 Arkos Design, Inc. Method and apparatus for a trace buffer in an emulation system
US5629857A (en) * 1994-11-15 1997-05-13 International Business Machines Corporation Method and system for indicating a status of a circuit design
US5649164A (en) * 1994-12-30 1997-07-15 International Business Machines Corporation Sets and holds in virtual time logic simulation for parallel processors
US5546562A (en) * 1995-02-28 1996-08-13 Patel; Chandresh Method and apparatus to emulate VLSI circuits within a logic simulator
US5841967A (en) 1996-10-17 1998-11-24 Quickturn Design Systems, Inc. Method and apparatus for design verification using emulation and simulation
US6049662A (en) * 1997-01-27 2000-04-11 International Business Machines Corporation System and method for model size reduction of an integrated circuit utilizing net invariants
US6101329A (en) * 1997-02-18 2000-08-08 Lsi Logic Corporation System for comparing counter blocks and flag registers to determine whether FIFO buffer can send or receive data
US5960188A (en) * 1997-03-13 1999-09-28 Delco Electronics Corporation Method for modeling electrical interconnections in a cycle based simulator
US6421251B1 (en) 1997-05-02 2002-07-16 Axis Systems Inc Array board interconnect system and method
US6321366B1 (en) 1997-05-02 2001-11-20 Axis Systems, Inc. Timing-insensitive glitch-free logic system and method
US6389379B1 (en) 1997-05-02 2002-05-14 Axis Systems, Inc. Converification system and method
US6026230A (en) * 1997-05-02 2000-02-15 Axis Systems, Inc. Memory simulation system and method
US6134516A (en) * 1997-05-02 2000-10-17 Axis Systems, Inc. Simulation server system and method
US6009256A (en) * 1997-05-02 1999-12-28 Axis Systems, Inc. Simulation/emulation system and method
US5960191A (en) 1997-05-30 1999-09-28 Quickturn Design Systems, Inc. Emulation system with time-multiplexed interconnect
US5970240A (en) 1997-06-25 1999-10-19 Quickturn Design Systems, Inc. Method and apparatus for configurable memory emulation
US6370493B1 (en) 1998-09-10 2002-04-09 Lsi Logic Corporation Simulation format creation system and method
US6813599B1 (en) * 2000-07-17 2004-11-02 Silicon Graphics, Inc. Efficient memory structure simulation for sequential circuit design verification
US6836753B1 (en) 2001-06-13 2004-12-28 Cadence Design Systems, Inc. Cone slack allocator for computing time budgets

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0138535A3 (en) * 1983-10-13 1987-01-28 British Telecommunications Plc Visual display logic simulation system
JPH0760169B2 (ja) * 1984-11-02 1995-06-28 三洋電機株式会社 論理回路のシミュレーション方法及びシミュレータ
US4787061A (en) * 1986-06-25 1988-11-22 Ikos Systems, Inc. Dual delay mode pipelined logic simulator
US4860291A (en) * 1987-12-28 1989-08-22 Tektronix, Inc. Test vector definition system employing template concept

Also Published As

Publication number Publication date
US5053980A (en) 1991-10-01
EP0332361A2 (en) 1989-09-13
JP2563451B2 (ja) 1996-12-11
EP0332361A3 (en) 1991-02-06
EP0332361B1 (en) 1998-12-30

Similar Documents

Publication Publication Date Title
JPH01230143A (ja) 論理シミュレーション方法と論理シミュレーション装置
JPH04101274A (ja) 論理設計処理装置およびタイミング調整方法
US5018089A (en) Logic simulation method and apparatus
JPH06162228A (ja) データフロープロセッサ装置
JPH05135130A (ja) 論理シミユレーシヨン方法および論理シミユレーシヨン装置
US5418735A (en) Detection of event-outstripping and glitches in hardware logic simulator
US7210051B2 (en) System and method for handling state change conditions by a program status register
JPH07319927A (ja) 論理検証の網羅率測定方式
JPH0322038A (ja) タイミング・ベリフィケーション処理方式
US8060729B1 (en) Software based data flows addressing hardware block based processing requirements
JP2563513B2 (ja) 論理シュミレーション装置
JP2744640B2 (ja) バス衝突チェック方式
JP2765058B2 (ja) ストリーム演算終了検知方法及びその装置
Dew Deriving models of a pre-emptable process using Petri nets
JP2996293B2 (ja) 故障シミュレーション方法
JPH03294969A (ja) 論理シミュレーション方法
JPH05266124A (ja) 論理回路シミュレーション用回路素子ライブラリの作成方法
JPS63278150A (ja) 論理シミュレ−ション装置
JPH01309140A (ja) 論理シミュレーション方法
JPS59103155A (ja) デ−タ処理モジユ−ル
JPS595357A (ja) 原因結果グラフ実行装置
JPS63316141A (ja) 論理シミュレ−ションプロセッサ
JPH0239376A (ja) 論理回路合成装置
JPS6113324A (ja) プログラム制御キ−ボ−ド
Freund et al. On the formal specification of discrete event simulation models

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees