JP2996293B2 - 故障シミュレーション方法 - Google Patents

故障シミュレーション方法

Info

Publication number
JP2996293B2
JP2996293B2 JP8208614A JP20861496A JP2996293B2 JP 2996293 B2 JP2996293 B2 JP 2996293B2 JP 8208614 A JP8208614 A JP 8208614A JP 20861496 A JP20861496 A JP 20861496A JP 2996293 B2 JP2996293 B2 JP 2996293B2
Authority
JP
Japan
Prior art keywords
fault
value
propagation
simulation
failure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8208614A
Other languages
English (en)
Other versions
JPH1048292A (ja
Inventor
英司 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8208614A priority Critical patent/JP2996293B2/ja
Publication of JPH1048292A publication Critical patent/JPH1048292A/ja
Application granted granted Critical
Publication of JP2996293B2 publication Critical patent/JP2996293B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は故障シミュレーショ
ン方法に関する。
【0002】
【従来の技術】従来より、論理回路のテストパタン品質
を測る指標として故障検出率が知られている。そして、
その故障検出率を効率的に算出する方法として故障シミ
ュレーションがある(オーム社、「超LSICADの基
礎」可児、川西、船津著、P168−P172)。
【0003】この種の故障シミュレーションは、故障を
仮定した回路群(故障回路群)について、正常回路動作
と比較するものであり、これまで、数種のアルゴリズム
が報告されている。中でも、同時故障シミュレーション
アルゴリズム(以下、同時アルゴリズムという)は、全
故障回路群を1度に高速かつ正確に処理できるものとし
て広く利用されている。この同時アルゴリズムは、正常
回路と故障回路との差分情報(以下、差分という)が非
常に小さいことに着目し、各差分を正常回路動作に合わ
せて回路内に伝搬する(以下、故障伝搬という)ことに
より、故障回路動作をシミュレーションする。そして差
分が外部端子に到達し、かつ、その影響がテスタにて確
定可能であれば、故障は検出されたといい、以後、シミ
ュレーションの対象から除外(以下、ドロップという)
される。
【0004】同時故障シミュレーションでは、全体に占
める故障伝搬処理の割合が大きいため、それを低減する
方法として、従来より、ハイパアクティブ故障を抽出し
てシミュレーション途中にドロップし、故障伝搬を省略
することが行われている。ハイパアクティブ故障は、そ
の影響(差分)が回路内にはびこり、故障伝搬が膨大と
なる故障で、例えば、f/f(フリップフロップ)のホ
ールド故障等、順序素子の出力に不定値を発生する故障
がその例としてあげられる。ハイパアクティブ故障の抽
出方法は、いくつか報告があるが、故障イベント数(差
分数)や、観測点における検出回数が、シキイ値と等し
いか否かで判断するのが一般的である。このようにし
て、ハイパアクティブ故障の故障伝搬を省略し、処理時
間を短縮する方法は、多くの市販シミュレータに採用さ
れている。
【0005】
【発明が解決しようとする課題】上述した従来の故障シ
ミュレーション方法では、ハイパアクティブ故障と判定
された故障について、シミュレーションのある時点でド
ロップし、それ以後のシミュレーションにおいて、この
故障に関する故障伝搬が一切起きないようにしている。
ところが、一旦ドロップされた故障がその後に検出され
る場合があり、それを考慮して、従来は、未検出故障の
み再シミュレーションするようにしている。しかしなが
ら、この再シミュレーションは、非常に時間が掛かると
いう問題点がある。
【0006】一旦ドロップされた故障が、その後に検出
される例について図3を参照して説明する。図3におい
て、シキイ値記憶部31には、“1”が、ハイパアクテ
ィブ故障を抽出するためのシキイ値として記憶されてい
る。故障102の伝搬経路として、第1の観測点(外部
出力)108で未検出となる第1の故障伝搬105、第
2の観測点(外部出力)109で未検出となる第2の故
障伝搬106、及び第3の観測点で検出となる第3の故
障伝搬107を考える。故障伝搬の発生順序は、説明を
簡単にするため、第1の故障伝搬105、第2の故障伝
搬106、第3の故障伝搬107の順序とする。
【0007】第1の故障伝搬105により、観測点にお
ける未検出回数は1となり、シキイ値記憶部のシキイ値
と等しくなる。その結果、これ以降、この故障はハイパ
アクティブ故障と見なされ、従来の方法では、この故障
をドロップする。この故障がドロップされたことによ
り、第2の故障伝搬106が省略されるので、処理は高
速化される。しかし、それと同時に第3の故障伝搬10
7も省略されてしまうので、本来検出されるべき故障が
未検出と判断され、シミュレーション結果が正確でなく
なる。
【0008】したがって、本発明は、上記問題点を解決
し、一旦ドロップされた故障がその後に検出される場合
にも、それを考慮した上で、高速にシミュレーションで
きる故障シミュレーション方法を提供することを目的と
する。
【0009】
【課題を解決するための手段】本発明によれば、論理回
路の故障をシミュレーションする故障シミュレーション
方法において、故障シミュレーションに必要な情報を入
力する入力ステップと、該入力された情報に基づいて故
障を伝搬させて故障値を更新する故障伝搬ステップと、
シキイ値を記憶する記憶ステップと、前記故障伝搬ステ
ップの故障値とハイパアクティブ値及び前記記憶ステッ
プのシキイ値とに基づいて前記故障伝搬ステップの故障
伝搬処理を実行するかスキップするかを決定する故障伝
搬制御ステップと、前記ハイパアクティブ値を更新する
ハイパアクティブ値更新ステップと、シミュレーション
結果を出力する出力ステップとを有することを特徴とす
る故障シミュレーション方法が得られる。
【0010】より具体的には、前記故障伝搬制御ステッ
プを順序素子の上でのみ行う制御範囲限定ステップを有
する故障シミュレーション方法が得られる。
【0011】また、本発明によれば、論理回路の故障を
シミュレーションする故障シミュレーションシステムに
おいて、故障シミュレーションに必要な情報を入力する
入力手段と、該入力された情報に基づいて故障を伝搬さ
せて故障値を更新する故障伝搬部と、シキイ値を記憶す
る記憶手段と、前記故障伝搬部の故障値とハイパアクテ
ィブ値及び前記記憶手段のシキイ値に基づいて前記故
障伝搬部の故障伝搬処理を実行するかスキップするかを
決定する故障伝搬制御手段と前記ハイパアクティブ値
を更新するハイパアクティブ値更新手段と、シミュレー
ション結果を出力する出力手段とを有することを特徴と
する故障シミュレーションシステムが得られる。
【0012】より具体的には、制御範囲限定手段によ
り、前記故障伝搬制御手段の決定を順序素子の上でのみ
行うようにした故障シミュレーションシステムが得られ
る。
【0013】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。
【0014】図1を参照すると、本発明の第1の実施の
形態は、回路モデル、故障モデル、及びテストパタンか
らなるシミュレーションデータを含む入力装置1と、故
障の影響の伝搬状況をシミュレーションする故障シミュ
レーション装置2と、情報を記憶する記憶装置3と、故
障検出率等の情報を出力する出力装置4とを含む。
【0015】故障シミュレーション装置2は、故障伝搬
制御部21と、故障伝搬部22と、ハイパアクティブ値
更新部23とを備えている。
【0016】故障伝搬部22は、入力装置1のシミュレ
ーションデータに従い、回路モデル内に仮定した故障を
信号値の流れに従って観測点方向に伝搬し、伝搬経路上
の故障値を更新する。
【0017】故障伝搬制御部21は、伝搬故障の故障値
とハイパアクティブ値に従って、故障伝搬部22に処理
を進めるかまたはスキップするかを制御する。
【0018】ハイパアクティブ値更新部23は、伝搬故
障について、そのハイパアクティブ値を更新する。より
具体的には、伝搬故障について観測点に故障が伝搬し、
かつそれが未検出の場合に、そのハイパアクティブ値を
更新する。その結果、ハイパアクティブ値は、故障伝搬
が行なわれ、観測点に故障が伝搬したにも係らず、その
故障が検出されない場合の発生回数を示す。
【0019】記憶装置3は、シキイ値を記憶するシキイ
値記憶部31を備える。このシキイ値記憶部31は、ハ
イパアクティブ値更新部23で更新されるハイパアクテ
ィブ値と比較して、伝搬故障がハイパアクティブである
かどうかを定義するための正整数を、予めシキイ値とし
て記憶している。つまり、ハイパアクティブ値更新部2
3で更新されたハイパアクティブ値、即ち、観測点に故
障が伝搬したにも係らず、その故障が検出されない場合
の発生回数がシキイ値に一致した場合に、伝搬故障がハ
イパアクティブであると判断される。
【0020】次に、図1及び図2を参照して、本発明の
第1の実施の形態の動作について説明する。
【0021】まず、入力装置1から与えられたシミュレ
ーションデータは、故障伝搬部22に供給される。故障
伝搬部22は、ステップA1で、伝搬する故障があるか
どうか調べる。伝搬故障があれば、次のステップA2へ
進み、伝搬故障がなければ、処理を終了する。
【0022】故障伝搬部22は、故障伝搬制御部21と
ともに、ステップA2において、ハイパアクティブ値が
シキイ値記憶部31に記憶されたシキイ値と等しいか調
べ、また、故障値が不定であるかを調べる。ハイパアク
ティブ値がシキイ値に等しく、かつ故障値が不定の場合
は、ステップA1に戻る。それ以外の場合、故障伝搬部
22は、ステップA3で、故障を伝搬し、ステップA4
で、ハイパアクティブ値更新部23によりそのハイパア
クティブ値を更新する。以降、上記動作を繰り返す。
【0023】次に、本発明の第1の実施の形態の効果に
ついて説明する。本発明の第1の実施の形態は、故障伝
搬処理を制御して、観測点で検出となる故障伝搬を残
し、未検出となる故障伝搬のみを省略することで、処理
速度が向上し、かつ、正確なシミュレーション結果を得
ることができる。
【0024】次に、本発明の第1の実施の形態の一実施
例の動作を詳細に説明する。
【0025】図3を参照すると、シキイ値記憶部31に
は、シキイ値として“1”の整数表現が記憶されてい
る。このシステムに、図3の回路101、故障102な
どが入力装置1から与えられたとする。故障102の伝
搬経路として、順序素子104の出力から組み合わせ素
子群103を通る第1の故障伝搬105及び第2の故障
伝搬106と、終始組み合わせ素子群103を通る第3
の故障伝搬107を考える。第1の故障伝搬105及び
第2の故障伝搬106は故障値が不定となる伝搬、第3
の故障伝搬107は、故障値が確定となる伝搬とする。
故障値が不定とは、具体的には、故障のノードにおける
信号値が“X”等になることであり、故障値が確定と
は、具体的には、故障のノードにおける信号値が、
“0”、“1”等になることである。
【0026】第1の故障伝搬105の場合には、故障1
02の影響が、順序素子104から第1の観測点108
までの伝搬経路上を伝搬するが、これは図2では、次の
ように動作する。即ち、故障102の影響が第1の観測
点108に伝搬するまでステップA1は、真となり、ス
テップA2へと進む。この故障のハイパアクティブ値の
初期値が0であるとすると、ステップA2の“ハイパア
クティブ値がシキイ値と等しい”の条件が成立しないの
で、ステップA2は、偽となり、ステップA3で故障が
伝搬する。ハイパアクティブ値は、第1の観測点108
まで故障の影響が伝搬したときに更新され、この場合
“1”となってシキイ値と等しくなる。
【0027】第2の故障伝搬106の場合は、故障10
2の影響が、順序素子104から第2の観測点109ま
での伝搬経路上を伝搬するが、これは、図2では、次
様に動作する。即ち、順序素子104の出力おいて、
ステップA1は真となり、ステップA2へと進む。この
とき、“ハイパアクティブ値がシキイ値と等しい"及び
“故障値が不定"の条件を満たすので、ステップA2は
真となり、ステップA3及びステップA4がスキップ
れ、故障の伝搬が省略される。
【0028】第3の故障伝搬107の場合には、故障1
02から第3の外部端子110までの伝搬経路上、及
び、故障102から順序素子104までの伝搬経路上
を、故障102の影響が伝搬する。この場合は図2にお
いて、次のように動作する。即ち、故障102の影響が
第3の外部端子110または順序素子104に伝搬する
までステップA1は真となりステップA2へ進む。この
伝搬経路では故障値が確定であるので、ステップA2は
偽となりステップA3で故障が伝搬する。ステップA4
では、観測点に故障が伝搬しかつそれが検出となるの
で、この場合、ハイパアクティブ値の更新はない。
【0029】次に、本発明の第2の実施の形態について
図面を参照して詳細に説明する。ここで、第1の実施の
形態と同一のものには同一番号を付し、その説明を省略
する。
【0030】図4を参照すると、本発明の第2の実施の
形態は、故障シミュレーション装置5が、図1の第1の
実施の形態における故障シミュレーション装置2の構成
に加えて制御範囲限定部24を有している。
【0031】制御範囲限定部24は、故障伝搬制御部2
1で故障伝搬を制御するのを順序素子に限定する。
【0032】次に、本発明の第2の実施の形態の動作を
図面を参照して詳細に説明する。
【0033】図5のステップA1−A4で示される、故
障伝搬制御部21、故障伝搬部22、及びハイパアクテ
ィブ値更新部23の動作は、第1の実施の形態の動作と
同じである。
【0034】第1の実施の形態では、故障伝搬制御部2
1での制御を回路全体に亘って行うが、本実施の形態で
は、ステップB1で、制御範囲限定部24が、その制御
範囲を順序素子に限定する。即ち、図3の例でいえば、
故障が順序素子104の出力に伝搬するときのみ、故障
伝搬制御手段21で故障伝搬を制御する
【0035】本実施の形態によれば、回路全体における
故障伝搬を制御することなく、第1の実施の形態と同じ
効果が得られる。このため、第1の実施の形態よりもさ
らに処理を高速にすることができる。
【0036】次に、第2の実施の形態における一実施例
について説明する。再び図3を参照して、故障102の
伝搬経路として、順序素子104の出力から組み合わせ
素子群103を通る第1の故障伝搬105及び第2の故
障伝搬106と、終始組み合わせ素子群103を通る第
3の故障伝搬107を考える。
【0037】第1の故障伝搬105の場合、故障102
の影響は、順序素子104から第1の観測点108間で
の伝搬経路上を伝搬するが、これは図5において、次の
ように動作する。即ち、故障102の影響が第1の観測
点108に伝搬するまでステップA1は真となり、ステ
ップB1へ進む。順序素子104における伝搬なので、
ステップB1も真となり、ステップA2へ進む。この故
障のハイパアクティブ値の初期値が0であるとすると、
ステップA2の“ハイパアクティブ値がシキイ値と等し
い”の条件が成立しないので、ステップA2は偽とな
り、ステップA3で故障が伝搬する。ハイパアクティブ
値は、第1の観測点108まで故障の影響が伝搬したと
きに更新され、この場合“1”となりハイパアクティブ
値がシキイ値と等しくなる。
【0038】第2の故障伝搬106の場合は、順序素子
104から第2の観測点109までの伝搬経路上を故障
102の影響が伝搬するが、これは図5で次のように動
作する。即ち、順序素子104の出力において、ステッ
プA1は真となり、ステップB1へと進む。ステップB
1において“順序素子出力上にある"が真なので、ステ
ップA2へ進む。このとき、“ハイパアクティブ値がシ
キイ値と等しい"及び“故障値が不定"を満たすので、ス
テップA2は真となり、ステップA3及びA4はスキッ
され故障の伝搬が省略される。
【0039】第3の故障伝搬107の場合は、故障10
2から第3の外部端子110までの伝搬経路上、及び、
故障102から順序素子104までの伝搬経路上を、故
障102の影響が伝搬するが、これは、図5で次のよう
に動作する。即ち、故障102の影響が第3の外部出力
端子110または順序素子回路104に伝搬するまでス
テップA1は真となりステップB1へと進む。これらの
伝搬は組み合わせ素子群103上にあり、ステップB1
の条件“順序素子出力上にある"を満たさない。即ち、
ステップB1は偽となり、ステップA2はスキップされ
てステップA3で故障が伝搬していく。ステップA4で
は、観測点に故障が伝搬し、かつそれが検出となるの
で、この場合、ハイパアクティブ値の更新はない。
【0040】
【発明の効果】以上述べたように、本発明は、故障伝搬
処理を制御して、観測点で検出となる故障伝搬をそのま
ま残し、未検出となってしまう故障伝播のみ省略してい
るため、高速で、かつ、より正確なシミュレーション結
果を得ることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態を示すブロック図で
ある。
【図2】図1のシステムの動作を説明するためのフロー
チャートである。
【図3】本発明の実施例の動作及び従来の動作を説明す
るための図である。
【図4】本発明の第2の実施の形態を示すブロック図で
ある。
【図5】図4のシステムの動作を説明するためのフロー
チャートである。
【符号の説明】
1 入力装置 2 故障シミュレーション装置 3 記憶装置 4 出力装置 21 故障伝搬制御部 22 故障伝搬部 23 ハイパアクティブ値更新部 24 制御範囲限定部 31 シキイ値記憶部 101 回路 102 故障 103 組み合わせ素子群 104 順序素子 105 第1の故障伝搬 106 第2の故障伝搬 107 第3の故障伝搬 108 第1の観測点 109 第2の観測点 110 第3の外部端子
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平3−255584(JP,A) Kung C−P、外1名、”HyH OPE:Fast fault sim ulator with effici ent simulation of hypertrophic fault s”、IEE Proceedings Circuits,Devices and Systems、IEE、Vo l.142、No.1、1995年2月、p. 53〜60 (58)調査した分野(Int.Cl.6,DB名) G06F 17/50 JICSTファイル(JOIS)

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 論理回路の故障をシミュレーションする
    故障シミュレーション方法において、故障シミュレーシ
    ョンに必要な情報を入力する入力ステップと、該入力さ
    れた情報に基づいて故障を伝搬させて故障値を更新する
    故障伝搬ステップと、シキイ値を記憶する記憶ステップ
    と、前記故障伝搬ステップの故障値とハイパアクティブ
    値及び前記記憶ステップのシキイ値とに基づいて前記故
    障伝搬ステップの故障伝搬処理を実行するかスキップす
    るかを決定する故障伝搬制御ステップと、前記ハイパア
    クティブ値を更新するハイパアクティブ値更新ステップ
    と、シミュレーション結果を出力する出力ステップとを
    有することを特徴とする故障シミュレーション方法。
  2. 【請求項2】 請求項1の故障シミュレーション方法に
    おいて、前記故障伝搬制御ステップを順序素子の上での
    み行うことを特徴とする故障シミュレーション方法。
  3. 【請求項3】 論理回路の故障をシミュレーションする
    故障シミュレーションシステムにおいて、故障シミュレ
    ーションに必要な情報を入力する入力手段と、該入力さ
    れた情報に基づいて故障を伝搬させて故障値を更新する
    故障伝搬部と、シキイ値を記憶する記憶手段と、前記
    障伝搬部の故障値とハイパアクティブ値及び前記記憶手
    段のシキイ値に基づいて前記故障伝搬部の故障伝搬処
    理を実行するかスキップするかを決定する故障伝搬制御
    手段と前記ハイパアクティブ値を更新するハイパアク
    ティブ値更新手段と、シミュレーション結果を出力する
    出力手段とを有することを特徴とする故障シミュレーシ
    ョンシステム。
  4. 【請求項4】 請求項3の故障シミュレーションシステ
    ムにおいて、制御範囲限定手段により、前記故障伝搬制
    御手段の決定を順序素子の上でのみ行うようにしたこと
    を特徴とする故障シミュレーションシステム。
JP8208614A 1996-08-07 1996-08-07 故障シミュレーション方法 Expired - Fee Related JP2996293B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8208614A JP2996293B2 (ja) 1996-08-07 1996-08-07 故障シミュレーション方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8208614A JP2996293B2 (ja) 1996-08-07 1996-08-07 故障シミュレーション方法

Publications (2)

Publication Number Publication Date
JPH1048292A JPH1048292A (ja) 1998-02-20
JP2996293B2 true JP2996293B2 (ja) 1999-12-27

Family

ID=16559144

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8208614A Expired - Fee Related JP2996293B2 (ja) 1996-08-07 1996-08-07 故障シミュレーション方法

Country Status (1)

Country Link
JP (1) JP2996293B2 (ja)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Kung C−P、外1名、"HyHOPE:Fast fault simulator with efficient simulation of hypertrophic faults"、IEE Proceedings Circuits,Devices and Systems、IEE、Vol.142、No.1、1995年2月、p.53〜60

Also Published As

Publication number Publication date
JPH1048292A (ja) 1998-02-20

Similar Documents

Publication Publication Date Title
US5095454A (en) Method and apparatus for verifying timing during simulation of digital circuits
JP4488595B2 (ja) テストパターン生成方法
US5513339A (en) Concurrent fault simulation of circuits with both logic elements and functional circuits
JP3137056B2 (ja) 故障伝搬経路抽出システム及びその方法並びにその制御プログラムを記録した記録媒体
CN108694323B (zh) 用于检测故障点的设备和方法
JP2003233639A (ja) 故障検証装置、故障検証方法および故障解析手法
JPH1062494A (ja) 順序回路の故障箇所推定方法
JP2996293B2 (ja) 故障シミュレーション方法
Parodi et al. A non-enumerative path delay fault simulator for sequential circuits
US7120829B2 (en) Failure propagation path estimate system
JP3614811B2 (ja) 組合せ論理回路における故障伝搬経路推定システム及び方法並びにプログラム
JP2923543B2 (ja) 論理シミュレーション装置
JP3265384B2 (ja) 論理シミュレーション方法及びこれに用いる論理シミュレーション装置
US10156610B2 (en) On-chip sequence profiler
JP2569881B2 (ja) コンカレント故障シミュレーション方式
JP3048003B2 (ja) 半導体装置の故障シミュレーション方法及び故障シミュレーションにおけるデータ作成装置
JP2000241514A (ja) テストパターンの並列生成方法およびテストパターン生成装置
JPH0926986A (ja) テストパタン生成方法及び遅延検証方法
JP2001188807A (ja) 時間故障シミュレーション方法
JPH1183959A (ja) テストパターン発生装置、テストパターン発生方法およびテストパターン発生プログラムを記録した媒体
JPH11237450A (ja) 回路分割atg部分回路処理方式、回路分割atg部分回路処理方法及びこれが書き込まれた記憶媒体
JPH063420A (ja) 組み合わせ論理回路のテストパタン生成方法
JP2624135B2 (ja) タイミング解析方法
JP2936862B2 (ja) 論理検証装置
JP2785708B2 (ja) 論理シミュレーション方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990929

LAPS Cancellation because of no payment of annual fees