JPS6113324A - プログラム制御キ−ボ−ド - Google Patents
プログラム制御キ−ボ−ドInfo
- Publication number
- JPS6113324A JPS6113324A JP59133731A JP13373184A JPS6113324A JP S6113324 A JPS6113324 A JP S6113324A JP 59133731 A JP59133731 A JP 59133731A JP 13373184 A JP13373184 A JP 13373184A JP S6113324 A JPS6113324 A JP S6113324A
- Authority
- JP
- Japan
- Prior art keywords
- key
- state
- key switch
- closed
- detected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Input From Keyboards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明はプログラム制御で動作し端末装置の制御部にキ
ー情報を送出するキーボードに関する。
ー情報を送出するキーボードに関する。
マイクロコンピュータを備えた従来のキーボードにおい
て、キースイッチは、スキャン線とセンス線で構成され
たマトリクスの交点上に置かれ。
て、キースイッチは、スキャン線とセンス線で構成され
たマトリクスの交点上に置かれ。
その交点の開閉状態をマイクロコンピュータが順次検知
している。開閉状態の変化を検出するとそのキー情報(
キースイッチの種類および開閉状態)を端末装置の制御
部に受は渡すために、複数のキー情報を記憶できるFI
FO(first −in first−out )レ
ジスタに一旦書き込み、制御部からの読み出し要求を待
つ。このとき、制御部からの読み出し要求回数よシ、キ
ー情報の書き込み回数の方が多い場合、FIFOレジス
タはオーバーフローする。
している。開閉状態の変化を検出するとそのキー情報(
キースイッチの種類および開閉状態)を端末装置の制御
部に受は渡すために、複数のキー情報を記憶できるFI
FO(first −in first−out )レ
ジスタに一旦書き込み、制御部からの読み出し要求を待
つ。このとき、制御部からの読み出し要求回数よシ、キ
ー情報の書き込み回数の方が多い場合、FIFOレジス
タはオーバーフローする。
従来のキーボードでは、オーバーフロが発生するとその
情報を制御部に知らせ、オーバーフロー状態が解除され
るまでキースイッチの開閉状態変化の検出を無効にして
いる。このため次のような欠点がある。すなわち、オー
バーフローする前にキースイ・ステが閉状態となシ制御
部に閉状態データが送出されたあと、このキースイッチ
が開状態になる前にオーバーフローが発生すると、この
開状態データはオーバーフロー中に無効キー人力として
捨てられ、制御部に送出されない。各キースイッチの開
閉状態を制御部が管理して動作モードを設定しているよ
うなシステムでは、このようなキースイッチの開閉デー
タの抜けが生じると、システム動作に重大な支障をきた
す。また、従来の他のキーボードでは、キーボードのオ
ーバー70−発生時に、制御部は全てのキースイッチが
開放されたものとして、キーボードおよび制御部のキー
人力管理を初期化している。このため、キーボードのオ
ーバーフローが発生すると、システム動作モー゛ドを復
元するために改めてキー人力操作を、行なう必要が生じ
るという欠点がある。
情報を制御部に知らせ、オーバーフロー状態が解除され
るまでキースイッチの開閉状態変化の検出を無効にして
いる。このため次のような欠点がある。すなわち、オー
バーフローする前にキースイ・ステが閉状態となシ制御
部に閉状態データが送出されたあと、このキースイッチ
が開状態になる前にオーバーフローが発生すると、この
開状態データはオーバーフロー中に無効キー人力として
捨てられ、制御部に送出されない。各キースイッチの開
閉状態を制御部が管理して動作モードを設定しているよ
うなシステムでは、このようなキースイッチの開閉デー
タの抜けが生じると、システム動作に重大な支障をきた
す。また、従来の他のキーボードでは、キーボードのオ
ーバー70−発生時に、制御部は全てのキースイッチが
開放されたものとして、キーボードおよび制御部のキー
人力管理を初期化している。このため、キーボードのオ
ーバーフローが発生すると、システム動作モー゛ドを復
元するために改めてキー人力操作を、行なう必要が生じ
るという欠点がある。
本発明の目的は上述の欠点を除去し制御部側にキー人力
オーバーフローを認識させないキーボードを提供するこ
とにある。
オーバーフローを認識させないキーボードを提供するこ
とにある。
本発明のキーボードは、プログラムに基づいて予め定め
た処理を実行する処理手段と、複数のキースイッチと、
該複数のキースイッチと一対一対応する複数の記憶位置
を有し前記処理手段により前記各キースイッチの開閉状
態と該各キースイッチに対応する各記憶位置に格納され
た内容との不一致が検出されたときにこの記憶位置に対
応するキースイッチの状態を記憶する第1の記憶手段と
、それぞれキーの種類および開閉状態を示す複数のキー
情報を一時格納するとともに外部の制御部からの要求に
応答して該キー情報を出力する先入れ先出しレジスタと
、前記不一致が検出されたキースイッチの状態と該キー
スイッチに対応する記憶位置の内容とを比較し不一致が
検出されかつ前記先入れ先出しレジスタに空きがあり該
不一致が検出されたキースイッチのキー情報を前記先入
れ先出しレジスタに前記処理手段が格納したときに該不
一致が検出されたキースイッチの状態を対応する記憶位
置に記憶する第2の記憶手段とを備えている。
た処理を実行する処理手段と、複数のキースイッチと、
該複数のキースイッチと一対一対応する複数の記憶位置
を有し前記処理手段により前記各キースイッチの開閉状
態と該各キースイッチに対応する各記憶位置に格納され
た内容との不一致が検出されたときにこの記憶位置に対
応するキースイッチの状態を記憶する第1の記憶手段と
、それぞれキーの種類および開閉状態を示す複数のキー
情報を一時格納するとともに外部の制御部からの要求に
応答して該キー情報を出力する先入れ先出しレジスタと
、前記不一致が検出されたキースイッチの状態と該キー
スイッチに対応する記憶位置の内容とを比較し不一致が
検出されかつ前記先入れ先出しレジスタに空きがあり該
不一致が検出されたキースイッチのキー情報を前記先入
れ先出しレジスタに前記処理手段が格納したときに該不
一致が検出されたキースイッチの状態を対応する記憶位
置に記憶する第2の記憶手段とを備えている。
第1図は本発明の一実施例を示すプロ、り図および第2
図は本実施例に用いたマイクロコンピュータL2の処理
フローを示す70−チャートである。
図は本実施例に用いたマイクロコンピュータL2の処理
フローを示す70−チャートである。
マイクロコンピュータ12内のマイクロプロセッサ(以
下CPUと称す)2は読出し専用メモリ(以下ROMと
称す)4に記憶されている制御プログラムに基づいて処
理を実行する。まず、CPU2はレジストテーブル6お
よびベリファイテーブル11内の各キースイッチに対応
する部分を全てキースイッチが開状態であるとして初期
化する(塾生ステップa)。このあと、スキャン信号を
出力ポードアからキーマトリックス9に出力し、キーマ
トリックス9からのセンス信号を入力ボート8から取シ
込むことにより、各キースイッチの開閉状態を順次検知
する(ステ、プb)。何もキー人力がなく、全てのキー
スイッチが開状態であると、ベリファイテーブル11の
各部の内容とこれに対応するキースイッチの状態とが一
致するためキースイッチの開閉状態に変化がないものと
判断される(ステ、プCおよびd)。
下CPUと称す)2は読出し専用メモリ(以下ROMと
称す)4に記憶されている制御プログラムに基づいて処
理を実行する。まず、CPU2はレジストテーブル6お
よびベリファイテーブル11内の各キースイッチに対応
する部分を全てキースイッチが開状態であるとして初期
化する(塾生ステップa)。このあと、スキャン信号を
出力ポードアからキーマトリックス9に出力し、キーマ
トリックス9からのセンス信号を入力ボート8から取シ
込むことにより、各キースイッチの開閉状態を順次検知
する(ステ、プb)。何もキー人力がなく、全てのキー
スイッチが開状態であると、ベリファイテーブル11の
各部の内容とこれに対応するキースイッチの状態とが一
致するためキースイッチの開閉状態に変化がないものと
判断される(ステ、プCおよびd)。
同様に、レジストテーブル6の各部の内容とこれに対応
するキースイッチの状態とが一致するため。
するキースイッチの状態とが一致するため。
ステ、プaのキーマトリ、クススキャン処理に戻る(ス
テ、ブeおよびf)。このあと、キー人力があるまでス
テップb〜ステップfを繰シ返す。
テ、ブeおよびf)。このあと、キー人力があるまでス
テップb〜ステップfを繰シ返す。
いま、キースイッチIOが閉状態になったとすると、ベ
リファイテーブルL1との比較で開閉状態の変化がステ
ップdで検出され、ベリファイテーブルl」のキースイ
ッチ10に対応する部分が閉状態に書き替えられる(ス
テップj)。キースイッチ10が閉状態のままで次のキ
ーマトリックススキャンが行なわれると、今度はキース
イッチ10の状態とベリファイテーブル11の対応する
部分の内容とが一致するのでキー人力は正しい入力と判
断され、ステップfに進む。このとき、レジストテーブ
ル6のキースイッチ10に対応する部分には開状態が記
憶されておシ、現在のキースイッチ10の状態と一致し
ないため、制御部1に送出されていない新しいキー情報
と判断され、ステップgに進む。ステ、プgでは、FI
FOレジスタ5の空きがあるか否かを調べ、空きがなけ
ればステ、プbのキーマトリ、クススキャン処理に戻、
9.FIFOレジスタ5の空きができるまでステップb
からステップgを繰シ返す。
リファイテーブルL1との比較で開閉状態の変化がステ
ップdで検出され、ベリファイテーブルl」のキースイ
ッチ10に対応する部分が閉状態に書き替えられる(ス
テップj)。キースイッチ10が閉状態のままで次のキ
ーマトリックススキャンが行なわれると、今度はキース
イッチ10の状態とベリファイテーブル11の対応する
部分の内容とが一致するのでキー人力は正しい入力と判
断され、ステップfに進む。このとき、レジストテーブ
ル6のキースイッチ10に対応する部分には開状態が記
憶されておシ、現在のキースイッチ10の状態と一致し
ないため、制御部1に送出されていない新しいキー情報
と判断され、ステップgに進む。ステ、プgでは、FI
FOレジスタ5の空きがあるか否かを調べ、空きがなけ
ればステ、プbのキーマトリ、クススキャン処理に戻、
9.FIFOレジスタ5の空きができるまでステップb
からステップgを繰シ返す。
複数のレジスタ部を持つFIFOレジスタ5は、制御部
1に入出力ポート3を介してキー情報が送出されたとき
、」個のレジスタ部が空きとなる。
1に入出力ポート3を介してキー情報が送出されたとき
、」個のレジスタ部が空きとなる。
FIFOレジスタ5に空きがあれば、キー情報を書き込
み、次に、レジストテーブル6のキースイッチ10に対
応した部分に閉状態を書き込んだあと、ステ、プbのキ
ーマトリ、クススキャン処理に戻る(ステ、ブhおよび
i)。一旦、閉状態がFIFOレジスタ5に書き込まれ
てこのキー・中綴が制御部に送出されてしまっても、レ
ジストテーブル6には閉状態の情報が残るため、このあ
と、キースイッチ10が開状態になるとテーブル6との
比較により必ずキースイッチ」0が開状態になったこと
が制御部」に知らされる。これにより、FIFOレジス
タ5に空きのないオーバーフローの状態においても、キ
ースイッチの開閉状態の送出の秩序が守られる。
み、次に、レジストテーブル6のキースイッチ10に対
応した部分に閉状態を書き込んだあと、ステ、プbのキ
ーマトリ、クススキャン処理に戻る(ステ、ブhおよび
i)。一旦、閉状態がFIFOレジスタ5に書き込まれ
てこのキー・中綴が制御部に送出されてしまっても、レ
ジストテーブル6には閉状態の情報が残るため、このあ
と、キースイッチ10が開状態になるとテーブル6との
比較により必ずキースイッチ」0が開状態になったこと
が制御部」に知らされる。これにより、FIFOレジス
タ5に空きのないオーバーフローの状態においても、キ
ースイッチの開閉状態の送出の秩序が守られる。
以上、本発明には、制御部側におけるキースイッチの開
閉状態管理が単純化されるという効果がある。
閉状態管理が単純化されるという効果がある。
第1図は本発明の一実施例を示す構成図および第2図は
本実施例の動作を説明するための流れ図である。 図において、l・・・・・・制御部、2・・・・・・C
PU、3・・・・・・入出力ボート% 4・・印・RO
M、5・・・・・・FIFOレジスタリス6・・・・・
・レジストテーブル% 7・・印・出力ボート、8・・
・・・・入力ボート、9・・面キーマトリ。 クス、1o・・・・・・キースイッチ、l[・・川べり
ファイテーブル、12・・・・・・マイクロコンピュー
タ。
本実施例の動作を説明するための流れ図である。 図において、l・・・・・・制御部、2・・・・・・C
PU、3・・・・・・入出力ボート% 4・・印・RO
M、5・・・・・・FIFOレジスタリス6・・・・・
・レジストテーブル% 7・・印・出力ボート、8・・
・・・・入力ボート、9・・面キーマトリ。 クス、1o・・・・・・キースイッチ、l[・・川べり
ファイテーブル、12・・・・・・マイクロコンピュー
タ。
Claims (1)
- プログラムに基づいて予め定めた処理を実行する処理手
段と、複数のキースイッチと、該複数のキースイッチと
一対一対応する複数の記憶位置を有し前記処理手段によ
り前記各キースイッチの開閉状態と該各キースイッチに
対応する各記憶位置に格納された内容との不一致が検出
されたときにこの記憶位置に対応するキースイッチの状
態を記憶する第1の記憶手段と、それぞれキーの種類お
よび開閉状態を示す複数のキー情報を一時格納するとと
もに外部の制御部からの要求に応答して該キー情報を出
力する先入れ先出しレジスタと、前記不一致が検出され
たキースイッチの状態と該キースイッチに対応する記憶
位置の内容とが前記処理手段により比較され不一致が検
出されかつ前記先入れ先出しレジスタに空きがあり該不
一致が検出されたキースイッチのキー情報を前記先入れ
先出しレジスタに前記処理手段が格納したときに該不一
致が検出されたキースイッチの状態を対応する記憶位置
に記憶する第2の記憶手段とを備えたことを特徴とする
プログラム制御キーボード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59133731A JPS6113324A (ja) | 1984-06-28 | 1984-06-28 | プログラム制御キ−ボ−ド |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59133731A JPS6113324A (ja) | 1984-06-28 | 1984-06-28 | プログラム制御キ−ボ−ド |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6113324A true JPS6113324A (ja) | 1986-01-21 |
Family
ID=15111590
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59133731A Pending JPS6113324A (ja) | 1984-06-28 | 1984-06-28 | プログラム制御キ−ボ−ド |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6113324A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6782484B2 (en) * | 2000-12-22 | 2004-08-24 | Intel Corporation | Method and apparatus for lossless resume capability with peripheral devices |
-
1984
- 1984-06-28 JP JP59133731A patent/JPS6113324A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6782484B2 (en) * | 2000-12-22 | 2004-08-24 | Intel Corporation | Method and apparatus for lossless resume capability with peripheral devices |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4156910A (en) | Nested data structures in a data driven digital data processor | |
US4504900A (en) | Sequence instruction display system | |
KR920018567A (ko) | 데이타 처리 시스템 | |
US4592010A (en) | Memory-programmable controller | |
KR900000771A (ko) | 병렬처리장치 | |
US4156908A (en) | Cursive mechanism in a data driven digital data processor | |
JPS6113324A (ja) | プログラム制御キ−ボ−ド | |
EP0127830B1 (en) | Microprocessor system with a multibyte system bus | |
JPH0821009B2 (ja) | チャネル制御装置のイニシャライズ方法及びそのイニシャライズのためのシステム | |
JPS5866112A (ja) | コンピユ−タシステム | |
JPS58103037A (ja) | キユ−メモリ装置 | |
JPS6239792B2 (ja) | ||
JPH11338712A (ja) | 割込順序保存回路 | |
JPS59144909A (ja) | ストア−ド・プログラム式制御装置 | |
JPS623345A (ja) | 割込方式 | |
JPH0545978B2 (ja) | ||
JPH03225529A (ja) | マイクロプロセッサ | |
JP2850377B2 (ja) | マイクロコンピュータ | |
JPH0738123B2 (ja) | メモリ多重化型プログラマブルコントローラ | |
JPS6017140B2 (ja) | デ−タ処理装置におけるマイクロプログラムの実行順序制御方式 | |
JPS6226738B2 (ja) | ||
JPS6113343A (ja) | コンソ−ル装置 | |
JPS6136652B2 (ja) | ||
JPH0226252B2 (ja) | ||
JPH03296146A (ja) | プログラム開発支援装置 |