JPS59144909A - ストア−ド・プログラム式制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は、サイクリックに走るプログラムを有するスト
アード・プログラム式制ｉ…装匝であって。

少なくとも ａ）命令処理のためのプロセッサと。

ｂ）ユーザープログラム・メモリ、オペレーティング・
システム・メモリおよび命令処理の役割をするビット幅
データの形態のプロセス写）ホ乞有するデータ・メモリ
と を含んでいるストアード・プログラム式ｉ１ｉ’ｌ　＋
＋Ｉｔｌ装置に関する。

〔従来技術とその問題点、〕

この種のストアード・プログラム式制御Ｉ［ｌＩ装置は
たとえばづ−ロツパ特許第１０１７０号明ｉ、ｌｌＩ　
歯ならびに米国特許第：（９２１１４６号および第３９
４２’１５１３号明細占に詳細に記載されている。さら
に他の詳細は雑誌Ｓｉｅｍｅｎｓ　Ｅｎｅｒｇｉｅｔｅ
ｃｈｎｉｋ１９７９年、第２号、第４３〜４７頁または
第４号、第１３６〜１３９頁にも記載されている。

このストアード・プログラム式制御装置ではプロセス信
号処理は相応に構成されたマイクロプロセッサ・システ
ムにより行なわれる。ここに対象とするｉ／ステムにと
って特徴的なことは、直接にプロセス周辺の固有信号に
よってではなく５２４Ｑデークの形聾の内部プロセス写
像によって作動することである（たとえばヨーロッパ特
許第１ｏ’ｔ７０号明細書および米国特許第３９２１１
４６号明細潜を参照）。

−＋−’−＋ｆ　−１制御プログラムによる固有の倫理
結合が行なわ、ｈるに先立って、常に先ずプロセスから
の丁べての入力情報の状」ルが１つの内部データ・メモ
リのなかに格納される。同様に、論理結合力１ら生じた
出力信号は直接に周辺に出力さｈず（二先ず内部データ
・メモリのなかに）６納される。丁べての出力信号は次
いで制御プログラムの終了時Ｃ皿内部メモリからプロセ
ス周辺にプ１コセスの１：川ｌｌ１（ｌυ〕ために出力
される。

この方法により、固有の制でｌ１ｌＩプログラム進行の
間に、処理丁べき入力データが常に固定げ環二定峨され
た値を有し、出力データの中間°ｕｌ　；’ｌ−周辺（
二伝達されないように°［ることかできる。

従って、本ｉ／ステムの課題は、入力のプロセス写像を
読込むこと、制御卸プログラム暑処叩すること、また出
力のプロセス写像を出力子りことである。制御プログラ
ム自体のなかでいまプロセス信号がプロセス写像を介し
て互いに倫理結合され。

また入力および出力信号ならびにプログラミングのコン
ステレーンヨンに応じて出力ｑＭ＊すなわちプロセスを
制御する信号が形成される。

プロセス−＼のまたプロセスからの各信′９８ｊ＋・ま
磁気的（ユ２つの状態をとり得るので（電流存在またｋ
ま不存、１’Ｅ　）　、状、Ｉ　ｎ　、−＋ヂたは″ｊ
″分子′ｒ’ｒ：’、＞ブ［１セス写像内の１つのビッ
トがプロセス周辺６各信号に対応する。制ｊ１１１プロ
グラムのなかでこうしてプロセス写像の個別ビットが、
自動仕丁べきプロセス内の制御課題ζ一応じて、プロセ
ッサ・システムにより処理されろ。制御プログラムの相
１，６の変更によりユーザーはいつでもンステムン変化
する制（１１１１課題に合わせる・：とができる。

マイクロプロセッサ技術の開発がま丁まｆ進み。

またその１応用分野がますます拡大するにつれて。

このプログラム記憶式制７＃ＩＩ　ｋ置は、こスｔまで
コンクフタ制＋１ｉｌｌ　”ｋ置が広く用いられＣいた
自動化技術およびプロセス信号技術の下位範囲にも使用
されイ）ようにな−）だ。コンタクダ制り１１１装置の
ユーリ１−は、制御ｉ１１プログラムすなわちここＣは
一１ンタクタの、１己保の全噛史１１′すな変更なしＣ
二、またプロセス自体への干渉なしに一時的に特定のプ
ロセスｌ５−１をテスト目的でシミュレートして、たと
えば制卸装置ｔたはプｃＩセスのそれにより変更さＡｔ
た挙哨についての情報を得ることが一般に行なわれてい
る。

このようなプロセス信号の確定、いわゆる１”ｏ）ｃｅ
ｎ　”、は冒頭に記載した種類のストアード・プログラ
ム式制卸装置に、おいても可能であるべきであろう。１
つの完全に特定の状、幌への、処理すべきプロセスから
の入力信号またはプロセスへの出力信号の確定または強
制は、この場合にも。

プロセス自体内の入カイ＝号または出力１５号の実際の
状態と完全に無関係Ｃ二行なわれるべきである。

出力４ｇ号も入力信号もその後に論理結合されるので、
出力信号のそのＩ！の倫理結合の際に５強制された状態
が用いらノｔ、たとえば先行の端埋結合から生じた状態
が用いられないように牧計られれていなければならない
。

すなわち、プロセス自体への干渉なしに制御装置に特定
の入力および出力４Ｍ号をさもありそうに思わせること
、またはプロセス自体に対して特定の出力信号をシミュ
レートすることかり能であるべきである。これらの信号
は制御プログラムによつてもプロセスによっても′虻更
可能であってはならない。同時に、パ凍結”されていな
い入）Ｊまたは出力信号はいずれにせよ正常に処理され
、また確定された入力ｔ６よび出力信号にまり論理結合
され得なければならない。

それによって、制御装置のユーザーが、コンタクタ制御
装置の場合と同様ζ二、任意のプロセス信号を任椿の時
間にわたり１すｒ望の値にセットすることがり能にされ
ている。たとえば、実際にはプロセス内で閉じられてい
る開閉器が制御装置によりあたかも開か：Ｉｔ、ている
ように取扱われるべきであり、また場合によっては制１
ｊｌｌ装置によ１几銅かれた弁が特定の時間中は所望に
より閉じられた状態にとどまるべきである。

〔づこ明の目的〕

従って、本発明の目的は、冒頭に記載した種類の制御装
置暑、入力および出力信号および任意の゛ビット幅で取
扱可能な値Ｚわずかな費用および短い反応時間で興に定
鴇された値に確定し得るように＋１４１戊９−ろ・二ノ
ニである。

〔発明の要点〕

この目的は本発明？＝よれば、 Ｃ）ピットアドレス指定可能なデータ・メモリ内のビッ
ト幅データに対して並列に、平行して応答可能な追加メ
モリ内で変更ビットが記′・、は可能かつ間合わせ可能
であり。

ｄ）ビット幅データが、対応づけろオｔている変更ビッ
トの状態に１心じて、周Ｉｖとデータ・メモリとの間の
データ転送の際および、１テリ御プログラムの処理の際
に変更可能もしくは変更不＝’Ｊ能であることを特徴と
するストアード・プログラム式制御１１１１装置により
達成される。

プロセス写像内の各ビットに、従ってまた谷プロセス信
号に、プロセス写塚内の相厄の信号がσ枝結されたもの
として取扱われるべきか否か？示す変更メモリ内の１つ
のビットが対応づけられている。変更メモリ内でプロセ
ス写像の１つのビットが凍結されたものとして特徴づけ
られていれば、プロ・ｋス写像のそのビットおよび相応
の周辺信号は制御プログラムによりまたはプロセス像転
送によりもはや変更されてはならない。

〔発明の実施国〕

以下１図面により本発明を一層詳細に説明１「る。

第１図に瞑埋的構成を示されているマルチプロセッサ・
システムでは、２値命令の実行は別の高速のビット・プ
ロセッサ３に委ねられ、それに対して叱較的低・ポのワ
ードプロセッサ２は複雑な機能を実行°Ｊ−る。ワード
プロセッサ２は周辺バス２１を介してプロセスに対する
入出カモジュール１に接続されＣおり、さらに内部シス
テムバス２２７介してオペ１ノーデインク・システム・
メモリ４に。

またデータセレクタ８を介してユーザープ′ログラム・
メｅす５およびプロセス写庫を何するデータ・メモリ６
に接続ｔ’Ｊ止である。同一のバス２２にビットプロセ
ッサ３も接続されＣおり、ビットプロセッサ３は同イｊ
のバス３１および３２とデータセレクタ８とを介して専
ら、＞−！Ｐ−プログラム・メモリ５およびプロセス写
１！ＩＩを有するデータ・メモリ６にアクセスする。１
．＋６辺との通１汀は常にワードプロセスｆ２を介して
行なわノｔ、ワードプロセッサ２がす・ｆクル１寛界に
おいてプロセスからのすべＣの入力情報の状態を内部の
データ・メモリ６に格納し、また論理結合から得られた
データ・メモ！！６内の出力信号をサイクル終端におい
てプロセス周辺に伝達する。こうして、プログラムの進
行中は、プロセス周辺の固有の信号により１直接に作動
するのではなく、データ・メモリ６内のプロセス写１象
により作動する。このようなシステムは原理的に冒頭に
記載した文献たとえばワードプロセッサおよびビットプ
ロセッサの使用についての雑ｔ？吉Ｓｊａ＋ｎｅｎｉ　
　Ｚ、＝ｉＬｒｃｈｒ＆Ｈ、Ｉｌｉ：ｎｅｒｇｔｓｔｅ
ｃｈｒ＞ｉｋ、１９８０年、第９号、第３６１頁がら公
知である。

図示されているように、ピット幅データを処理するビッ
ト・アドレス指定可能なデータ・メモリに対して並列に
追加メモリ７が設（与られ−Ｃおり。

そのなかで変更ビットが記憶可能かつデータ・メモリ内
のビット幅データと一緒に間合わせ可能である。

データ・メモリ６内の所望のビット幅データの確定１．
［先ず制御装置へのニーグーのサービスコー７ンドによ
り行なわれる。これらは、プロセス写像内のどのビット
が確定されるべきか、またどの状態に清報が凍結される
べきか（′０′”または１″）を記述している。

このようなロー７ンドは、プロセス写像内の確定すべき
信号またはビットに相当する追加メモリ７内のビットが
セットされるように「る。追加、ノそりはその隙に物理
的にデータ・メモリ自体の一部分を形成し得る。コマン
ドにより次いでデータ・メモリ６内の当該のビットが確
定されたものとして特徴づけられる。追加的に、”０”
または１”への情報確定が直接にプロセス写像内に、Ｔ
なわちデータ・メモリ６内に伝達される。この情報は。

コマンドの仕直しＴなわち追加メモリ７内の相応の変更
ビットのリセットによるほかはもはや変更され得ない。

データ・メモリ内のプロセス写像はプロセスからの入力
信号の読込みによりまた出力信号上の刑場ての際の制御
プログラムにより変更され得る。

従って、ワードプロセッサ２による入カイＭ号の読込み
の際には、確定されていないものとして特徴づけられＣ
いるデータ・メモリ６内のプロセス写像内のビットのみ
がアクチュアル化さａ、ｂ。Ｔなわら、ワードプロセッ
サ２１・ま先ずメモリ７内で、アクチュアル化丁べきビ
ットが確定されているか否かを読む。もしイエスであれ
ば、そのイρになすべきことはない一他方、もしノーで
あれば、相応の周辺信号が２値信号としてプロセス写像
内に渡される。

制御プログラム自体による変更￥確定されたビットはプ
ロセス写像のデータ・メモリ６への、〕（込み信号の抑
制により、確定された出力イＪ号、中１１４］マーカな
どへの割当ての際に１狙止される。こうして、書込みア
ゲセス、すなわちマーカ、出力など（第２図参照）のよ
うなすべてのビット処１１［ＯＩＴ能なデータ上の割当
ては、相応のビットが・面定されていないものとして追
刀目メモリ７（二よを月青徴づ（すらｊ’Ｌ−７：いる
ときにのみ実行される。

データ・メモリ６内のプロセス写像により、確定された
信号の際（二も無制限にプロセッサ２またはプロセッサ
３からの値が渡され得るので、丁べての確定されたデー
タもその確定された愉とさらに論理結合さ７１．得る。

こうして、１．￥加、ｌモリ７内の１つのビットのセッ
トにより、プロセス写像内の相応のビットがｔｌｒ定機
能の継続中に確定潜込みされ、または確定１１ケに噸制
される。追加・Ｉｔ用は、第２図から明らかなように、
プロセス写像または確定１−べきビット処理町１ｊヒな
ガーダの大きさと相似な１つの追加的メモリ費用のみか
ら成っている。従って、従来からの＝７ソダクタ制御装
置のユーザーはマイクロプロ（＝ツナ・システムをベー
スとする制御装置の線入の１祭にプロセス信号伏態の確
定の可能・−４モを放棄−ｒる必要はない。

周辺におけるプロセス写像の読込みｔ６よび出力の際お
よび制御プログラムの処理の際に生ずる１・＆能進行が
一望のために第３図にまとめて示さｆｌ、ている。

【図面の簡単な説明】

第１図は本発明のストアード・プログラム式制御２足置
の構Ｉ告を示す接続図、第２図は・七のデータ・メモリ
および変更メモリの並列対応づけ乞示す図、第３図は変
更ビットを考１１．シに入ｊするための醜能進行を示す
図である。 １　・・・入出力装置、　　２・・・　ワードプロセッ
サ。 ３・・・　ピッドブσセッｆ、　　４・・・オペＵ　−
ｆ　４ング・システム幸メモリ、　５・・・ユーザー７
’Ｌｆｆグラム・メモリＳ　　６・・・データ・メモリ
、　７・・・追刀日メモリ、　　８　・・・データ・セ
レクタ。 ２１．２２，３１．３２　・・・バス。 ＦＩＧ、　２ ＦＩＧ、　３

Claims (1)

1. 【特許請求の範囲】 １）サイクリックに士るプログラムをＱ’Ｔるストアー
   ド・プログラム式制御装置であって。 少なくとも ａｌ　　・命令処理のためのプロセッサと、ｂ）　ニー
   デープログラム・メモリ、オペレーティング・システム
   ・メモリおよび茄令処理の役割をするビット幅データの
   形態のプロセス軍隊を有するデータ・メモリと を含むものにおいて、 Ｃ）　ビットアドレス指定可能なデータ・メモリ内のビ
   ット幅データに対して（（１列に、平ｉ」シて１・じ：
   答可能な追加メモリ内で変更ビットが記憶可能かつ間合
   わせ可能であり。 ｄ）　ビット幅データが、対応づけられている変（ビッ
   トの状態に応じて１周辺とデータメモリとの間のデータ
   ＋１．必の際および制御プログラムの処理の際に変更司
   能もしくは変更不可能である ことを特徴とするストアード・プログラム式