NO834727L - Lagerprogrammerbar styring. - Google Patents
Lagerprogrammerbar styring.Info
- Publication number
- NO834727L NO834727L NO834727A NO834727A NO834727L NO 834727 L NO834727 L NO 834727L NO 834727 A NO834727 A NO 834727A NO 834727 A NO834727 A NO 834727A NO 834727 L NO834727 L NO 834727L
- Authority
- NO
- Norway
- Prior art keywords
- bit
- data
- memory
- storage
- stored
- Prior art date
Links
- 238000000034 method Methods 0.000 claims abstract description 59
- 238000012545 processing Methods 0.000 claims abstract description 9
- 238000013500 data storage Methods 0.000 claims description 9
- 125000004122 cyclic group Chemical group 0.000 claims description 2
- 238000012546 transfer Methods 0.000 claims description 2
- 230000002093 peripheral effect Effects 0.000 abstract description 5
- 238000012360 testing method Methods 0.000 abstract description 2
- 230000000153 supplemental effect Effects 0.000 abstract 2
- 238000009877 rendering Methods 0.000 description 13
- 230000001681 protective effect Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000035484 reaction time Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/054—Input/output
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/11—Plc I-O input output
- G05B2219/1162—Forcing I-O
Landscapes
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Physics & Mathematics (AREA)
- Programmable Controllers (AREA)
- Circuits Of Receivers In General (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Debugging And Monitoring (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
- Executing Machine-Instructions (AREA)
- Devices For Executing Special Programs (AREA)
- Electrotherapy Devices (AREA)
- Vehicle Body Suspensions (AREA)
- Multi Processors (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Steering Control In Accordance With Driving Conditions (AREA)
Description
Lagerprogrammerbar styring
Oppfinnelsen angår en lagerprogrammerbar styring med cyklisk gjennomløpende program og bestående av minst
a) en prosessor til å behandle programmer og
b) brukerprogramlager, driftsprogramlager og datalager med prosessgjengivelse som tjener til kommandobehandling
og har form av data av en bits bredde.
Lagerprogrammerbare styringer av den nevnte art er be-skrevet nærmere f.eks. i europeisk patentskrift 10 170 og US patentskrift 3 921 146 og 3 942 158. Videre finnes også ytterligere detaljer i tidsskriftet Siemens Energietechnik 1979, hefte 2, side 43-47, eller hefte 4, side 136-139.
Ved disse lagerprogrammerbare styringer blir behandlingen av prosessignalene foretatt med mikroprosessorsystemer med tilsvarende oppbygning. Karakteristisk for det system som her kommer på tale, er at der ikke arbeides direkte med de egentlige signaler fra prosessperiferien, men med interne signaler som gjengir prosessen og har form av binære data (jfr. f.eks. europeisk patentskrift 10 170 eller US patentskrift 3 921 1 46 ) .
Før de egentlige sammenknytninger i samsvar med bruker-styreprogrammet foretas, blir alltid først tilstanden av alle inngangsinformas joner fra prosessen deponert i et internt datalager. Likeledes blir de utgangssignaler som resulterer av sammenknytningene, ikke levert direkte ut til periferien, men først også deponert i det interne datalager. Samtlige utgangssignaler blir så ved slutten av styreprogrammet levert ut av det interne lager til prosessperiferien for styring av prosessen.
Ved denne metode blir det oppnådd at de inngangsdata
som skal behandles under forløpet av det egentlige styre-program, alltid har fast definerte verdier og ingen mellom-verdier av utgangsdata blir gitt videre til periferien.
Systemets oppgave består således i innlesning av inn-gangenes prosessgjengivelse, behandling av styreprogrammet og utlevering av utgangenes prosessgjengivelse. I selve styre programmet blir nå prosessignalene om prosessgjengivelsen sammenknyttet innbyrdes og dannet alt etter konstellasjonen av inngangs- og utgangssignalene og av programmeringen av utgangssignalene, dvs. av de signaler som styrer prosessen.
Da hvert signal fra og til prosessen kan anta to til-stander i elektrisk henseende (strøm flyter eller flyter ikke), svarer der til hvert signal fra prosessperi ferien en bit i prosessgjengivelsen med tilstand null eller ett.
I selve styreprogrammet blir således enkeltbits i prosessgjengivelsen håndtert av prosessorsystemet i samsvar med styrings-oppgaven i den prosess som skal automatiseres. Ved tilsvarende endring av styreprogrammet kan brukeren til enhver tid til-passe systemet etter varierende styreoppgaver.
I forbindelse med den stadige videre utvikling av mikro-prosessorteknikken og dens økende anvendelsesspektrum blir disse lagerprogrammerbare styringer i tiltagende grad også benyttet i lavere områder av automatiseringsteknikk og proses-signalteknikk, hvor vernstyringer hittil har dominert. Brukeren av vernstyringer er vant til uten generelle endringer i styreprogrammet, altså her av vernets ledningsføring, og uten inngrep i selve prosessen forbigående å simulere bestemte prosessignaler for testeformål for å få opplysning f.eks.
om den derved endrede funksjon av styringen eller av prosessen.
En slik fastleggelse av prosessignaler, såkalt "Forcing", bør også være mulig ved lagerprogrammerbare styringer av den innledningsvis angitte art. Fastleggelse eller tvungen fiksering av et inngangssignal fra prosessen eller et utgangs-signal til prosessen på en helt bestemt tilstand for for-arbeidelse skal altså her skje helt uavhengig av sann tilstand av inngangssignalet i selve prosessen eller av utgangs-signalet.
Da såvel utgangs- som inngangssignaler blir ytterligere sammenknyttet, må det også sørges for at der for den videre sammenknytning av utgangssignaler gjøres bruk av den frem-tvungne tilstand og ikke av den som ville resultere f.eks.
av forutgående sammenknytninger.
Det må altså være mulig uten inngrep i selve prosessen
å forespeile visse inngangs- og utgangssignaler for styringen eller å simulere visse utgangssignaler for selve prosessen. Disse signaler må hverken styreprogrammet eller prosessen kunne forandre. Samtidig må de ikke "innfrosne" inn- eller utgangssignaler nå som før kunne behandles på normal måte og også sammenknyttes med de fastlagte inn- eller utgangssignaler .
Dermed har brukeren av styringen fått mulighet for like-dan som ved vernstyringer å fiksere vilkårlige prosessignaler for vilkårlig tid på verdier han ønsker. F.eks. skal en bryter som i virkeligheten er sluttet i prosessen, behandles som om den var åpen, eller en ventil som eventuelt ville bli åpnet av styringen, tilsiktet forbli sluttet for en bestemt tid.
Den foreliggende oppfinnelses oppgave består således
i å gi anvisning på en slik utforming av en styring av den innledningsvis nevnte art at inn- og utgangssignaler og verdier som kan håndteres bitvis på vilkårlig måte, lar seg fastlegge på definerte verdier med liten påkostning og med kort reak-sjonstid. Denne oppgave blir ifølge oppfinnelsen løst ved hjelp av følgende trekk: c) parallelt med bitbrede data i det bitadresserbare datalager kan endringsbits lagres og avspørres i et parallelt
tiIleggslager,
d) alt etter tilstanden av den tilordnede endringsbit kan de bitbrede data ved en programbehandling kunne' endres
eller ikke.
Til hver bit i prosessgjengivelsen og dermed i hvert prosessignal hører således en i endringslageret beliggende bit som tilsier om det tilsvarende signal i prosessgjengivelsen skal behandles som innfrosset eller ikke. Er en bit av prosessgjengivelsen i endringslageretkarakterisertsom innfrosset (forced), må prosessgjengivelsens bit og det tilsvarende periferisignal ikke lenger endres av styreprogrammet eller av prosessgjengivelsestransferen.
Oppfinnelsen vil bli belyst nærmere under henvisning
til tegningen.
Fig. 1 viser strukturen av den lagerprogrammerbare
styring.
Fig. 2 viser den parallelle tilordning av datalager
og endringslager, og
fig. 3 viser funksjonsforløpet for hensyntagen til
endringsbiten.
Ved det foreliggende flerprosessorsystem blir utførelsen av binærkommandoene overlatt en særskilt rask bitprosessor 3, mens en mer langsom ordprosessor 2 derimot utfører de komplekse funksjoner. Ordprosessoren 2 disponerer en periferi-bus 21 som inn- og utleveringsbyggegruppene 1 fra og til prosessen er tilkoblet, og ennvidere en intern systembus 22 hvortil der kan kobles driftssystemlager 4 og via data-penser 8 brukerprogramlager 5 med.styreprogram samt datalager 6 med prosessgjengivelse. Bitprosessoren 3 er likeledes tilkoblet samme bus 22 og har via datapensene 8 utelukkende aksess til brukerprogramlager 5 og datalager 6. Samtrafikken med periferien forløper via ordprosessoren 2, som ved cyklus-grensene alltid deponerer tilstanden av alle inngangs-informa-sjoner fra prosessen inn i det interne datalager 6, og som ut fra de av sammenknytningene resulterende utgangssignaler i datalageret 6 ved slutten av styreprogrammet overfører dem til prosessperiferien. Under forløpet av det nye program arbeides der altså ikke direkte med de egentlige signaler fra prosessperi ferien, men med den interne prosessgjengivelse i datalageret 6. Et slikt system er i prinsippet kjent fra de innledningsvis nevnte publikasjoner, f.eks. Siemens-tids-skrift Energietechnik, 1980, hefte 9, side 361, når det gjelder anvendelsen av ord- og bitprosessor.
Som det ses, er der parallelt med det bitadresserbare datalager hvis bitbrede data der arbeides med, anordnet et tilleggslager 7, hvori endringsbitene kan lagres og kan av-sperres sammen med de bitbrede data i datalageret.
Fastleggelsen av de ønskede bitbrede data i datalageret
6 skjer i første omgang i brukerens betjeningskommandoer til styringen. Disse angir hvilke bits skal fastlegges i prosessgjengivelsen, og hvilken tilstand (null eller ett) informasjonen skal innfryses på.
En slik kommando bevirker at den bit i tilleggslageret
7 som tilsvarer det signal resp. den bit i prosessgjengivelsen som skal fastlegges, blir satt. Tilleggslageret kan i den forbindelse rent fysisk utgjøre en del av selve datalageret. Ved hjelp av kommandoen er vedkommende bit i datalageret 6 dakarakterisertsom fastlagt. I tillegg blir informasjonen fastleggelse på "null" eller "ett" overtatt direkte i pro-sessg jengivelsen , dvs. i datalageret 6. Denne informasjon kan ikke lenger endres unntagen ved tilbaketagelse av kommandoen, dvs. tilbakesetning av den tilsvarende endringsbit i tilleggslageret 7.
Prosessgjengivelsen i datalageret kan endres ved innlesning av inngangssignalene fra prosessen såvel som ved hjelp av styreprogrammet ved tilvisninger til utgangssignaler.
Ved innlesningen av inngangssignaler ved hjelp av ordprosessoren 2 blir derfor bare de bits i prosessgjengivelsen i datalageret 6 aktualisert som ikke erkarakterisertsom fastlagt. Prosessoren 2 leser altså i første omgang i lageret 7 om den bit som skal aktualiseres, er fastlagt eller ikke. Hvis ja, er der ikke mer å gjøre, hvis nei, blir det tilsvarende periferisignal å overta som binærsignal i prosessgjengivelsen.
Endring av fastlagte bits ved hjelp av selve styringsprogrammet blir forhindret ved undertrykkelse av skrivesignalet til prosessgjengivelsens datalager 6 ved tilvisninger til fastlagte utgangssignaler, mellommarkører etc. Således blir skrivende aksess, dvs. tilvisninger til samtlige bithåndterbare data/som markører, utganger osv. (jfr. fig. 2) bare utført når den tilsvarende bit erkarakterisert vedhjelp av tilleggslageret 7 som ikke fastlagt.
Da verdiene fra prosessgjengivelsen i datalageret 6
selv ved fastlagte signaler uten innskrenkning kan overtas av prosessoren 2 resp. prosessoren 3, kan også alle fastlagte data med sin fastlagte verdi sammenknytes videre.
Ved setting av en bit i tilleggslageret 7 blir den tilsvarende bit i prosessgjengivelsen således bare for varigheten av fastleggelsesfunksjonen fast innskrevet resp. tvungent fiksert på den faste verdi. Tilleggspåkostningen består i et ekstra lagerbehov analogt med størrelsen av prosessgjengivelsen resp. de bithåndterte data som skal fastlegges,
slik det fremgår av fig. 2. Brukeren av tradisjonelle vernstyringer behøver således ved anvendelse av styringer på basis av mikroprosessorsystemer ikke å gi avkall på muligheten for fastleggelse av prosessignaltilstander.
Det funksjonsforløp som fremkommer ved innlesning og utlevering av prosessgjengivelsen til periferien og ved behandlingen av styreprogrammet, er for oversiktens skyld påny sammenfattet i forløpsdiagrammet på fig. 3.
Claims (1)
- Lagerprogrammerbar styring med cyklisk gjennomløpende program bestående av minst:a) prosessorer til behandling av kommandoer,b) brukerprogramlager, dri ftsprogramlager og datalager med prosessgjengivelse som tjener til behandling av kommandoer og har form av bitbrede data,karakterisert ved følgende trekk:c) parallelt med de bitbrede data i det bitadresserbare datalager (6) kan endringsbits lagres og avspørres i et parallelt tilgjengelig tilleggslager (7),d) alt etter tilstanden av tilordnede endringsbits kan de bitbrede data endres eller ikke endres ved datatrans-fer mellom periferi (1) og datalager (6) og ved behandling av styreprogrammet.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19833302909 DE3302909A1 (de) | 1983-01-28 | 1983-01-28 | Speicherprogrammierbare steuerung |
Publications (2)
Publication Number | Publication Date |
---|---|
NO834727L true NO834727L (no) | 1984-07-30 |
NO167113B NO167113B (no) | 1991-06-24 |
Family
ID=6189483
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
NO834727A NO167113B (no) | 1983-01-28 | 1983-12-21 | Lagerprogrammerbar styring. |
Country Status (8)
Country | Link |
---|---|
US (1) | US4853891A (no) |
EP (1) | EP0121039B1 (no) |
JP (1) | JPS59144909A (no) |
AT (1) | ATE34855T1 (no) |
DE (2) | DE3302909A1 (no) |
DK (1) | DK34784A (no) |
ES (1) | ES8500477A1 (no) |
NO (1) | NO167113B (no) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5586275A (en) * | 1989-05-04 | 1996-12-17 | Texas Instruments Incorporated | Devices and systems with parallel logic unit operable on data memory locations, and methods |
JPH07319512A (ja) * | 1994-05-26 | 1995-12-08 | Fanuc Ltd | プログラマブル・ロジック・コントローラ |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1124017A (en) * | 1964-12-17 | 1968-08-14 | English Electric Computers Ltd | Data storage apparatus |
US3921146A (en) * | 1973-01-05 | 1975-11-18 | Gen Electric | Programmable data processor and controller system |
US3942158A (en) * | 1974-05-24 | 1976-03-02 | Allen-Bradley Company | Programmable logic controller |
US4058850A (en) * | 1974-08-12 | 1977-11-15 | Xerox Corporation | Programmable controller |
US4064395A (en) * | 1976-08-17 | 1977-12-20 | Cincinnati Milacron Inc. | Machine control system employing a programmable machine function controller |
FR2395671A1 (fr) * | 1977-06-21 | 1979-01-19 | Mecelec Sa | Perfectionnements au reglage des installations de chauffage electrique |
JPS5568000A (en) * | 1978-11-13 | 1980-05-22 | Ibm | Maintenance and protection of control storage capable of writing |
-
1983
- 1983-01-28 DE DE19833302909 patent/DE3302909A1/de not_active Withdrawn
- 1983-12-21 NO NO834727A patent/NO167113B/no unknown
-
1984
- 1984-01-04 US US06/568,115 patent/US4853891A/en not_active Expired - Lifetime
- 1984-01-16 EP EP84100396A patent/EP0121039B1/de not_active Expired
- 1984-01-16 AT AT84100396T patent/ATE34855T1/de not_active IP Right Cessation
- 1984-01-16 DE DE8484100396T patent/DE3471776D1/de not_active Expired
- 1984-01-26 DK DK34784A patent/DK34784A/da not_active Application Discontinuation
- 1984-01-27 ES ES529243A patent/ES8500477A1/es not_active Expired
- 1984-01-27 JP JP59013220A patent/JPS59144909A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
DE3302909A1 (de) | 1984-08-02 |
NO167113B (no) | 1991-06-24 |
DK34784D0 (da) | 1984-01-26 |
EP0121039B1 (de) | 1988-06-01 |
EP0121039A3 (en) | 1985-07-31 |
ATE34855T1 (de) | 1988-06-15 |
ES529243A0 (es) | 1984-10-01 |
US4853891A (en) | 1989-08-01 |
EP0121039A2 (de) | 1984-10-10 |
JPS59144909A (ja) | 1984-08-20 |
DK34784A (da) | 1984-07-29 |
DE3471776D1 (en) | 1988-07-07 |
ES8500477A1 (es) | 1984-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4179737A (en) | Means and methods for providing greater speed and flexibility of microinstruction sequencing | |
US4361868A (en) | Device for increasing the length of a logic computer address | |
US5093783A (en) | Microcomputer register bank accessing | |
US5408637A (en) | Emulation techniques giving necessary information to a microcomputer to perform software debug and system debug even for incomplete target system | |
NO168497B (no) | Sentral behandlingsenhet i databehandlingssystemer med "pipeline"-arkitektur. | |
US4592010A (en) | Memory-programmable controller | |
NO834727L (no) | Lagerprogrammerbar styring. | |
US4459662A (en) | Microcomputer having ROM mass memory for downloading main RAM memory with microcomputer instructions | |
US4525776A (en) | Arithmetic logic unit arranged for manipulating bits | |
EP0010196B1 (en) | Control circuit and process for digital storage devices | |
US3631401A (en) | Direct function data processor | |
JPS59136851A (ja) | デ−タ処理装置 | |
US4694419A (en) | Programmable controller with direct to plant addressing | |
JPS59142610A (ja) | ストア−ド・プログラム式制御装置 | |
JPS5866112A (ja) | コンピユ−タシステム | |
US4703413A (en) | Method and apparatus for modification of a single bit in a bit-addressable computer system | |
EP0127830B1 (en) | Microprocessor system with a multibyte system bus | |
JPS6410854B2 (no) | ||
CA1155232A (en) | Pipelined digital signal processor using a common data and control bus | |
JPS6289294A (ja) | アドレスデコ−ド回路 | |
JPS5837746A (ja) | 条件判定処理装置 | |
JPS5856123B2 (ja) | シ−ケンス制御装置 | |
JPS62134754A (ja) | セルアレイプロセツサ | |
JPS61153737A (ja) | デ−タ処理装置 | |
Garrow et al. | 16-bit single-board computer maintains 8-bit family ties |