JPH01243111A - ビット列比較方式 - Google Patents
ビット列比較方式Info
- Publication number
- JPH01243111A JPH01243111A JP7075888A JP7075888A JPH01243111A JP H01243111 A JPH01243111 A JP H01243111A JP 7075888 A JP7075888 A JP 7075888A JP 7075888 A JP7075888 A JP 7075888A JP H01243111 A JPH01243111 A JP H01243111A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- bit string
- string
- register
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 description 11
- 230000010365 information processing Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理システム分野に利用される。
特に大型コンピュータの機械命令等に利用される。
本発明は、情報処理システムの演算方式に関し、特にビ
ット列データの比較演算を行うビット列比較方式に関す
る。
ット列データの比較演算を行うビット列比較方式に関す
る。
本発明は、同一のビット長を有する第一ビット列と第二
ビット列とを比較し比較結果を出力するビット列比較方
式において、 前記第一および第二ビット列の相対応するビットごとに
比較演算を行い、所定の判定基準に基づいて、■両ビッ
ト列は等しい、■第一ビット列は第二ビット列より小さ
い、■第一ビット列は第二ビット列より大きい、■両ビ
ット列には大小関係は不定の四つのうちのいずれか一つ
に判定し所定の判定出力を出力することにより、 従来困難であったビットごとに異なった意味を持つビッ
ト列の比較、または二つのビット列間に順序関係が定義
されていないようなビット列の比較も簡単に行えるよう
にしたものである。
ビット列とを比較し比較結果を出力するビット列比較方
式において、 前記第一および第二ビット列の相対応するビットごとに
比較演算を行い、所定の判定基準に基づいて、■両ビッ
ト列は等しい、■第一ビット列は第二ビット列より小さ
い、■第一ビット列は第二ビット列より大きい、■両ビ
ット列には大小関係は不定の四つのうちのいずれか一つ
に判定し所定の判定出力を出力することにより、 従来困難であったビットごとに異なった意味を持つビッ
ト列の比較、または二つのビット列間に順序関係が定義
されていないようなビット列の比較も簡単に行えるよう
にしたものである。
〔従来の技術〕
従来、この種のビット列比較方式としては、与えられた
二つのビット列をおのおの２進数を見て、その大小関係
を比較する方式があった。
二つのビット列をおのおの２進数を見て、その大小関係
を比較する方式があった。
前述した従来のビット列比較方式は、比較対象を２進数
とみなしているので、ビットごとに異なった意味を持つ
ビット列の比較に対しては適当でない欠点があった。
とみなしているので、ビットごとに異なった意味を持つ
ビット列の比較に対しては適当でない欠点があった。
また、２進数どうしの比較となるため、大、小、あるい
は等しいという三つの場合のうち、必ず一つの比較結果
が得られることが想定されており、二つの比較対象の間
に順序関係が定義されていないようなデータ間の比較に
ついては考慮されていない欠点があった。
は等しいという三つの場合のうち、必ず一つの比較結果
が得られることが想定されており、二つの比較対象の間
に順序関係が定義されていないようなデータ間の比較に
ついては考慮されていない欠点があった。
本発明の目的は、前記の欠点を除去することにより、例
えばビットごとに異なった意味を持つビット列の比較、
または二つの比較対象の間に順序関係が定義されていな
いような任意のビット列の比較を簡単に行うことができ
るビット列比較方式を提供することにある。
えばビットごとに異なった意味を持つビット列の比較、
または二つの比較対象の間に順序関係が定義されていな
いような任意のビット列の比較を簡単に行うことができ
るビット列比較方式を提供することにある。
本発明は、同一のビット長を有する第一ビット列および
第二ビット列をそれぞれ入力する第一ビット列入力手段
および第二ビット列入力手段を含むビット列比較方式に
おいて、入力される前記第一ビット列および前記第二ビ
ット列について、（１）対応する各ビットごとにすべて
両者が等しい場合、第一ビット列と第二ビット列とは等
しいと判定、 （２）第一ビット列で「１」を示すビットに対応する第
二ビット列のビットがすべて「１」を示し、かつ第一ビ
ット列で「０」を示す少なくとも一つのビットに対応す
る第二ビット列のビットが「１」を示す場合、第一ビッ
ト列が第二ビット列よりも小さいと判定、 （３）第一ビット列で「０」を示すビットに対応する第
二ビット列のビットがすべて「０」を示し、かつ第一ビ
ット列で「１」を示す少なくとも一つのビットに対応す
る第二ビット列のビットが「０」を示す場合、第一ビッ
ト列が第二ビット列より大きいと判定、 （４）第一ビット列で「１」を示す少なくとも一つのビ
ットに対応する第二ビット列のビットが「Ｏ」を示し、
かつ第一ビット列で「０」を示す少なくとも一つのビッ
トに対応する第二ビット列のビットが「１」を示す場合
、大小関係は不定であると判定、 の四つの判定基準に基づいて相対応するビットごとに比
較演算を行い所定の判定出力を出力する比較演算手段を
含むことを特徴とする。
第二ビット列をそれぞれ入力する第一ビット列入力手段
および第二ビット列入力手段を含むビット列比較方式に
おいて、入力される前記第一ビット列および前記第二ビ
ット列について、（１）対応する各ビットごとにすべて
両者が等しい場合、第一ビット列と第二ビット列とは等
しいと判定、 （２）第一ビット列で「１」を示すビットに対応する第
二ビット列のビットがすべて「１」を示し、かつ第一ビ
ット列で「０」を示す少なくとも一つのビットに対応す
る第二ビット列のビットが「１」を示す場合、第一ビッ
ト列が第二ビット列よりも小さいと判定、 （３）第一ビット列で「０」を示すビットに対応する第
二ビット列のビットがすべて「０」を示し、かつ第一ビ
ット列で「１」を示す少なくとも一つのビットに対応す
る第二ビット列のビットが「０」を示す場合、第一ビッ
ト列が第二ビット列より大きいと判定、 （４）第一ビット列で「１」を示す少なくとも一つのビ
ットに対応する第二ビット列のビットが「Ｏ」を示し、
かつ第一ビット列で「０」を示す少なくとも一つのビッ
トに対応する第二ビット列のビットが「１」を示す場合
、大小関係は不定であると判定、 の四つの判定基準に基づいて相対応するビットごとに比
較演算を行い所定の判定出力を出力する比較演算手段を
含むことを特徴とする。
入力された第一ビット列と第二ビット列についてそれぞ
れ相対応するビｙ）ごとに比較を行うと、次の四つの場
合のいずれかに区分される。
れ相対応するビｙ）ごとに比較を行うと、次の四つの場
合のいずれかに区分される。
（１）各ビットごとにすべて両者が等しい場合。
この場合は２進数表示で両ビット列が等しい場合で、両
ビット列は等しいと判定される。
ビット列は等しいと判定される。
（２）第一ビット列で「１」を示すビットに対応する第
二ビット列のビットがすべて「１」を示し、かつ第一ビ
ット列で「０」を示す少なくとも一つのビットに対応す
る第二ビット列のビットが「１」を示す場合。この場合
は２進数表示テ第−ビット列が第二ビット列より必ず小
さい場合で、第一ビット列は第二ビット列より小さいと
判定される。
二ビット列のビットがすべて「１」を示し、かつ第一ビ
ット列で「０」を示す少なくとも一つのビットに対応す
る第二ビット列のビットが「１」を示す場合。この場合
は２進数表示テ第−ビット列が第二ビット列より必ず小
さい場合で、第一ビット列は第二ビット列より小さいと
判定される。
（３） 第一ビット列で「０」を示すビットに対応す
る第二ビット列のビットがすべて「０」を示し、かつ第
一ビット列で「１」を示す少なくとも一つのビットに対
応する第二ビット列のビットが「０」を示す場合。この
場合は２進数表示で第一ビット列が第二ビット列より必
ず大きい場合で、第一ビット列は第二ビット列よりも大
きいと判定される。
る第二ビット列のビットがすべて「０」を示し、かつ第
一ビット列で「１」を示す少なくとも一つのビットに対
応する第二ビット列のビットが「０」を示す場合。この
場合は２進数表示で第一ビット列が第二ビット列より必
ず大きい場合で、第一ビット列は第二ビット列よりも大
きいと判定される。
（４）第一ビット列で「１」を示す少なくとも一つのビ
ットに対応する第二ビット列のビットが「０」を示し、
かつ第一ビット列で「０」を示す少なくとも一つのビッ
トに対応する第二ビット列のピントが「１」を示す場合
。この場合は２進数表示で第一ビット列が第二ビｙ）列
より小さい場合も大きい場合も存在しその大小関係を確
定できない場合で、大小関係は不定であると判定される
。
ットに対応する第二ビット列のビットが「０」を示し、
かつ第一ビット列で「０」を示す少なくとも一つのビッ
トに対応する第二ビット列のピントが「１」を示す場合
。この場合は２進数表示で第一ビット列が第二ビｙ）列
より小さい場合も大きい場合も存在しその大小関係を確
定できない場合で、大小関係は不定であると判定される
。
従って、比較演算手段により、前記判定基準に基づいて
比較演算を行い、所定の判定出力を出力することにより
、例えばビア）ごとに異なった意味を持つビット列の比
較、あるいはビット列間に順序関係が定義されていない
ような任意のビ・ント列の比較を行うことが可能となる
。
比較演算を行い、所定の判定出力を出力することにより
、例えばビア）ごとに異なった意味を持つビット列の比
較、あるいはビット列間に順序関係が定義されていない
ような任意のビ・ント列の比較を行うことが可能となる
。
以下、本発明の実施例について図面を参照して説明する
。
。
図は本発明の一実施例を示すブロック構成図である。
本実施例は、同一のビット長を有する第一ビ・ソト列３
１および第二ビット列３２をそれぞれ入力する第一ビッ
ト列入力手段としてのレジスタ１１および第二ビット列
入力手段としてのレジスタ１２を含むビット列比較方式
において、 入力された第一ビット列３１および第二ビット列３２に
ついて、前述の四つの判定基準に基づいて相対応するビ
ットごとに比較演算を行い所定の判定出力３３を出力す
る比較演算手段２０を含んでいる。
１および第二ビット列３２をそれぞれ入力する第一ビッ
ト列入力手段としてのレジスタ１１および第二ビット列
入力手段としてのレジスタ１２を含むビット列比較方式
において、 入力された第一ビット列３１および第二ビット列３２に
ついて、前述の四つの判定基準に基づいて相対応するビ
ットごとに比較演算を行い所定の判定出力３３を出力す
る比較演算手段２０を含んでいる。
そして、比較演算手段２０は、マスク演算器２１および
２２と、比較器２３および２４と、レジスタ２５とを含
んでいる。
２２と、比較器２３および２４と、レジスタ２５とを含
んでいる。
本発明の特徴は、図において、前述の判定基準に基づい
て比較演算を行う比較演算手段２０を設けたことにある
。
て比較演算を行う比較演算手段２０を設けたことにある
。
次に、本実施例の動作を、図に示すように、第一ビット
列３１としてｒｌ ０１０Ｊが、第二ビット列３２とし
てｒｏ ０１０Ｊが与えられた場合を例にとって説明す
る。
列３１としてｒｌ ０１０Ｊが、第二ビット列３２とし
てｒｏ ０１０Ｊが与えられた場合を例にとって説明す
る。
まず、レジスター１にｌ”ｌ０ＩＯＪ、レジスター２に
はｒｏ ０１０Ｊが格納される。次に、マスク演算器２
１はレジスター１およびレジスター２に格納されている
値を相対応するビットごとに比較し、レジスタ１１中の
ビットが「１」の場合には「０」を出力し、レジスタ１
１中のビットが「０」の場合には、レジスタ１２中の対
応するビットをそのまま出力する演算を行う。その結果
、マスク演算器２１の出力はｒｏ ＯＯＯＪとなる。
はｒｏ ０１０Ｊが格納される。次に、マスク演算器２
１はレジスター１およびレジスター２に格納されている
値を相対応するビットごとに比較し、レジスタ１１中の
ビットが「１」の場合には「０」を出力し、レジスタ１
１中のビットが「０」の場合には、レジスタ１２中の対
応するビットをそのまま出力する演算を行う。その結果
、マスク演算器２１の出力はｒｏ ＯＯＯＪとなる。
一方マスク演算器２２は、レジスタ１１およびレジスタ
１２に格納されている値を相対応するビットごとに比較
し、レジスタ１１中のビットが「０」の場合には「１」
を出力し、レジスタ１１中のビットが「１」の場合には
レジスタ１２中の対応するビットをそまま出力する演算
を行う。その結果、マスク演算器２２の出力はｒｏ １
１１Ｊとなる。
１２に格納されている値を相対応するビットごとに比較
し、レジスタ１１中のビットが「０」の場合には「１」
を出力し、レジスタ１１中のビットが「１」の場合には
レジスタ１２中の対応するビットをそまま出力する演算
を行う。その結果、マスク演算器２２の出力はｒｏ １
１１Ｊとなる。
さらに、比較器２３は、マスク演算器２１の出力を入力
としてそのすべてのビットが「０」であれば「１」を、
さもなければ「０」を出力する。同様に比較器２４は、
マスク演算器２２の出力を入力としてそのすべてのビッ
トが「１」があれば「１」を、さもなければ「０」を出
力する。この結果、比較器２３および２４の出力は、お
のおの「１」および「０」となり、これがレジスタ２５
の上位および下位の各ビットに格納される。
としてそのすべてのビットが「０」であれば「１」を、
さもなければ「０」を出力する。同様に比較器２４は、
マスク演算器２２の出力を入力としてそのすべてのビッ
トが「１」があれば「１」を、さもなければ「０」を出
力する。この結果、比較器２３および２４の出力は、お
のおの「１」および「０」となり、これがレジスタ２５
の上位および下位の各ビットに格納される。
レジスタ２５は、演算結果の状態をコード化して示すレ
ジスタであり、本実施例においては、第１表に示すよう
に意味づけられているものとする。
ジスタであり、本実施例においては、第１表に示すよう
に意味づけられているものとする。
よって、この場合の比較の結果は、第一ビット列ｒ１０
１０」３１が第二ビット列ｒ００１０」３２よりも大で
あるという判定出力３３が出力されることになる。
１０」３１が第二ビット列ｒ００１０」３２よりも大で
あるという判定出力３３が出力されることになる。
同様にして、第二ビット列３２を変化させた場合の各段
階の出力および比較結果例を第２表に示し、さらに、第
一ビット列３１をｒｌｏｌｏＪとしたとき、第二ビット
列として与えられる１６通りのビットバタンすべてにつ
いての比較結果を第３表に示す。
階の出力および比較結果例を第２表に示し、さらに、第
一ビット列３１をｒｌｏｌｏＪとしたとき、第二ビット
列として与えられる１６通りのビットバタンすべてにつ
いての比較結果を第３表に示す。
なお、本実施例においては、説明の都合上第一および第
二ビット列の長さを４ビツトとしたが、他の場合も同様
である。
二ビット列の長さを４ビツトとしたが、他の場合も同様
である。
また、比較演算手段２０の構成も、本実施例に限られる
ものではなく、例えば、マスク演算器に替えて論理和回
路または論理積回路など、あるいは４ビツトの並列処理
に替えて１ビツトごとの繰り返し処理を用いるなど、種
々の付加変更が可能である。
ものではなく、例えば、マスク演算器に替えて論理和回
路または論理積回路など、あるいは４ビツトの並列処理
に替えて１ビツトごとの繰り返し処理を用いるなど、種
々の付加変更が可能である。
以上説明したように、本発明は、ビットごとの比較を行
い、また大小関係が不定であるという比較結果を許容す
ることによって、ビットごとに異なる意味を持つビット
列に対してこれを２進数として見ない比較方式を提供す
ることができる。特に各ビットを有限集合の要素の在否
と対応づけることにより、本発明のビット比較方式が、
集合間の包含関係の判断に利用できるなど、線型順序関
係を持たない、いわゆる束などの構造に対しても情報処
理システム上で容易に比較ができるようになるなど、任
意のビット列を簡単に比較できる効果がある。
い、また大小関係が不定であるという比較結果を許容す
ることによって、ビットごとに異なる意味を持つビット
列に対してこれを２進数として見ない比較方式を提供す
ることができる。特に各ビットを有限集合の要素の在否
と対応づけることにより、本発明のビット比較方式が、
集合間の包含関係の判断に利用できるなど、線型順序関
係を持たない、いわゆる束などの構造に対しても情報処
理システム上で容易に比較ができるようになるなど、任
意のビット列を簡単に比較できる効果がある。
図は本発明の一実施例を示すブロック構成図。
１１．１２．２５・・・レジスタ、２０・・・比較演算
手段、２１．２２・・・マスク演算器、２３．２４・・
・比較器、３１・・・第一ビニ３ ット列、３２・・・第二ビット列、３３・・・判定出力
。
手段、２１．２２・・・マスク演算器、２３．２４・・
・比較器、３１・・・第一ビニ３ ット列、３２・・・第二ビット列、３３・・・判定出力
。
Claims (1)
- 【特許請求の範囲】 １、同一のビット長を有する第一ビット列および第二ビ
ット列をそれぞれ入力する第一ビット列入力手段（１１
）および第二ビット列入力手段（１２）を含むビット列
比較方式において、 入力される前記第一ビット列および前記第二ビット列に
ついて、 （１）対応する各ビットごとにすべて両者が等しい場合
、第一ビット列と第二ビット列とは等しいと判定、 （２）第一ビット列で「１」を示すビットに対応する第
二ビット列のビットがすべて「１」を示し、かつ第一ビ
ット列で「０」を示す少なくとも一つのビットに対応す
る第二ビット列のビットが「１」を示す場合、第一ビッ
ト列が第二ビット列よりも小さいと判定、 （３）第一ビット列で「０」を示すビットに対応する第
二ビット列のビットがすべて「０」を示し、かつ第一ビ
ット列で「１」を示す少なくとも一つのビットに対応す
る第二ビット列のビットが「０」を示す場合、第一ビッ
ト列が第二ビット列より大きいと判定、 （４）第一ビット列で「１」を示す少なくとも一つのビ
ットに対応する第二ビット列のビットが「０」を示し、
かつ第一ビット列で「０」を示す少なくとも一つのビッ
トに対応する第二ビット列のビットが「１」を示す場合
、大小関係は不定であると判定、 の四つの判定基準に基づいて相対応するビットごとに比
較演算を行い所定の判定出力を出力する比較演算手段（
２０）を 含むことを特徴するビット列比較方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7075888A JP2564881B2 (ja) | 1988-03-24 | 1988-03-24 | ビット列比較方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7075888A JP2564881B2 (ja) | 1988-03-24 | 1988-03-24 | ビット列比較方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01243111A true JPH01243111A (ja) | 1989-09-27 |
| JP2564881B2 JP2564881B2 (ja) | 1996-12-18 |
Family
ID=13440728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7075888A Expired - Lifetime JP2564881B2 (ja) | 1988-03-24 | 1988-03-24 | ビット列比較方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2564881B2 (ja) |
-
1988
- 1988-03-24 JP JP7075888A patent/JP2564881B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2564881B2 (ja) | 1996-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102447636B1 (ko) | 부동 소수점 수를 누산하기 위한 산술 연산을 수행하는 장치 및 방법 | |
| US4761760A (en) | Digital adder-subtracter with tentative result correction circuit | |
| JPH04350724A (ja) | シフト量検出回路 | |
| JPH01243111A (ja) | ビット列比較方式 | |
| EP0568373A2 (en) | Parallelized magnitude comparator | |
| US7599974B2 (en) | Data processing apparatus and method for comparing floating point operands | |
| JPH01220528A (ja) | パリテイ発生器 | |
| US11010159B2 (en) | Bit processing involving bit-level permutation instructions or operations | |
| JP3613466B2 (ja) | データ演算処理装置及びデータ演算処理プログラム | |
| US20240069868A1 (en) | Mac operator related to correcting a computational error | |
| US7469265B2 (en) | Methods and apparatus for performing multi-value range checks | |
| JP2889244B2 (ja) | 画像処理装置 | |
| GB1565460A (en) | Fibonacci code adders | |
| JP2674507B2 (ja) | ビット誤り数算出回路 | |
| JPS63197218A (ja) | プライオリテイ・エンコ−ダ | |
| Fosdick et al. | IEEE Arithmetic Short Reference | |
| KR200222599Y1 (ko) | 부동소숫점형식정규화기 | |
| JPS62182841A (ja) | 平方根演算方式 | |
| JPH02212927A (ja) | ２進整数乗算処理方法 | |
| CA1127313A (en) | Fibonacci p-code parallel adder | |
| JPH0250220A (ja) | 集約演算処理機構 | |
| JPH02259827A (ja) | レコード編集方式 | |
| JPS5839336B2 (ja) | 自動制御系のデイジタル処理方式 | |
| JPS61275936A (ja) | 条件決定装置 | |
| JPS62288936A (ja) | 十進数演算における条件コ−ド生成方式 |