JPS62288936A - 十進数演算における条件コ−ド生成方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 〔概　要〕 ２つの十進数の加減算を行う際に、その演算結果の判定
あるいは分岐条件の判定などに使用される条件コードと
して〔ａ＋演算結果に桁上がりあるいは桁借りが生じた
ときに“１”となる条件コーＦＣと、（ｂｌ演算される
第１の数が正のとき“０″に、負のとき“１”となる条
件コードＮと、ｆｃｌ演算結果の各桁がＯのときに““
１”となる条件コーＦＺと、（ｄｌ上記２つの数の加算
を行うときには上記第２の条件コードＮと第３の条件コ
ードＺとの論理積であり、減算を行うときにはこの論理
積と上記第１の条件コードＣとの論理和である第４の条
件コードＶとを生成することにより、２つの十進数の大
小比較あるいは誤りのチェックなどを容易に行えるよう
にした。

〔産業上の利用分野〕

２つの十進数の加減算を行う演算装置における条件コー
ドの生成方式に関する。

〔従来の技術〕

従来の十進数加減算においては、加算命令および減算命
令がそれぞれ別個に使用されていたために演算結果につ
いての処理、例えば“−０″の処理、減算における桁借
りが生じたときの正負符号の反転および補数の生成、な
どを容易に実行することができたが、演算のみを指定す
る命令と加算あるいは減算を指示する手段とを組み合わ
せて使用するような演算方式においては上記のような処
理を実行するためにその演算が加算であったかあるいは
減算であったかを識別せねばならず、上記の演算のみを
指定する命令を使用する利点が相殺されてしまう。

また、十進数についての演算結果は数値と符号との組合
わせによって示されるために“−〇”がその結果として
得られることがあるので、第１表に示す２進数の処理を
対象として従来用いられている分岐条件表のＧｒｅａｔ
ｅｒ　ｏｒ　Ｅｑｕａｌ、Ｌｅｓｓにおいてはそのまま
十進数の演算に適用することができないという欠点があ
った。なおこの表の左欄には意味を、右欄にはその分岐
条件を示した。

（第１表〕 ここで、Ｃは桁上がりあるいは桁借りのとき“１”の条
件コード、Ｎは第１の数値の正負の符号で正のとき“０
”の条件コード、Ｚは演算結果の全ての桁が０のとき“
１”の条件コードであって本発明のＣ，Ｎ、Ｚとそれぞ
れ同一の条件コードである。

〔発明が解決しようとする問題点〕

本発明は上記の欠点を除去し、演算結果の処理が容易で
あり、また上記の２進数についての分岐表を十進数の演
算についても適用しうるようにするものである。

〔問題点を解決するための手段〕

本発明においては、上記３つの条件コードと第４の条件
コード■として、２つの数の加算を行うときには上記第
２の条件コードＮと第３の条件コードＺとの論理積であ
り、減算を行うときにはこの論理積と上記第１の条件コ
ードＣとの論理和である条件コードを生成するようにし
た。

第１図は本発明による条件コードの生成を模式的に示し
たもので、第１の条件コードＣは十進数演算回路１の演
算において桁上がりあるいは桁借りが生じたか否かによ
り生成され、第２の条件コードＮは第１の数値Ａの正負
の符号に基づいて生成され、第３の条件コードＺは上記
十進数演算回路１の演算結果の数が全ての桁でＯである
か否かにより生成される。

本発明の要点である第４の条件コードＶは、上記数値Ａ
の正負を示す条件コードＮと十進数演算回路１の演算結
果の数を示す条件コードＺとの論理積をＡＮＤ回路２で
とり、また、このＡＮＤ回路２の出力と上記桁上がりあ
るいは桁借りを示す条件コードＣとの論理和をＯＲ回路
３でとり、このＡＮＤ回路２およびＯＲ回路３の出力を
それぞれＡＮＤ回路４．５の一方の入力端子に与えると
ともに、加算あるいは減算を示す信号をこのＡＮＤ回路
４の他方の入力端子とＡＮＤ回路５の反転入力端子にそ
れぞれ印加することにより生成される。

〔作　用〕

上記のように生成された４つの条件コードは、十進数演
算回路の演算結果の処理あるいは分岐条件として用いら
れる。

〔実施例〕

第２図は本発明の実施例を示すもので、レジスタ１１１
には第１の数値Ａとその正負を示す符号が、またレジス
タ１１２には第２の数値Ｂとその正負を示す符号がスト
アされ、十進数演算回路１２によって演算が行われる、
その結果桁上がりあるいは桁借りが発生ずるとＣ）Ｒ回
路１３を介して第１の条件コードＣが出力される。

レジスタ１１１にストアされた数値への符号は符号チェ
ック回路１４により誤りがチェックされた後ＡＮＤ回路
１５を経て条件コードＮとして出力されるが、このＡＮ
Ｄ回路１５の他方の入力端子には符号付の十進数の演算
の際にのみ“１”が入力されるので、符号の付かない十
進数の演算の場合にはこの条件コードＮは常に０″であ
る。

十進数演算回路１２からの演算結果の数はその各桁の値
が“０”であることを識別するためにＯＲ回路１６によ
り各桁の出力が全て０であるときにのみインバータ１７
から““１”が出力されるよう°にし、このインバータ
１７の出力は条件コードＺとして用いられる。

前記ＯＲ回路１３の出力である条件コードＣは加算ある
いは減算を指示する信号とＡＮＤ回路１８で論理積をと
られ、一方ＡＮＤ回路１５の出力である条件コードＮは
インバータ１７の出力である条件コードＺとＡＮＤ回路
１９によって論理積がとられ、これらのＡＮ’Ｄ回路１
８．１９の出力はＯＲ回路２０によって、条件コートＮ
と条件コードＺの論理積と条件コードＣと加算・減算を
指定する信号の論理積との論理和として第４の条件コー
ド■を出力する。

なお、これらの条件コードＣ，ＶＸＺ、Ｎはそれぞれレ
ジスタ２１．２２．２３．２４にストアされて処理に使
用される。

〔発明の効果〕

本発明により生成された４つの条件コードは、十進数演
算回路の演算結果についての符号の反転および補数への
変換などに使用されるほが、前記の分岐条件の判断に２
進数におけると同様に使用することができるので、プロ
グラムの作成が容易になり、また加算・減算を直接指定
しない演算命令を使用することができるという格別の効
果を達成することができる。

【図面の簡単な説明】

第１図は本発明の原理を模式的に示す図、第２図は本発
明の実施例を示すブロック図である。 肺視閏 第１■

Claims (1)

1. 【特許請求の範囲】 ２つの十進数の加減算（Ａ±Ｂ）を行う際に、（ａ）演
   算結果に桁上がりあるいは桁借りが生じたときに“１”
   となる第１の条件コード（Ｃ）と、 （ｂ）演算される第１の数（Ａ）が正のとき“０”に、
   負のとき“１”となる第２の条件コード（Ｎ）と、 （ｃ）演算結果の各桁が０のときに“１”となる第３の
   条件コード（Ｚ）と、 （ｄ）上記２つの数の加算を行うときには上記第２の条
   件コード（Ｎ）と第３の条件コード（Ｚ）との論理積で
   あり、減算を行うときにはこの論理積と上記第１の条件
   コード（Ｃ）との論理和である第４の条件コード（Ｖ）
   と を生成するようにしたことを特徴とする十進数演算にお
   ける条件コード生成方式。