JPS61224036A - 演算装置 - Google Patents
演算装置Info
- Publication number
- JPS61224036A JPS61224036A JP60066155A JP6615585A JPS61224036A JP S61224036 A JPS61224036 A JP S61224036A JP 60066155 A JP60066155 A JP 60066155A JP 6615585 A JP6615585 A JP 6615585A JP S61224036 A JPS61224036 A JP S61224036A
- Authority
- JP
- Japan
- Prior art keywords
- arithmetic
- result
- overflow
- arithmetic unit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/50—Adding; Subtracting
- G06F7/505—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination
- G06F7/506—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination with simultaneous carry generation for, or propagation over, two or more stages
- G06F7/507—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination with simultaneous carry generation for, or propagation over, two or more stages using selection between two conditionally calculated carry or sum values
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/499—Denomination or exception handling, e.g. rounding or overflow
- G06F7/49905—Exception handling
- G06F7/4991—Overflow or underflow
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/499—Denomination or exception handling, e.g. rounding or overflow
- G06F7/49905—Exception handling
- G06F7/4991—Overflow or underflow
- G06F7/49915—Mantissa overflow or underflow in handling floating-point numbers
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Mathematical Optimization (AREA)
- General Engineering & Computer Science (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は固定小数点演算を行なうための演算゛装置に関
する。
する。
（従来の技術）
従来、固定小数点数の演算においてオーバーフローの検
出演算結果が決定した後に行々われていた。
出演算結果が決定した後に行々われていた。
第２図は上述の演算装置の従来例を示したものである。
従来装置は、第１オペランド格納レジスタ２１、反転器
２２、選択回路２３、第２オペランド格納レジスタ２４
、演算指示格納フリップフロップ２５、キャリー入力′
″ｌ”の演算器２６、キャリー入力″″Ｏ′の演算器２
７、選択回路２８、演算結果格納レジスタ２９、オーバ
ーフロー検出回路３０およびオーバーフロー検出結果格
納フリップフロップ３１から構成されている。
２２、選択回路２３、第２オペランド格納レジスタ２４
、演算指示格納フリップフロップ２５、キャリー入力′
″ｌ”の演算器２６、キャリー入力″″Ｏ′の演算器２
７、選択回路２８、演算結果格納レジスタ２９、オーバ
ーフロー検出回路３０およびオーバーフロー検出結果格
納フリップフロップ３１から構成されている。
図において、演算指示信号１００’として引き算を指示
する゛】 ”が入力すると、これが演算指示格納フリッ
プフロップ２５にセットされるとともに選択回路２３は
第２オペランドＢの反転出力２００１”ｉ選択し、その
補数百が第２オペランド格納レジスタ２４に格納される
。足し算を指示する′″０”が入力すると同じく演算指
示格納フリップフロップ２５にセットされるとともに選
択回路２３は第２オペランドＢの出力２０００’を選択
し、Ｂが第２オペランド格納レジスタ２４に格納される
。演算器２６はキャリーがある場合、す々わち＠ｌ”の
ときの演算器、演算器２７はキャリーがない場合、すな
わち”０”のときの演算器である。各演算器２６．２７
は各オペランドＡ、Ｂの演算を行彦い、それらの出力は
、選択回路２８により選択される。引き算の場合は演算
指示格納フリップフロップ２５の出力は１１”であるの
でキャリーがある場合の演算器２６の出力結果が、足し
算の場合は１０”であるのでキャリーがない場合の演算
器２７の出力結果が演算結果格納レジスタ２９に格納さ
れる。
する゛】 ”が入力すると、これが演算指示格納フリッ
プフロップ２５にセットされるとともに選択回路２３は
第２オペランドＢの反転出力２００１”ｉ選択し、その
補数百が第２オペランド格納レジスタ２４に格納される
。足し算を指示する′″０”が入力すると同じく演算指
示格納フリップフロップ２５にセットされるとともに選
択回路２３は第２オペランドＢの出力２０００’を選択
し、Ｂが第２オペランド格納レジスタ２４に格納される
。演算器２６はキャリーがある場合、す々わち＠ｌ”の
ときの演算器、演算器２７はキャリーがない場合、すな
わち”０”のときの演算器である。各演算器２６．２７
は各オペランドＡ、Ｂの演算を行彦い、それらの出力は
、選択回路２８により選択される。引き算の場合は演算
指示格納フリップフロップ２５の出力は１１”であるの
でキャリーがある場合の演算器２６の出力結果が、足し
算の場合は１０”であるのでキャリーがない場合の演算
器２７の出力結果が演算結果格納レジスタ２９に格納さ
れる。
（発明が解決しようとする問題点）
従来の装置はこのように演算結果が一義的に決定したあ
とにオーバーフロー検出を行なっている。すなわちオー
バーフロー検出回路３ｏではオーバーフローを起してい
るか検出し、その結果をオーバーフロー検出結果格納フ
リップフロップ３】に格納している。したがって、オー
バーフロー検出に長い時間がかかるという欠点があった
。
とにオーバーフロー検出を行なっている。すなわちオー
バーフロー検出回路３ｏではオーバーフローを起してい
るか検出し、その結果をオーバーフロー検出結果格納フ
リップフロップ３】に格納している。したがって、オー
バーフロー検出に長い時間がかかるという欠点があった
。
本発明の目的はオーバーフロー検出に従来程時間を要す
ることのない演算装置を提供することにある。
ることのない演算装置を提供することにある。
（問題点を解決するための手段）
前記目的を達成するために本発明による演算装置は第１
の演算器では下位桁からキャリー入力がある場合の演算
を行ない、第２の演算器ではキャリー入力がない場合の
演算を行ない、実際のキャリー入力有無の情報により前
記第１または第２の演算器出力結果を選択し、その出力
結果を演算結果レジスタ格納レジスタに格納する、固定
小数点数の演算装置において、前記第１と第２の演算器
出力結果を選択する動作た並行して、前記第１の演算器
の出力結果と前記第２の演算器の出力結果をそれぞれ別
のオーバーフロー検出回路に導びきオーバーフローの検
出を行ないその各結果を前記実際のキャリー入力有無の
情報により選択しオーバーフロー検出結果格納フリップ
フロップに格納するように構成しである。
の演算器では下位桁からキャリー入力がある場合の演算
を行ない、第２の演算器ではキャリー入力がない場合の
演算を行ない、実際のキャリー入力有無の情報により前
記第１または第２の演算器出力結果を選択し、その出力
結果を演算結果レジスタ格納レジスタに格納する、固定
小数点数の演算装置において、前記第１と第２の演算器
出力結果を選択する動作た並行して、前記第１の演算器
の出力結果と前記第２の演算器の出力結果をそれぞれ別
のオーバーフロー検出回路に導びきオーバーフローの検
出を行ないその各結果を前記実際のキャリー入力有無の
情報により選択しオーバーフロー検出結果格納フリップ
フロップに格納するように構成しである。
（作 用）
前記構成によればオーバーフロー検出の時間を短縮する
ことができ、本発明の目的は完全に達成することができ
る。
ことができ、本発明の目的は完全に達成することができ
る。
（実施例）
次に図面を参照して本発明の詳細な説明する。
第１図は本発明による演算装置の一実施例を示すブロッ
ク図である。
ク図である。
本実施例は第１オペランド格納レジスタ１、反転器２、
選択回路３、第２オペランド格納レジスタ４、演算指示
格納フリップフロップ５、キャリー入力″′１″の演算
器６、キャリー入力“Ｏ＃の演算器７、選択回路８．工
２、オーバーフロー検出回路１０．１１ 、演算結果格
納レジスタ９およびオーバーフロー検出結果格納フリッ
プフロップ１３を含む。
選択回路３、第２オペランド格納レジスタ４、演算指示
格納フリップフロップ５、キャリー入力″′１″の演算
器６、キャリー入力“Ｏ＃の演算器７、選択回路８．工
２、オーバーフロー検出回路１０．１１ 、演算結果格
納レジスタ９およびオーバーフロー検出結果格納フリッ
プフロップ１３を含む。
本実施例において、固定小数点数である第１オペランド
と固定小数点数である第２オペランドの演算は以下のよ
うにして行かわれる。
と固定小数点数である第２オペランドの演算は以下のよ
うにして行かわれる。
第１オペランドＡｆｌ第１オペランド格納レジスタｌに
格納される。一方、第２オペランドＢは、演算指示信号
１００が足し算を指示する＠０”のときそのままの値が
選択回路３により選択され、演算指示信号１００が引き
算を指示する＠１＃のとき、反転器２でその各桁のｌ＃
、”０”を反転したもの、すなわちＢの補数■とじ念も
のが選がされて、第２オペランド格納レジスタ４に格納
される。
格納される。一方、第２オペランドＢは、演算指示信号
１００が足し算を指示する＠０”のときそのままの値が
選択回路３により選択され、演算指示信号１００が引き
算を指示する＠１＃のとき、反転器２でその各桁のｌ＃
、”０”を反転したもの、すなわちＢの補数■とじ念も
のが選がされて、第２オペランド格納レジスタ４に格納
される。
レジスタｌおよびレジスタ４に格納されたＡおよ、びＢ
またはＢは演算器６および演算器７で加算される。
またはＢは演算器６および演算器７で加算される。
演算器６は最小桁へのキャリーがある場合（キャリー入
力“１ ”）の加算、つま夕足し算のときＡ＋Ｂ＋
１．引き算のときＡ＋Ｂ＋１の加算を性力う。
力“１ ”）の加算、つま夕足し算のときＡ＋Ｂ＋
１．引き算のときＡ＋Ｂ＋１の加算を性力う。
一方、演算器７の側は最小桁へのキャリーがない場合（
ヤヤリー入力゛０”ンの加算、つまシ足し算のときＡ＋
Ｂ、引き算のときｈ＋Ｈの加算を打力う。
ヤヤリー入力゛０”ンの加算、つまシ足し算のときＡ＋
Ｂ、引き算のときｈ＋Ｈの加算を打力う。
演算器６で演算されたＡ＋Ｂ＋１またはＡ十Ｕ−ｚｌ与
える出力６０００および演算器７で演算されたＡ＋Ｂま
たはＡ十ｎを与える出カフ０００は選択器８の入力に導
かれるとともに演算器６ｏ出力６０００ＨＡ＋Ｂ＋ １
’！たｕＡ＋Ｗ＋１２＞１オーバーフローを起こしてい
るかどうか全検出するオーバーフロー検出回路１０に、
演算器７の出カフ０００ばＡ＋ＢまたはＡ＋Ｂがオーバ
ーフローを起こしているかどうかを検出するオーバーフ
ロー検出回路］１にそれぞれ導かれる。これらのオーバ
ーフロー検出回路１０．１１−の出力は演算指示信号５
ｏｏｏで選択する選択器１２に導かれている。
える出力６０００および演算器７で演算されたＡ＋Ｂま
たはＡ十ｎを与える出カフ０００は選択器８の入力に導
かれるとともに演算器６ｏ出力６０００ＨＡ＋Ｂ＋ １
’！たｕＡ＋Ｗ＋１２＞１オーバーフローを起こしてい
るかどうか全検出するオーバーフロー検出回路１０に、
演算器７の出カフ０００ばＡ＋ＢまたはＡ＋Ｂがオーバ
ーフローを起こしているかどうかを検出するオーバーフ
ロー検出回路］１にそれぞれ導かれる。これらのオーバ
ーフロー検出回路１０．１１−の出力は演算指示信号５
ｏｏｏで選択する選択器１２に導かれている。
演算指示格納フリップフロップ５には足シ算のとき“０
”が、引き算のとき“１ ″が格納される。
”が、引き算のとき“１ ″が格納される。
足し算を行なう場合、前述により第２オペランド格納レ
ジスタ４に第２オペランドＢがそのまま格納され、演算
器７が前述のＡ＋Ｂの演算を行なった結果を信号線７０
００に出力し、オーバーフロー検出回路１１でオーバー
フローラ起コしているかどうかを検出して、オーバーフ
ローを起していれば′】 ″、起こしていなければ′０
１を信号線１１０００に出力する。このとき演算指示信
号１００は足し算であ・る０”を示し、演算指示格納フ
リップフロップ５の出力５０００も足し算である″Ｏ”
を示し、選択回路８は信号線７０００をまた選択回路１
２は信号線］ ］ ０００をそれぞれ選択して、演算結
果格納レジスタ９とオーバーフロー検出結果格納フリッ
プフロップ１３に各々格納する。
ジスタ４に第２オペランドＢがそのまま格納され、演算
器７が前述のＡ＋Ｂの演算を行なった結果を信号線７０
００に出力し、オーバーフロー検出回路１１でオーバー
フローラ起コしているかどうかを検出して、オーバーフ
ローを起していれば′】 ″、起こしていなければ′０
１を信号線１１０００に出力する。このとき演算指示信
号１００は足し算であ・る０”を示し、演算指示格納フ
リップフロップ５の出力５０００も足し算である″Ｏ”
を示し、選択回路８は信号線７０００をまた選択回路１
２は信号線］ ］ ０００をそれぞれ選択して、演算結
果格納レジスタ９とオーバーフロー検出結果格納フリッ
プフロップ１３に各々格納する。
引き算を行なう場合、前述により第２オペランド格納レ
ジスタ４に第２オペランドＢの補数演算を行なった結果
を信号線６０００に出力し、オーバーフロー検出回路１
０でオーバーフローを起こしているかどうかを検出して
オーバーフローを起していれば＠ｌ ”、起こしていな
ければ“Ｏ＃を信号線１００００に出力する。このとき
演算指示信号１００は引き算である“１＃を示し、演算
指示格納フリップフロップ５の出力５０００も引き算で
ある′ｌ ”を示し、選択回路８は信号線６０００をま
た選択回路１２は信号線１００００をそれぞれ選択して
演算結果格納レジスタ９とオーバーフロー検出結果格納
フリップフロップ１３に各々格納する。
ジスタ４に第２オペランドＢの補数演算を行なった結果
を信号線６０００に出力し、オーバーフロー検出回路１
０でオーバーフローを起こしているかどうかを検出して
オーバーフローを起していれば＠ｌ ”、起こしていな
ければ“Ｏ＃を信号線１００００に出力する。このとき
演算指示信号１００は引き算である“１＃を示し、演算
指示格納フリップフロップ５の出力５０００も引き算で
ある′ｌ ”を示し、選択回路８は信号線６０００をま
た選択回路１２は信号線１００００をそれぞれ選択して
演算結果格納レジスタ９とオーバーフロー検出結果格納
フリップフロップ１３に各々格納する。
この例では演算すべきデータのビット幅？、２等分して
（例えば１６ビツト幅の演算においては上位桁側８ビツ
トと下位桁側８ビツトとに２等分して）、下位桁側の演
算と上位桁側の演ｘを同時に平行して行なっている。た
だし、上位桁側の演′Ｘは、下位桁側からのキャリーが
ある場合の演算と下位からのキャリーのいかんにかかわ
らず前もって平行して行なっておき、下位桁から実際に
キャリーが出る時点で実際のキャリーの有無によりその
正しい方を選択して最終出力とする。このような方法に
ょシ、演算時間を短縮することができる。
（例えば１６ビツト幅の演算においては上位桁側８ビツ
トと下位桁側８ビツトとに２等分して）、下位桁側の演
算と上位桁側の演ｘを同時に平行して行なっている。た
だし、上位桁側の演′Ｘは、下位桁側からのキャリーが
ある場合の演算と下位からのキャリーのいかんにかかわ
らず前もって平行して行なっておき、下位桁から実際に
キャリーが出る時点で実際のキャリーの有無によりその
正しい方を選択して最終出力とする。このような方法に
ょシ、演算時間を短縮することができる。
次に第２の実施例を第２図にょシ説明する。
第２図の実施例は、第１オペランド格納レジスタ３４、
第２オペランド格納レジスタ３５、キャリー入力１１
＃の演算器４５、キャリー入力″′０”の演算器５５，
６５、部分的なオーバーフロー検出回路４６，５６，６
６、選択回路４７．５７、全体のオーバーフロー検出回
路４８、オーバーフロー検出結果格納フリップフロップ
４９、および演算結果格納レジスタ５９ヲ含む。
第２オペランド格納レジスタ３５、キャリー入力１１
＃の演算器４５、キャリー入力″′０”の演算器５５，
６５、部分的なオーバーフロー検出回路４６，５６，６
６、選択回路４７．５７、全体のオーバーフロー検出回
路４８、オーバーフロー検出結果格納フリップフロップ
４９、および演算結果格納レジスタ５９ヲ含む。
第２の実施例の固定小数点数の演算は以下のように行な
われる。
われる。
第１オペランドＡは第１オペランド格納レジスタ３４に
、第２オペランドＢＵ第２オペランド格納レジスタ３５
にそれぞれ格納される。この第１オペランド格納レジス
タ３４、第２オペランド格納レジスタ３５に格納された
人およびＢは上位側２５１ 、３５１と下位側２５２
、３５２に分けて出力される。
、第２オペランドＢＵ第２オペランド格納レジスタ３５
にそれぞれ格納される。この第１オペランド格納レジス
タ３４、第２オペランド格納レジスタ３５に格納された
人およびＢは上位側２５１ 、３５１と下位側２５２
、３５２に分けて出力される。
キャリー入力″″１″の演算器４５は、レジスタ３４．
３５の上位側の出力を入力とし最小桁へのキャリーがあ
る場合の加算を行ない、オーバーフロー検出回路４６お
よび選択回路５７へ出力する。
３５の上位側の出力を入力とし最小桁へのキャリーがあ
る場合の加算を行ない、オーバーフロー検出回路４６お
よび選択回路５７へ出力する。
キャリー入力１０”の演算器５５はレジスタ３４゜３５
の上位側の出力を入力とし、最小桁へのキャリーがない
場合の加算を行ないオーツ（−フロー検出回路５６およ
び選択回路５７へ出力する。キャリー入力”０”の演算
器６５はレジスタ３４゜３５の下位側の出力を入力とし
最小桁へのキャリーがない場合の加算を行ない、オーツ
（−フロー検出回路６６および演算結果格納レジスタ５
９に出力すると同時に加算結果のキヤＩＪ−６５３’ｉ
出力する。
の上位側の出力を入力とし、最小桁へのキャリーがない
場合の加算を行ないオーツ（−フロー検出回路５６およ
び選択回路５７へ出力する。キャリー入力”０”の演算
器６５はレジスタ３４゜３５の下位側の出力を入力とし
最小桁へのキャリーがない場合の加算を行ない、オーツ
（−フロー検出回路６６および演算結果格納レジスタ５
９に出力すると同時に加算結果のキヤＩＪ−６５３’ｉ
出力する。
選択回路５７は、演算回路４５と演算回路５５の出力を
演算回路６５のキャリー出力６５３で選択し演算結果格
納レジスタ５９に出力する。選択回路４７は演算回路４
５からの出力のオーツく−フロー検出回路４６の出力と
演算回路５５からの出力のオーバーフロー検出回路５６
の出力を演算回路６５のキャリー出力６５３で選択し、
全体のオーバーフロー検出回路４８に出力する。全体の
オーバーフロー検出回路４８は選択回路４７の出力と演
算回路６５からの出力のオーバーフロー検出回路６６の
出力よシ全体の加算結果のオーバーフローを求め、オー
バーフロー検出結果格納フリップフロップ４９に格納す
る。
演算回路６５のキャリー出力６５３で選択し演算結果格
納レジスタ５９に出力する。選択回路４７は演算回路４
５からの出力のオーツく−フロー検出回路４６の出力と
演算回路５５からの出力のオーバーフロー検出回路５６
の出力を演算回路６５のキャリー出力６５３で選択し、
全体のオーバーフロー検出回路４８に出力する。全体の
オーバーフロー検出回路４８は選択回路４７の出力と演
算回路６５からの出力のオーバーフロー検出回路６６の
出力よシ全体の加算結果のオーバーフローを求め、オー
バーフロー検出結果格納フリップフロップ４９に格納す
る。
この実施例は演算器を下位側と上位側に分けてキャリー
がある場合とない場合のそれぞれを求めておき、下位側
からのキャリーで選択することによって演算時間を短縮
している。２分割した加算器を例に上げたが分割数をふ
やしたシ、また最下位にもキャリー入力を持たせ加減の
演算指示信号で選択するような構成した加減算器も考え
られる。
がある場合とない場合のそれぞれを求めておき、下位側
からのキャリーで選択することによって演算時間を短縮
している。２分割した加算器を例に上げたが分割数をふ
やしたシ、また最下位にもキャリー入力を持たせ加減の
演算指示信号で選択するような構成した加減算器も考え
られる。
（発明の効果］
以上、説明したように本発明は固定小数点演算色演算結
果がオーバーフローしていることを検出する動作とをオ
ーバーラツプして行なうことにより、オーバーフローの
検出を早く行なうことができる。またこのときオーバー
フローが検出された場合は演算結果に定数を入れるとい
うような演算回路においてはオーバーフローの検出を早
く行なうことによって演算時間全短縮することができる
効果がある。
果がオーバーフローしていることを検出する動作とをオ
ーバーラツプして行なうことにより、オーバーフローの
検出を早く行なうことができる。またこのときオーバー
フローが検出された場合は演算結果に定数を入れるとい
うような演算回路においてはオーバーフローの検出を早
く行なうことによって演算時間全短縮することができる
効果がある。
第１図は本発明による演算装置の一実施例を示すブロッ
ク図、第２図は本発明の第二の実施例を示すブロック図
、第３図は従来の演算装置のブロック図である。 ｌ・・・第１オペランド格納レジスタ ２・・・反転器 ３，８．１２・・・選択回路４・・
・第２オペランド格納レジスタ ５・・・演算指示格納フリップフロップ６・・・キャリ
ー入力“１ ＃の演算器７・・・キャリー入力“０″の
演算器 ９・・・演算結果格納レジスタ １０ 、１１・・・オーバーフロー検出回路１３・・・
オーバーフロー検出結果格納フリップフロップ ３４・・・第１オペランド格納レジスタ３５…第２オペ
ランド格納レジスタ ４５・・・キャリー入力″″１”の演算器５５．６５・
・・キャリー入力＠０＃の演算器４６、５６．６６・・
・部分的なオーバーフロー検出回路 ４７．５７・・・選択回路 ４８・・・全体のオーバーフロー検出回路４９・・・オ
ーバーフロー検出結果格納フリップフロップ ５９・・・演算結果格納レジスタ 特許出願人 日本電気株式会社 代理人 弁理士 井 ノ ロ 壽２１図 ２２図
ク図、第２図は本発明の第二の実施例を示すブロック図
、第３図は従来の演算装置のブロック図である。 ｌ・・・第１オペランド格納レジスタ ２・・・反転器 ３，８．１２・・・選択回路４・・
・第２オペランド格納レジスタ ５・・・演算指示格納フリップフロップ６・・・キャリ
ー入力“１ ＃の演算器７・・・キャリー入力“０″の
演算器 ９・・・演算結果格納レジスタ １０ 、１１・・・オーバーフロー検出回路１３・・・
オーバーフロー検出結果格納フリップフロップ ３４・・・第１オペランド格納レジスタ３５…第２オペ
ランド格納レジスタ ４５・・・キャリー入力″″１”の演算器５５．６５・
・・キャリー入力＠０＃の演算器４６、５６．６６・・
・部分的なオーバーフロー検出回路 ４７．５７・・・選択回路 ４８・・・全体のオーバーフロー検出回路４９・・・オ
ーバーフロー検出結果格納フリップフロップ ５９・・・演算結果格納レジスタ 特許出願人 日本電気株式会社 代理人 弁理士 井 ノ ロ 壽２１図 ２２図
Claims (1)
- 第１の演算器では下位桁からキャリー入力がある場合の
演算を行ない、第２の演算器ではキャリー入力がない場
合の演算を行ない、実際のキャリー入力有無の情報によ
り前記第１または第２の演算器出力結果を選択し、その
出力結果を演算結果レジスタ格納レジスタに格納する、
固定小数点数の演算装置において、前記第１と第２の演
算器出力結果を選択する動作に並行して、前記第１の演
算器の出力結果と前記第２の演算器の出力結果をそれぞ
れ別のオーバーフロー検出回路に導びきオーバーフロー
の検出を行ないその各結果を前記実際のキャリー入力有
無の情報により選択しオーバーフロー検出結果格納フリ
ップフロップに格納するように構成したことを特徴とす
る演算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60066155A JPH0797312B2 (ja) | 1985-03-29 | 1985-03-29 | 演算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60066155A JPH0797312B2 (ja) | 1985-03-29 | 1985-03-29 | 演算装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61224036A true JPS61224036A (ja) | 1986-10-04 |
| JPH0797312B2 JPH0797312B2 (ja) | 1995-10-18 |
Family
ID=13307689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60066155A Expired - Lifetime JPH0797312B2 (ja) | 1985-03-29 | 1985-03-29 | 演算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0797312B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63204324A (ja) * | 1987-02-19 | 1988-08-24 | Fujitsu Ltd | 浮動少数点乗算方式 |
| EP0780759A1 (en) * | 1995-12-22 | 1997-06-25 | Lucent Technologies Inc. | Elimination of math overflow flag generation delay in an alu |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7428567B2 (en) | 2003-07-23 | 2008-09-23 | Sandbridge Technologies, Inc. | Arithmetic unit for addition or subtraction with preliminary saturation detection |
-
1985
- 1985-03-29 JP JP60066155A patent/JPH0797312B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63204324A (ja) * | 1987-02-19 | 1988-08-24 | Fujitsu Ltd | 浮動少数点乗算方式 |
| EP0780759A1 (en) * | 1995-12-22 | 1997-06-25 | Lucent Technologies Inc. | Elimination of math overflow flag generation delay in an alu |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0797312B2 (ja) | 1995-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950006580B1 (ko) | 나눗셈연산장치 | |
| JPS61237133A (ja) | 演算回路 | |
| JPS61224036A (ja) | 演算装置 | |
| JPS63123125A (ja) | 浮動小数点数の加算装置 | |
| JPS608933A (ja) | 演算処理装置 | |
| JPH0383127A (ja) | １０進除算器 | |
| JPH0352093B2 (ja) | ||
| US6654776B1 (en) | Method and apparatus for computing parallel leading zero count with offset | |
| JPH07104777B2 (ja) | 浮動小数点加減算装置 | |
| JP2591250B2 (ja) | データ処理装置 | |
| JP4428778B2 (ja) | 演算装置及び演算方法並びに計算装置 | |
| JPH0330170B2 (ja) | ||
| JPS63254525A (ja) | 除算装置 | |
| JPS6194144A (ja) | 浮動小数点加算回路 | |
| JPS6126136A (ja) | 浮動小数点加算回路の桁合わせ回路 | |
| JPH0413734B2 (ja) | ||
| JPS63279321A (ja) | マイクロプログラム制御装置 | |
| JPH0426495B2 (ja) | ||
| SU824197A1 (ru) | Вычислительное устройство | |
| JPS6224322A (ja) | 浮動小数点演算装置 | |
| JPS6129020B2 (ja) | ||
| JPS5860354A (ja) | 乗算装置 | |
| JPS5985539A (ja) | 除算処理装置 | |
| JPH0150930B2 (ja) | ||
| JPH05181644A (ja) | 乗算回路 |