JPH0426495B2

JPH0426495B2 -

Info

Publication number: JPH0426495B2
Application number: JP60172877A
Authority: JP
Inventors: Yasuhiko Ibuki
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1985-08-06
Filing date: 1985-08-06
Publication date: 1992-05-07
Also published as: JPS6232536A

Description

【発明の詳細な説明】

〔概要〕引き放し法による除算方式において、該除算が
終了した時点での、該商の補正前の状態ビツトｑ
（−１），ｑ（ｎ），ｑ（ｎ−１），ｑ（ｎ−２）の値
、
及びＲ（０）＝０かどうかで択一的にマルチ分岐を
行い、該除算結果の補正と，オーバフローの検出
を行うようにしたものである。〔産業上の利用分野〕本発明は、所謂引き放し法による符号付２進除
算において、該除算の最終結果の補正と，オーバ
フローの検出を高速に行う方法に関する。一般に、除算は被除数から除数が何回引けるか
を調べることであつて、該引けた回数が商であ
り、引いた残りが剰余となる。今、被除数，除数，商，及び剰余をそれぞれ
Ｘ，Ｙ，Ｑ，及びＲとすると、Ｘ＝Ｑ×Ｙ＋Ｒ但し、絶対値（Ｒ）＜絶対値
（Ｙ）を満足する。ここで、被除数は2n桁、その
他はｎ桁の数とする。この時、該商の桁数が、ｎ桁に制限されている
ので、それ以上の桁数の商が得られる場合は、
該、除算の‘あふれ’（即ち、オーバフロー）と
なる。上記除算を引き放し法で行う場合には、部分剰
余と除数との間に、加算と減算の何れを実行する
かを、除数と部分剰余の符号の異同（ｄ）により
決定する。即ち、同符号ならば部分剰余から除数を引き、
異符号ならば両者を加えるようにする。この方法によれば、負数は２の補数表示とする
ことにより、正負を問わず全く同一の手順で除算
を行うことができる。上記引き放し法による除算方式の詳細について
は、例えば、「改版電子計算機」コロナ社，電子
通信学会編，昭和57年３月10日，243頁，16.5.2
引き放し法による除算：に詳しいが、要旨だけを
述べると以下の通りとなる。Ｘ｛ｘ（2n−１），ｘ（2_o−２），…，ｘ（０）｝：
被
除数で、2n桁の符号付２進数Ｙ｛ｙ（ｎ−１），ｙ（ｎ−２），…，ｙ（０）｝：
除
数で、ｎ桁の符号付２進数Ｑ：商で、ｎ桁の符号付２進数Ｒ：剰余で、ｎ桁の符号付２進数として、上記引き放し法の除算を行うと、Ｑ＝｛ｑ（ｎ）−１｝2ⁿ⁺¹＋ｑ（ｎ＋１）2ⁿ＋…＋ｑ
（０）２＋１Ｒ＝2^-n+1Ｒ（０）但し、ｑ（ｊ）は各段階における部分剰余と除
数の関係により定まる‘0'，‘1'の数Ｒ（０）は最終段階（ｎ＋１回目）の部分剰余
である。上記Ｑ，Ｒをｎ桁の符号付２進数で表現する
と、Ｑ＝｛ｑ（ｎ−２），ｑ（ｎ−３），…，ｑ（１），
ｑ（０），１｝Ｒ＝Ｒ（０）となる。但し、ｑ（ｎ−２）は商の符号を意味し、‘1'
であれば、該商は負数であつて、２の補数になつ
ている。ここで、該除算において、前述の‘あふれ’、
即ちオーバフローがない場合、計算の手順は以下
のようになる。即ち、部分剰余をＲ（ｊ）とすると、商ｑ（ｊ−
１）は、Ｒ（ｊ）と、Ｙとが同符号の時、ｑ（ｊ−１）＝
１Ｒ（ｊ）と、Ｙとが異符号の時、ｑ（ｊ−１）＝
０のように決定する。そして、部分剰余Ｒ（ｊ−１）は、 R′（ｊ−１）＝Ｒ（ｊ）＋2ⁿ｛１−2q（ｊ−１）｝
ＹＲ（ｊ−１）＝2R′（ｊ−１）として求められる。上式において、R′（ｊ−１）を２倍にする演算
は、左に１桁シフトすることで実行できる。但し、一番最初はＲ（Ｎ＋１）＝Ｘとして、ｊ＝
０となる迄、上記計算を繰り返す必要がある。又、上記演算の途中で、部分剰余Ｒ（ｊ）＝０と
なつた時には、そこで割り切れたことを意味し、
それ以上の計算を続ける必要はない。そして、該
剰余Ｒの符号は、この侭では何れになるか最終結
果を見る迄不明であるが、一般に、該剰余Ｒの符
号は被除数の符号と一致させることが多い。その
時、Ｒ＝Ｒ（０）±Ｙとして、剰余の符号を修正
し、それに伴いＱ＝Ｑ〓１とすれば良い。上記、Ｑ，Ｒは、Ｘ，Ｙに何の制限も課してい
ない為、商が意味を持たない場合や、剰余が除数
と等しくなる場合等が存在している。又、商，及び剰余が意味を持つ場合にも、結果
の補正が必要になる場合等がある。一般には、これらの最終判定を特別なハードウ
エアを設けることなく行う場合、それぞれの判定
条件毎に、テスト命令，分岐命令等を用いて行う
必要があり、該判定に時間がかかるのが普通であ
つた。然して、最新の計算機システムの高速化動向に
伴つて、除算の高速化は必須条件であり、引き放
し法による除算においても、少ないハードウエア
で、高速に除算結果の補正と、異常（オーバフロ
ー）の検出が得られる制御方式が待たれていた。〔従来の技術と発明が解決しようとする問題点〕第４図は、従来の引き放し法による除算方式の
概念を流れ図で示したものである。本図から明らかな如く、従来の引き放し法によ
る除算方式においては、１被除数（Ｘ），除数（Ｙ）の正数化処理（ス
テツプ50，51参照）２結果の補正（ステツプ52参照）３オーバフロー検出（ステツプ53参照）４商（Ｑ），剰余（Ｒ）が負数になつた場合の
補正（ステツプ54）等の処理が必要であり、これらの処理を図示の如
く、テスト命令，分岐命令をトリー状に設けて行
つていた為、該引き放し法の除算に時間がかかる
と云う問題があつた。本発明は上記従来の欠点に鑑み、被除数（Ｘ），
除数（Ｙ）の正，負とか、除数＝０に拘わらず、
前述の引き放し法の手順による除算を行い、該除
算結果の判定，オーバフローの検出を、該除算に
よつて得られた商の補正前の状態ビツトｑ（−
１），ｑ（ｎ），ｑ（ｎ−１），ｑ（ｎ−２），及び剰
余Ｒ＝０かどうかの条件のみを用いて、択一的に
多岐分岐で高速に行う方法を提供することを目的
とするものである。〔問題点を解決するための手段〕第１図は、本発明の商，及び剰余の補正と，異
常（オーバフロー）検出の原理ブロツク図であつ
て、(a)は除算結果の補正の場合を示し、(b)はオー
バフローの検出の場合を示し、(c)は両者を纏めた
ものである。 (a) 除算結果の補正方式：引き放し法による除算においては、剰余（Ｒ）
の符号は最後の演算が行われる迄決定できない。又、該剰余（以下、Ｒと云う）の符号は被条数
（以下、Ｘと云う）と一致する保障はない。従つ
て、若し一致しない場合には補正が必要となる。除算結果について、補正しなければならない場
合と、その方法は以下の原理によつて明確にされ
る。以下、除数もＹで表す。 (1) Ｘ＞０，Ｒ＜０の時：ａＹ＞０と仮定すると（XY＞０，RY＜０）Ｑ←Ｑ−１，Ｒ←Ｒ＋ＹｂＹ＜０と仮定すると（XY＜０，RY＞０）Ｑ←Ｑ＋１，Ｒ←Ｒ−Ｙ (2) Ｘ＜０，Ｒ≧０の時：ａＹ＞０と仮定すると（XY＜０，RY＞０）Ｑ←Ｑ＋１，Ｒ←Ｒ−ＹｂＹ＜０と仮定すると（XY＞0.RY＜０）Ｑ←Ｑ−１，Ｒ←Ｒ＋Ｙ前述のように、一般に、引き放し法による除算
においては、一番最初に、Ｒ（ｎ＋１）＝Ｘとして
加減算を行い、Ｒ（ｊ）とＹとが同符号の時、ｑ（ｊ−１）＝１Ｒ（ｊ）とＹとが異符号の時、ｑ（ｊ−１）＝０とするような演算をｊ＝０となる迄繰り返す。従つて、上記の除算結果の補正条件を、ｑ（ｊ）
を用いて表現すると、下表のようになる。

〔作用〕

即ち、本発明によれば、引き放し法による除算
方式において、該除算が了した時点での、該商の
補正前の状態ビツトｑ（−１），ｑ（ｎ），ｑ（ｎ−
１），ｑ（ｎ−２）の値，及びＲ（０）＝０かどうか
で択一的にマルチ分岐を行い、該除算結果の補正
と，オーバフローの検出を行うようにしたもので
あるので、引き放し法による除算を少ないハード
ウエア量で、高速に行うことができる効果があ
る。〔実施例〕以下本発明の実施例を図面によつて詳述する。
第２図は本発明の一実施例をブロツク図で示した
もので、(a)は演算実行前の状態を示し、(b)は演算
実行後の状態を示しており、第３図はこの場合の
除算動作をフローで示した図である。 (a) 先ず、被除数レジスタＡ１，Ｃ２に、それぞ
れ被除数XU，XLを置数し、除数レジスタＢ
３に除数Ｙを置数する。（第３図，ステツプ６
０，６１参照） (b) 最初、該XUが加減算器ALU５を通してシフ
タSLl６にセツトされ、１ビツト左シフトして
得られる部分剰余Ｒ（ｎ＋１）＝XUとして、排
他的論理和回路EOR７において、Ｘ，Ｙの符
号により同符号の時には：ｑ（ｎ）＝１異符号の時には：ｑ（ｎ）＝０に決定した後、被除数レジスタＣ２の最下位ビ
ツトにセツトすると共に、シフタSLl４によつ
て１ビツト左シフトして、その最上位ビツトを
被除数レジスタＡ１の最下位ビツトにセツトす
る。ここで生成された部分剰余Ｒ（ｎ＋１）を、
被除数レジスタＡ１最下位ビツトを除く上位の
ビツト位置にセツトする。この時、その最上位ビツトが、あふれビツト
ｅ１１に蓄積される。以降、Ｘ，Ｙの間で、加減算を行う毎に、部
分剰余Ｒ（ｊ）と，除数Ｙとの符号を、排他的
論理和回路EOR７により、同符号の時には：ｑ（ｊ−１）＝１異符号の時には：ｑ（ｊ−１）＝０とした後、上記と同じ動作が行われ、ｊ＝０と
なる迄ｎ＋１回の除算が繰り返される（第３
図、ステツプ６２参照）この時、排他的論理和回路FOR７の出力ｄに
よつて、加減算回路ALU５での次の加減算動作
が決定される。このようにして、該除算が終了した時点におい
ては、レジスタＣ２には商Ｑが残り、レジスタＡ
１には、部分剰余Ｒ（０）が蓄積されていること
になる。その結果、レジスタＡ３１：ｑ（ｎ）レジスタＣ０：ｑ（ｎ−１）レジスタＣ１：ｑ（ｎ−２）あふれビツトｄ：ｑ（−１）除算が終了した時点での商の状態ビツトとして
残つている。このようにして求められた商Ｑを補正する前の
状態ビツトｑ（−１），ｑ（ｎ），ｑ（ｎ−１），ｑ
（ｎ−２），及びＲ＝０かどうかの条件を、異常検
出回路８に入力することにより、第１図ｃで示し
たテーブルに従つて、マルチ分岐を行うように機
能し、該引き放し法による除算結果の補正，及び
オーバフローの検出を、高速に行うことができ
る。（第３図，ステツプ６３参照）該マルチ分岐先のルーチンで処理した最終結果
である商Ｑ，及び剰余Ｒを、図示していない商レ
ジスタ，剰余レジスタにセツトすることにより、
一連の引き放し法による除算を終了する。（第３
図、ステツプ６４参照）このように、本発明においては、１負の数もその侭除算する。２除数（Ｙ）＝０の特別処理を行わない。３除算結果の判定は、ｎ＋１回の加減算の結果
得られた商の補正前の状態ビツトｑ（−１），ｑ
（ｎ），ｑ（ｎ−１），ｑ（ｎ−２）と，剰余Ｒ
（０）＝０かどうかによつて、択一的にマルチ分
岐する。ようにした所に特徴がある。〔発明の効果〕以上、詳細に説明したように、本発明の符号付
２進除算の結果補正と異常検出方式は、引き放し
法による除算方式おいて、該除算が終了した時点
での、該商の補正前の状態ビツトｑ（−１），ｑ
（ｎ），ｑ（ｎ−１），ｑ（ｎ−２）の値，及びＲ
（０）＝０かどうかで択一的にマルチ分岐を行い、
該除算結果の補正と，オーバフローの検出を行う
ようにしたものであるので、引き放し法による除
算を少ないハードウエア量で、高速に行うことが
できる効果がある。

【図面の簡単な説明】

第１図は本発明の商，及び剰余の補正と，異常
検出の原理ブロツク図，第２図は本発明の一実施
例をブロツク図で示した図，第３図は本発明の除
算動作をフローで示した図、第４図は従来の引き
放し法による除算方式の概念を流れ図で示した
図，である。図面において、１はレジスタＡ、２２はレジス
タＣ、３はレジスタＢ、４，６はシフタSLl、５
は加減算器ALU、７は排他的論理和回路EOR、
８は異常検出回路、ｑ（−１），ｑ（ｎ），ｑ（ｎ−
１），ｑ（ｎ−２）は商Ｑを補正する前の状態ビツ
ト、XU，XLは被除数、Ｙは除数、Ｑは商、Ｒ，
Ｒ０は剰余、ｅ，ｄはあふれビツト、をそれぞれ
示す。

Claims

【特許請求の範囲】１ 2n桁の符号付２進数の被除数Ｘをｎ桁の符
号付２進数の除数Ｙで除算し、ｎ桁の符号付２進
数の商Ｑと，ｎ桁の符号付２進数の剰余Ｒを得る
のに、商Ｑの符号は、被除数Ｘと，除数Ｙの代数的関
数により決定すると共に、剰余Ｒの符号は被除数
Ｘの符号と同一にするが、上記商Ｑ，剰余Ｒが‘
0'の場合には、その符号は常に正とする条件の符
号付２進除算方式において、該除算の終了した時点での、商Ｑの補正前の状
態ビツトｑ（−１），ｑ（ｎ），ｑ（ｎ−１），ｑ（ｎ
−２）の値，及び、剰余Ｒ（０）＝０かどうかで択
一的に多岐分岐を行う手段８を設け、該多岐分岐を行う手段８によつて、該除算結果
の商Ｑと剰余Ｒの補正と，異常（オーバフロー）
の検出を行うようにすることを特徴とする符号付
２進除算の結果補正と異常検出方式。