JPH086762A

JPH086762A - 乗算回路

Info

Publication number: JPH086762A
Application number: JP6139008A
Authority: JP
Inventors: Naotaka Imakurunushi; 尚孝今久留主
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1994-06-21
Filing date: 1994-06-21
Publication date: 1996-01-12

Abstract

(57)【要約】【目的】２進数で表される乗数と被乗数を掛け合わせ
て積を得る乗算回路において、短い処理時間で乗算をす
ることを可能とし、かつ、その規模を並列型乗算回路よ
り小とする。【構成】乗数の「１」のある位置を検出する桁数検出
器５と、桁数検出器５で検出した桁数だけ被乗数を下位
ビットから上位ビットへ左シフトするバレルシフタ７
と、このバレルシフタ７でシフトした被乗数を順次加算
していく加算器８を備える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マイクロプロセッサ等
に用いられる２進数同士の乗算をする回路に関するもの
である。

【０００２】

【従来の技術】Ａ×Ｂ＝Ｃの乗算をするとき、Ａを被乗
数、Ｂを乗数、Ｃを積と呼んでいる。一般に知られてい
る汎用のプロセッサで乗算を行う方法として、次の２種
類がある。

【０００３】（１）被乗数を、乗数の回数だけ加算を繰
り返す方法（２）乗数の最下位ビットより１ビットずつ零判定を行
い、被乗数を１ビットずつ下位ビットから上位ビットへ
左シフトして結果を加算していく方法また、全加算器を乗数のビット数だけ接続し、その縦続
接続により乗算結果を得る並列乗算器を使用する方法も
知られている。

【０００４】ここで、図３を参照して従来の乗算方法の
一例について説明する。図３は、被乗数、乗数の符号判
定後の従来例における乗算ステップ実行内容を示す流れ
図である。

【０００５】Ｂに乗数、Ａに被乗数を設定し、Ｃに積の
初期値“０”を設定する(1)。乗数Ｂの最下位ビット
（ＬＳＢ）が零であるかどうかを判定する(2)。零であ
る場合にはさらに乗数Ｂの内容全てが零であるかどうか
を判定する(4)。もし零であれば乗算ルーチンを終了す
る。もし、(2)で零でなければ、積Ｃと被乗数Ａとを加
算する(3)。次に、次のビットの加算データを準備する
ため(5)と(6)を実行する。(5)は、乗数Ｂの最下位ビッ
トによる加算が終了したので、まず、乗数Ｂの内容を上
位から下位へ右シフトする。(6)は、次のビットでの加
算を行うため被乗数Ａの内容を下位ビットから上位ビッ
トへ左シフトする。これら(5)と(6)の前処理後、(2)に
戻る。(2)の零判定の結果、零でなかった場合には(3)の
積Ｃと(6)の処理後の被乗数Ａとの間で加算を行いその
結果を積Ｃに格納した後、前述したように(5)と(6)を実
行し(2)に戻る。以上を乗数Ｂのビット数の回数繰り返
す。

【０００６】

【発明が解決しようとする課題】このような従来の乗算
結果を得る回路構成は以下に示す課題があった。

【０００７】このような構成による汎用のプロセッサで
乗算を行うとき、零判定と１ビットずつのシフトを繰り
返すため、積を求めるための処理時間が長いという問題
があった。また、ＤＳＰなどに内蔵されることが多い並
列乗算器は、処理時間は短いが、内蔵している回路が複
雑で、かつ、回路量が多いという問題があった。

【０００８】本発明は比較的簡単な回路構成で処理時間
の短い乗算回路を提供することを目的とする。

【０００９】

【課題を解決するための手段】本発明の乗算回路は、乗
数の「１」の桁を検出する桁数検出器と、この桁数検出
器で検出した桁数だけ被乗数を下位ビットから上位ビッ
トへシフトするバレルシフタと、シフトした被乗数を順
次加算していく加算器とを備えるものである。

【００１０】

【作用】上記の構成により、乗数「１」のあるビット位
置を見つけ、そのビット位置から最上位ビット（または
最下位ビット）の位置までのビット数分だけ被乗数をシ
フトし、シフトした被乗数を順次加算することにより乗
算を行うことができる。

【００１１】

【実施例】以下、本発明の一実施例について図面を参照
しながら説明する。本実施例では２進数を表記する場
合、“１０１０”（２進）と記述する。また本実施例で
は、乗数および被乗数の最上位ビット（ＭＳＢ）は正か
負かを表しており、正の数の場合はＭＳＢが“０”（２
進）になり、負の数の場合はＭＳＢが“１”（２進）に
なる。乗算を行う場合には最初にＭＳＢが０か１かを判
定し、もし“０”であればそのまま乗算を行い、“１”
であれば２の補数をとってから乗算を行う。従って、乗
算を行う場合には、常にＭＳＢは“０”になっている。

【００１２】本実施例では被乗数“１０１０”（２進）
と乗数“０１０１”（２進）とを掛け合わせて積“１０
００１０”（２進）を算出する４ビット×４ビットの乗
算を例に説明する。

【００１３】図１は、本発明の一実施例における乗算回
路の構成を示す。図２は本発明における乗数、被乗数の
符号判定後の乗算実行部分の流れ図である。

【００１４】図１において、１は乗数を記憶しておくた
めの乗数レジスタ、２は被乗数を記憶しておくための被
乗数レジスタ、３は乗算結果の積を記憶するための積レ
ジスタ、４は絶対値算出器であり乗算を行う前に与えら
れた乗数および被乗数の絶対値を算出しておく。５は乗
数の“１”である桁（ビット位置）を検出するための桁
数検出器、６は桁数検出器５で“１”であると判定され
たビットを検出後に“１”から“０”に反転するビット
反転器、７は被乗数を所定のビット数分だけシフトする
バレルシフタ、８は加算器でありここでは積レジスタ３
から送られる値とバレルシフタ７から送られる値を加算
する。また９は絶対値算出器４で判定されたＭＳＢの値
にもとづいて、乗数、被乗数がそれぞれ正か負かを判定
する符号判定器である。１０〜２０はデータバス、２１
〜２５は信号線を示す。

【００１５】以上の構成の乗算回路について図１および
図２を参照しながらその動作を説明する。図２は図１の
乗算回路の動作フローを示す。

【００１６】（１）まず、被乗数、乗数、積の設定を行
い、被乗数、乗数の符号判定を行う。被乗数の場合は、
被乗数“１０１０”（２進）をバス１１を介して、絶対
値算出器４に入力し、被乗数の符号判定を行う。この場
合、ＭＳＢが１であり被乗数が負の数になるので、２の
補数をとり正の数“０１１０”（２進）にする。同時
に、被乗数が負なので“１”という符号信号を信号線２
２に送る。また、乗数の場合は、乗数“０１０１”（２
進）を絶対値算出器４に入力するが、この乗数は正の数
であるので、２の補数をとらず符号が正という信号
“０”を信号線２３に送る。同時に、積レジスタ３に初
期値“０”を設定する。

【００１７】（２）次に絶対値算出器４の処理後の、乗
数レジスタ１の内容“０１０１”（２進）と被乗数レジ
スタ２の内容“０１１０”（２進）とを用いて、以下の
処理を行う。

【００１８】絶対値算出器４の処理後の乗数“０１０
１”（２進）をバス１４を介して、桁数検出器５に入力
する。桁数検出器５では、乗数の最上位ビットから順に
“１”であるビット位置の検出を行う。具体的には、最
上位ビットから２桁目（２ビット目）の“１”を検出
し、この位置が最下位ビットから２桁シフトした位置で
あることを算出する。この最下位ビットからのシフト桁
数「２」を、バス１５を介して出力し、バレルシフタ７
にシフト数（２ビット）として入力する。同時に、乗数
の判定したビットを、ビット反転器６で反転させバス１
６を介して乗数レジスタ１に“０００１”（２進）を再
入力する。

【００１９】（３）次に絶対値算出器４での処理後の被
乗数レジスタ２の内容“０１１０”（２進）をバス１７
を介してバレルシフタ７に入力する。バレルシフタ７
で、先に設定したシフト数（２ビット）分だけ被乗数を
左方向（下位から上位）へシフトする。このとき被乗数
の最下位ビット以下のビットには“０”を入力し、“０
１１０００”（２進）を出力する。バレルシフタ７の出
力“０１１０００”（２進）は、バス１８を介して加算
器８のＢ入力端に入力される。

【００２０】（４）一方、積レジスタ３の内容“０”
（２進）をバス１９を介して、加算器８のＡ入力端に入
力する。Ａ入力端とＢ入力端にそれぞれの値が入力し終
わったら、加算器８によりＡ入力端“０”（２進）とＢ
入力端“０１１０００”（２進）との加算を行う。加算
結果“０１１０００”（２進）は、バス２０を介して積
レジスタ３に再入力される。これら一連の動作により１
回目の処理を終了する。

【００２１】続いて、乗数レジスタ１の内容“０００
１”（２進）を、バス１４を介して桁数検出器５に入力
し、乗数の最上位ビットから最も近い“１”のビット位
置の検出を行い、乗数“０００１”（２進）の最下位ビ
ットからのビット数（０ビット）を検出する。同時に、
判定したビットの反転を行い、バス１６を介し乗数レジ
スタ１へ“００００”（２進）を再入力する。検出した
ビット数（０）をバレルシフタ７のシフト数として設定
し、被乗数レジスタ２の内容“０１１０”（２進）を、
バレルシフタ７で、設定したシフト数（０）左方向へシ
フトする。

【００２２】シフトした結果“０１１０”（２進）は、
バス１８を介して、加算器８のＢ入力端に入力される。
一方、積レジスタ３の内容“０１１０００”（２進）を
バス１９を介して、加算器８のＡ入力端に入力する。加
算器８で、Ａ入力端“０１１０００”（２進）とＢ入力
端“０１１０”（２進）との加算を行う。加算結果“０
１１１１０”（２進）は、バス２０を介して、積レジス
タ３に再入力される。これら一連の動作により２回目の
処理を終了する。

【００２３】最後に、乗数レジスタ１の内容“０００
０”（２進）を、バス１４を介して桁数検出器５で判定
を行うと、全ビットが“０”のため演算終了信号２５を
加算器８に送り、絶対値乗算を終了する。

【００２４】絶対値乗算結果は、最終で積レジスタ３の
内容“０１１１１０”（２進）と、最初に絶対値算出器
４で判定した各々の符号信号２２、２３とで決定する。
符号信号２２、２３を符号判定器９に入力することによ
り積の符号を判定する。本実施例では、乗数が正、被乗
数が負であるから、積の符号は負“１”という積符号信
号２４を積判定器２６に送る。また、最終時の積“０１
１１１０”（２進）をバス２０を介して積判定器２６に
入力する。積判定器２６では、積符号信号２４が“１”
というのを受け、最終時の積“０１１１１０”の２の補
数をとり、“１０００１０”を積としてバス２７に出力
して乗算を終了する。

【００２５】上記の実施例では、４ビット×４ビットの
場合について説明したが、本発明は、ｎ×ｍビットの任
意の場合にも応用できる。

【００２６】上記の実施例では最上位ビットから最も近
い“１”のビット位置を検出したが、これに限らず、最
下位ビットから最も近い“１”のビットを検出する方法
を用いてもよい。

【００２７】

【発明の効果】本発明では乗数を１ビットずつシフトす
るのでなく、乗数の最上位ビットあるいは最下位ビット
から「１」のあるビット位置までの桁数にもとづいて、
被乗数を複数ビット分シフトするので非常に高速な乗算
処理が可能となる。

【００２８】また、特に最上位ビットを基準として桁数
を検出した場合には、最も大きい桁から順に乗算結果
（積）が得られるため、演算を途中で打ち切った場合で
も、近似値を得ることができる。このような乗算は、有
効桁数が限られるような演算や、近似値を求める演算な
どに有効である。また、回路もＤＳＰ等に内蔵されてい
る乗算器に比べて小規模で実現できるものである。

【図面の簡単な説明】

【図１】本発明の乗算回路の一実施例を示す構成図

【図２】本発明の動作を示すフローチャート

【図３】従来の乗算回路の動作を示すフローチャート

【符号の説明】

１乗数レジスタ２被乗数レジスタ３積レジスタ４絶対値算出器５桁数検出器６ビット反転器７バレルシフタ８加算器９符号判定器１０〜２０バス２１〜２５信号２６積判定器２７バス

Claims

【特許請求の範囲】

【請求項１】「０」あるいは「１」の２進数で表現さ
れる被乗数と乗数を掛け合わせて積を得る乗算回路にお
いて、乗数の「１」の桁を検出する桁数検出器と、前記
桁数検出器で検出した桁数だけ被乗数を下位ビットから
上位ビットへシフトするバレルシフタと、前記バレルシ
フタでシフトした被乗数を順次加算していく加算器を備
えた乗算回路。
【請求項２】桁数検出器において「１」の桁を検出す
る場合、最上位ビットから近い順に検出することを特徴
とする請求項１記載の乗算回路。
【請求項３】被乗数と乗数の各々を絶対値を算出し、
各々の符号を判定する絶対値算出器と、前記絶対値算出
器での乗数と被乗数の符号判定結果をもとに積の符号判
定を行う符号判定器を設けたことを特徴とする請求項１
または２記載の乗算回路。