JPS626326A - 演算処理装置 - Google Patents
演算処理装置Info
- Publication number
- JPS626326A JPS626326A JP60144534A JP14453485A JPS626326A JP S626326 A JPS626326 A JP S626326A JP 60144534 A JP60144534 A JP 60144534A JP 14453485 A JP14453485 A JP 14453485A JP S626326 A JPS626326 A JP S626326A
- Authority
- JP
- Japan
- Prior art keywords
- exponent
- output
- register
- adder
- correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、浮動小数点データの指数演算を扱う演算処理
装置に関する。
装置に関する。
一般に２乗除算に於ける指数演算の最大値および最小値
は次のようにして来められる。なお、これに適用される
浮動小数点データの形式は第６図によるものとする。
は次のようにして来められる。なお、これに適用される
浮動小数点データの形式は第６図によるものとする。
（１）指数演算の最大値
（ａ） 乗算の場合には。
（指数〕
ＯＰＩ ＋６３
０Ｐ２ ＋６３
において、事前正規化の補正がなく、整数部に１がたっ
た時（−１Ｘ−１＝１の場合）指数演算結果は＋６３＋
６３＋１＝＋１２７となる。
た時（−１Ｘ−１＝１の場合）指数演算結果は＋６３＋
６３＋１＝＋１２７となる。
（ｂ） 除算の場合には。
（指数）
ＯＰＩ ＋６３
０Ｐ２ −６４
において、４倍精度データでＯＰＩが正規化されておｐ
、ＯＦ２の最下位桁以外がすべて符号のとき。
、ＯＦ２の最下位桁以外がすべて符号のとき。
事前正規化ではＯＰＩの指数は＋６３のまま、ＯＰ２の
指数は−６４−２７＝−９１となる。事後正規化では整
数部に符号以外の数がたったとき指数へ＋１の補正があ
る。上位の指数演算結果は ＋６３−（−９１）＋１＝＋１５５となる。
指数は−６４−２７＝−９１となる。事後正規化では整
数部に符号以外の数がたったとき指数へ＋１の補正があ
る。上位の指数演算結果は ＋６３−（−９１）＋１＝＋１５５となる。
（２）指数演算の最小値
（ａ） 乗算の場合には。
（指数〕
ＯＰＩ −６４
０Ｐ２ −６４
において、４倍精度データでＯＰＩ、ＯＦ２ の最下
位桁以外がすべて符号のとき、事前正規化ではＯＰＩの
指数は−６４−２７＝−９１となシｊＯＰ２の指数は−
６４−２７＝−９１となる。事後正規化では仮数部が最
大左１桁シフトのとき、上位の指数演算結果は−９１−
９１−１＝−１８３となｉ）Ｊ下位の指数演算結果は上
位よシ１４だけ小さくなって−１８３−１４＝−１９７
となる。
位桁以外がすべて符号のとき、事前正規化ではＯＰＩの
指数は−６４−２７＝−９１となシｊＯＰ２の指数は−
６４−２７＝−９１となる。事後正規化では仮数部が最
大左１桁シフトのとき、上位の指数演算結果は−９１−
９１−１＝−１８３となｉ）Ｊ下位の指数演算結果は上
位よシ１４だけ小さくなって−１８３−１４＝−１９７
となる。
（ｂ） 除算の場合には。
（指数〕
ＯＰＩ −６４
０Ｐ２ ＋６３
において、４倍精度でＯＰＩ の最下位桁以外がすべ
て符号によりＯＦ２が正規化されているとき。
て符号によりＯＦ２が正規化されているとき。
事前正規化ではＯＰＩの指数は−６４−２７＝−９１゜
ＯＦ２の指数は＋６３となる。事後正規化ではそのまま
か、右１桁シフトの補正しかないので、上位の指数演算
結果は−９１−６３＝−１５４となり、下位の指数演算
結果は上位よシ１４だけ小さくなって−１５４−１４＝
−１６８となる。
ＯＦ２の指数は＋６３となる。事後正規化ではそのまま
か、右１桁シフトの補正しかないので、上位の指数演算
結果は−９１−６３＝−１５４となり、下位の指数演算
結果は上位よシ１４だけ小さくなって−１５４−１４＝
−１６８となる。
上記の指数演算結果から判るように、演算結果をｅとす
れば、その範囲は。
れば、その範囲は。
一１９７≦ｅ≦＋１５５
となる。したがって７ビツトでは指数の符号が失なわれ
てオーバフロー、−またはアンダフローが検出される。
てオーバフロー、−またはアンダフローが検出される。
上記従来の指数演算方法では、指数アダーの出力データ
からは指数の符号が失なわれる結果、オーバフローやア
ンダフローの検出と、検出されたオーバフローやアンダ
フローからの回復の制御が複雑になるという欠点があっ
た。
からは指数の符号が失なわれる結果、オーバフローやア
ンダフローの検出と、検出されたオーバフローやアンダ
フローからの回復の制御が複雑になるという欠点があっ
た。
本発明による演算処理装置は、２の補数表示の浮動小数
点データを扱う演算処理装置に於いて。
点データを扱う演算処理装置に於いて。
メモリ、またはＳＶＲから読出された指数部の最上位ビ
ットを上位へ符号拡張する手段と、該符号拡張手段によ
り上位へ符号拡張された指数データを２の補数表示で演
算する手段と、該演算手段により得られた指数演算の最
終結果伊給←齢灸から指数のアンダフロー、またけオー
バフローを検出する手段とを有することを特徴とする。
ットを上位へ符号拡張する手段と、該符号拡張手段によ
り上位へ符号拡張された指数データを２の補数表示で演
算する手段と、該演算手段により得られた指数演算の最
終結果伊給←齢灸から指数のアンダフロー、またけオー
バフローを検出する手段とを有することを特徴とする。
ここで２本発明との比較を容易にするために。
従来の演算処理装置について例を挙げ、第７図のブロッ
ク図を参照して説明する。図において、２ｗａｙセレク
タけＯＰＩ指数レジスタ２′は７ ｂｉｔ幅で構成され
、 ＳＶＲ、またはメモリから読出された指数データと
４ ｗａｙセレクタ８の出力とをうけて。
ク図を参照して説明する。図において、２ｗａｙセレク
タけＯＰＩ指数レジスタ２′は７ ｂｉｔ幅で構成され
、 ＳＶＲ、またはメモリから読出された指数データと
４ ｗａｙセレクタ８の出力とをうけて。
そのどちらか一方を格納する。２ ｗａｙセレクタげＯ
Ｐ２指数レジスタ３′は同じ（７ｂｉｔ幅で構成され、
ＳＶＲ、またはメモリから読出された指数データと４
ｗａｙセレクタ８の出力とをうけて、そのどちらか一
方を格納する。７ ｂｉｔの２ｗａｙセレクタ４′は上
記ＯＰ２指数レジスタ３′の正出力と反転出力とをうけ
て、切換えにより両者を選択する。
Ｐ２指数レジスタ３′は同じ（７ｂｉｔ幅で構成され、
ＳＶＲ、またはメモリから読出された指数データと４
ｗａｙセレクタ８の出力とをうけて、そのどちらか一
方を格納する。７ ｂｉｔの２ｗａｙセレクタ４′は上
記ＯＰ２指数レジスタ３′の正出力と反転出力とをうけ
て、切換えにより両者を選択する。
ＯＰＩ指数レジスタ２′の出力と２ ｗａｙセレクタ４
′の出力とＦｉ７ｂｉｔ幅の指数アダー５′に与えられ
。
′の出力とＦｉ７ｂｉｔ幅の指数アダー５′に与えられ
。
ここで両者との間の演算が行われる。指数アダー５′で
演算された出力は７ ｂｉｔ幅の指数中間結果レジスタ
６／に一旦格納される。７ ｂｉｔ幅の事前正規化指数
補正アダー７′は指数退避レジスタ９′の出力と与えら
れた事前正規化量とをうけ２両者の間で事前正規化の指
数補正が行なわれる。この事前正規化指数補正アダー７
′により指数補正された出力とＯＰＩ指数レジスタ２′
の出力とＯＰ２指数レジスタ３′の正出力と指数退避レ
ジスタ９′の出力とは。
演算された出力は７ ｂｉｔ幅の指数中間結果レジスタ
６／に一旦格納される。７ ｂｉｔ幅の事前正規化指数
補正アダー７′は指数退避レジスタ９′の出力と与えら
れた事前正規化量とをうけ２両者の間で事前正規化の指
数補正が行なわれる。この事前正規化指数補正アダー７
′により指数補正された出力とＯＰＩ指数レジスタ２′
の出力とＯＰ２指数レジスタ３′の正出力と指数退避レ
ジスタ９′の出力とは。
それぞれ４ｗａｙセレクタ８′に導かれ、これ等の１つ
が選択される。４ ｗａｙセレクタ８′で選択された出
力は指数退避レジスタ９′にも与えられ、ここでワーク
用の指数として格納される。
が選択される。４ ｗａｙセレクタ８′で選択された出
力は指数退避レジスタ９′にも与えられ、ここでワーク
用の指数として格納される。
事後正規化指数補正アダー１０’は７ ｂｉｔ幅で構成
され、前記指数中間結果レジスタ６′の出力と事後正規
化量とをうけ１両者との間で事後正規化の指数補正を行
なう。一方１例外検出回路１４は指数アダー５′から出
力をうけ、該出力からオーバフローやアンダフローを判
定し１例外検出回路１５は事前正規化指数補正アダー７
′から出力をうけ。
され、前記指数中間結果レジスタ６′の出力と事後正規
化量とをうけ１両者との間で事後正規化の指数補正を行
なう。一方１例外検出回路１４は指数アダー５′から出
力をうけ、該出力からオーバフローやアンダフローを判
定し１例外検出回路１５は事前正規化指数補正アダー７
′から出力をうけ。
該出力からアンダフローを判定し、また１例外検出回路
１６Ｈ事後正規化指数補正アダー１０’から出力をうけ
、該出力からオーバフローやアンダフローを判定する。
１６Ｈ事後正規化指数補正アダー１０’から出力をうけ
、該出力からオーバフローやアンダフローを判定する。
例外検出回路１７は、上記３つの例外検出回路１４．１
５および１６の判定出力をうけ、これ等のうちから最終
的なオーバフロー。
５および１６の判定出力をうけ、これ等のうちから最終
的なオーバフロー。
またはアンダフローを検出する。例外フラグレジスタ１
３′は例外検出回路１７の出力をうけて格納したのち１
例外制御部に送られる。また、演算結果補正回路１８は
前記事後正規化指数補正アダー１０′の出力をうけると
２例外検出回路１７の出力により演算結果を補正する。
３′は例外検出回路１７の出力をうけて格納したのち１
例外制御部に送られる。また、演算結果補正回路１８は
前記事後正規化指数補正アダー１０′の出力をうけると
２例外検出回路１７の出力により演算結果を補正する。
この補正された出力は、指数演算結果レジスタ１１’に
一旦格納されたのち、 ＳＶＲ、またはメモリに送られ
る。
一旦格納されたのち、 ＳＶＲ、またはメモリに送られ
る。
次に２本発明による演算処理装置について実施例を挙げ
９図面を参照して説明する。
９図面を参照して説明する。
第１図は本発明による実施例の構成をブロック図により
示したものである。この図において、符号拡張回路１ａ
および１ｂは、いずれも具体的に第２図のごとき回路で
構成されており、それぞれＳ■、またはメモリから指数
データをうけ、指数部７ ｂｉｔの最上位ｂｉｔを上位
へ２ｂｉｔ符号拡張する。２ｗａｙセレクタｆ’１０Ｐ
１指数レジスタ２は９ｂｉｔ幅で構成され、符号拡張回
路１ａの出力と４ｗａｙセレクタ８の出力とをうけて、
そのどちらか一方を格納する。２ ｗａｙセレクタ付Ｏ
Ｐ２指数レジスタ３は同じ（９ｂｉｔ幅で構成され、符
号拡張回路１ｂの出力と４ｗａｙセレクタ８の出力とを
うけて、そのどちらか一方を格納する。９ ｂｉｔの２
ｗａｙセレクタ４は上記ＯＰ２指数レジスタ３の正出力
と反転出力とをうけて、切換えにより両者を選択する。
示したものである。この図において、符号拡張回路１ａ
および１ｂは、いずれも具体的に第２図のごとき回路で
構成されており、それぞれＳ■、またはメモリから指数
データをうけ、指数部７ ｂｉｔの最上位ｂｉｔを上位
へ２ｂｉｔ符号拡張する。２ｗａｙセレクタｆ’１０Ｐ
１指数レジスタ２は９ｂｉｔ幅で構成され、符号拡張回
路１ａの出力と４ｗａｙセレクタ８の出力とをうけて、
そのどちらか一方を格納する。２ ｗａｙセレクタ付Ｏ
Ｐ２指数レジスタ３は同じ（９ｂｉｔ幅で構成され、符
号拡張回路１ｂの出力と４ｗａｙセレクタ８の出力とを
うけて、そのどちらか一方を格納する。９ ｂｉｔの２
ｗａｙセレクタ４は上記ＯＰ２指数レジスタ３の正出力
と反転出力とをうけて、切換えにより両者を選択する。
ＯＰＩ指数レジスタ２の出力と２ ｗａｙセレクタ４の
出力とは９ ｂｉｔ幅の指数アダー５に与えられ、ここ
で両者との間の演算が行われる。指数アダー５で演算さ
れた出力は９ ｂｉｔ幅の指数中間結果レジスタ６に一
旦格納される。９ ｂｉｔ幅の事前正規化指数補正アダ
ー７は指数退避レジスタ９の出力と与えられた事前正規
化量をうけ１両者の間で事前正規化の指数補正が行われ
る。この事前正規化指数補正アダー７により指数補正さ
れた出力とＯＰＩ指数レジスタ２の出力とＯＰ２指数レ
ジスタ３の正出力と指数退避レジスタ９の出力とは、そ
れぞれワーク用の４ｗａｙセレクタ８に導かれ、これ等
の１つが選択される。４ ｗａｙセレクタ８で選択され
た出力は９ ｂｉｔ幅の指数退避レジスタ９にも与えら
れ、ここでワーク用の指数として格納される。
出力とは９ ｂｉｔ幅の指数アダー５に与えられ、ここ
で両者との間の演算が行われる。指数アダー５で演算さ
れた出力は９ ｂｉｔ幅の指数中間結果レジスタ６に一
旦格納される。９ ｂｉｔ幅の事前正規化指数補正アダ
ー７は指数退避レジスタ９の出力と与えられた事前正規
化量をうけ１両者の間で事前正規化の指数補正が行われ
る。この事前正規化指数補正アダー７により指数補正さ
れた出力とＯＰＩ指数レジスタ２の出力とＯＰ２指数レ
ジスタ３の正出力と指数退避レジスタ９の出力とは、そ
れぞれワーク用の４ｗａｙセレクタ８に導かれ、これ等
の１つが選択される。４ ｗａｙセレクタ８で選択され
た出力は９ ｂｉｔ幅の指数退避レジスタ９にも与えら
れ、ここでワーク用の指数として格納される。
事後正規化指数補正アダー１０は９ ｂｉｔ幅で構成さ
れ、前記指数中間結果レジスタ６の出力と事後正規化量
とをうけ２両者との間で事後正規化の指数補正を行なう
。この指数補正アダー１ｏで指数補正された出力は９
ｂｉｔ幅の指数演算結果レジスタ１１に一旦格納された
のち、下位の７ ｂｉｔがＳＶＲ、またはメモリに送ら
れる。他方、事後正規化指数補正アダー１０の出力は９
例えば、第３図のごとき回路で構成された例外検出回路
１２にも与えられ、ここで指数演算のオーバフロー、ま
たはアンダフローを判定する。例外検出回路１２で判定
された出力は例外フラグレジスタ１３に格納されたのち
２例外制御部に送られる。なお、上記において扱われる
演算はすべて２の補数表示の９ｂｉｔで行われる。
れ、前記指数中間結果レジスタ６の出力と事後正規化量
とをうけ２両者との間で事後正規化の指数補正を行なう
。この指数補正アダー１ｏで指数補正された出力は９
ｂｉｔ幅の指数演算結果レジスタ１１に一旦格納された
のち、下位の７ ｂｉｔがＳＶＲ、またはメモリに送ら
れる。他方、事後正規化指数補正アダー１０の出力は９
例えば、第３図のごとき回路で構成された例外検出回路
１２にも与えられ、ここで指数演算のオーバフロー、ま
たはアンダフローを判定する。例外検出回路１２で判定
された出力は例外フラグレジスタ１３に格納されたのち
２例外制御部に送られる。なお、上記において扱われる
演算はすべて２の補数表示の９ｂｉｔで行われる。
上記の実施例により実行される演算例として。
単精度データによる乗算の場合を例に挙げて説明する。
（ａ）ケース１（事前正規化補正でアンダフローが発生
し、最終結果で回復する場合、第４図のタイムチャート
参照） ＯＰＩ７” −夕 ４００１２３４５Ｈ→＋１６
Ｘｏ、０１２３４５０Ｐ２７’−夕 ３Ｆ’０１０００
０Ｈ−’）＋１６ ＸＯ，０１００００２の入力形
式（ＢＩＮ ）は １１１００００００３の入力形式（
ＢＩＮ ）は ０００１１１１１１となる。ＯＰＩの正
規化量は１であるから、ＯＰ１の事前正規化による補正
は。
し、最終結果で回復する場合、第４図のタイムチャート
参照） ＯＰＩ７” −夕 ４００１２３４５Ｈ→＋１６
Ｘｏ、０１２３４５０Ｐ２７’−夕 ３Ｆ’０１０００
０Ｈ−’）＋１６ ＸＯ，０１００００２の入力形
式（ＢＩＮ ）は １１１００００００３の入力形式（
ＢＩＮ ）は ０００１１１１１１となる。ＯＰＩの正
規化量は１であるから、ＯＰ１の事前正規化による補正
は。
から判るように、−６５となシ、アンダーフローが発生
する。また、Ｏ２０の正規化量は１であるから、Ｏ２０
の事前正規化による補正は。
する。また、Ｏ２０の正規化量は１であるから、Ｏ２０
の事前正規化による補正は。
０００１１１１１１（＋６３）
＋１１ワノ］ニジ上と（−１）アダー７０００１１１１
１０（＋６２） から＋６２となる。
１０（＋６２） から＋６２となる。
次に、指数演算は。
から−３となり１回復する。
仮数部の演算は。
０．１２３４５０Ｘ０．１０００００＝ ０．０１２３
４５となり、事後正規化量は−１となる。よって、事後
正規化の指数補正は。
４５となり、事後正規化量は−１となる。よって、事後
正規化の指数補正は。
から−４゛となる。このように、指数の最終結果−４は
指数演算結果レジスタ１１にセットされ。
指数演算結果レジスタ１１にセットされ。
下位７ ｂｉｔがＳＶＲ、またはメモリへ転送される。
なお、上記の演算において、中間結果の指数のオーバフ
ローやアンダフローは意識する必要がない。
ローやアンダフローは意識する必要がない。
（ｂ）ケース２（指数演算でオーバフローが発生し。
最終結果で回復する場合、第５図のをイムチャート参照
） ＯＰＩデータ ３Ｆ１０００００→＋１６ Ｘｏ、１
００００００Ｐ２データ ０１１０００００→＋１６
Ｘｏ、１０００００２の入力形式（ＢＩＮ ）は ０
００１１１１１１３の入力形式（ＢＩＮ ）は ０００
０００００１となる。ＯＰＩおよびＯ２０はともに正規
化されているから、事前正規化による補正はない。
） ＯＰＩデータ ３Ｆ１０００００→＋１６ Ｘｏ、１
００００００Ｐ２データ ０１１０００００→＋１６
Ｘｏ、１０００００２の入力形式（ＢＩＮ ）は ０
００１１１１１１３の入力形式（ＢＩＮ ）は ０００
０００００１となる。ＯＰＩおよびＯ２０はともに正規
化されているから、事前正規化による補正はない。
次に、指数演算は。
０００１１１１１１（＋６３）
００１００００００（＋６４）
から＋６４となり、オーバフローが発生する。
仮数部の演算は。
０．１０００００ Ｘ ０．１０００００＝０．０１０
０００となり、事後正規化量は−１となる。よって、事
後正規化の指数補正は。
０００となり、事後正規化量は−１となる。よって、事
後正規化の指数補正は。
０００１１１１１１（＋６３）
から＋６３となる。このように、指数の最終結果＋６３
は指数演算結果レジスタ１１にセットされ。
は指数演算結果レジスタ１１にセットされ。
下位７ ｂｉｔがＳＶＲ、まだはメモリへ転送される。
なお１例外検出は、第３図から判るように、事後正規化
指数補正アダー１０の出力であるｂｉｔ １とｂｉｔ
２とが” １０ ”でアンダフローを示し、 ”０１”
でオーバーフローを示す。
指数補正アダー１０の出力であるｂｉｔ １とｂｉｔ
２とが” １０ ”でアンダフローを示し、 ”０１”
でオーバーフローを示す。
以下余日
〔発明の効果〕
以上の説明により明らかなように２本発明によれば、指
数を符号拡張して指数演算を行なうことにより、指数の
符号の失なわれるのを防止することが可能となり、オー
バーフローやアンダフローの検出と、検出されたオーバ
ーフローやアンダフローからの回復の制御が複雑な機能
を要することなく達成できる点、処理性能および経済性
を向上すべく得られる効果は大きい。
数を符号拡張して指数演算を行なうことにより、指数の
符号の失なわれるのを防止することが可能となり、オー
バーフローやアンダフローの検出と、検出されたオーバ
ーフローやアンダフローからの回復の制御が複雑な機能
を要することなく達成できる点、処理性能および経済性
を向上すべく得られる効果は大きい。
第１図は本発明による実施例の構成を示すブロック図、
第２図は、第１図の実施例における符号拡張回路１ａ、
ｌｂの具体的な構成例を示す回路図、第３図は、第１図
の実施例における例外検出回路１２の具体的な構成例を
示す回路図、第４図は演算例ケース１のタイムチャート
、第５図は演算例ケース２のタイムチャート、第６図は
浮動小数点データ形式を示す図、第７図は従来の演算処
理装置の構成例を示すブロック図である。 図において、ｌａ 、ｌｂは符号拡張回路、２は２ｗａ
ｙセレクタ付ＯＰＩ指数レジスタ、３は２ｗａｙセレク
タ付ＯＰ２指数レノスタ、４は２ ｗａｙセレクタ、５
は指数アダー、６は指数中間結果レジスタ、７は事前正
規化指数補正アダー、８は４ ｗａｙセレクタ、９は指
数退避レジスタ、１０は事後正規化指数補正アダー、１
１は指数演算結果レジスタ、１２は例外検出回路、１３
は例外フラグレジスタである。 第２図 第３図
第２図は、第１図の実施例における符号拡張回路１ａ、
ｌｂの具体的な構成例を示す回路図、第３図は、第１図
の実施例における例外検出回路１２の具体的な構成例を
示す回路図、第４図は演算例ケース１のタイムチャート
、第５図は演算例ケース２のタイムチャート、第６図は
浮動小数点データ形式を示す図、第７図は従来の演算処
理装置の構成例を示すブロック図である。 図において、ｌａ 、ｌｂは符号拡張回路、２は２ｗａ
ｙセレクタ付ＯＰＩ指数レジスタ、３は２ｗａｙセレク
タ付ＯＰ２指数レノスタ、４は２ ｗａｙセレクタ、５
は指数アダー、６は指数中間結果レジスタ、７は事前正
規化指数補正アダー、８は４ ｗａｙセレクタ、９は指
数退避レジスタ、１０は事後正規化指数補正アダー、１
１は指数演算結果レジスタ、１２は例外検出回路、１３
は例外フラグレジスタである。 第２図 第３図
Claims (1)
- １、２の補数表示の浮動小数点データを扱う演算処理装
置に於いて、メモリ、またはＳＶＲから読出された指数
部の最上位ビットを上位へ符号拡張する手段と、該符号
拡張手段により上位へ符号拡張された指数データを２の
補数表示で演算する手段と、該演算手段により得られた
指数演算の最終結果から指数のアンダフロー、またはオ
ーバフローを検出する手段とを有することを特徴とする
演算処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60144534A JPS626326A (ja) | 1985-07-03 | 1985-07-03 | 演算処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60144534A JPS626326A (ja) | 1985-07-03 | 1985-07-03 | 演算処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS626326A true JPS626326A (ja) | 1987-01-13 |
Family
ID=15364545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60144534A Pending JPS626326A (ja) | 1985-07-03 | 1985-07-03 | 演算処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS626326A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017032825A (ja) * | 2015-08-03 | 2017-02-09 | 株式会社タムラ製作所 | 音符号化システム |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5679336A (en) * | 1979-11-29 | 1981-06-29 | Fujitsu Ltd | Decision circuit for exponential part operation result |
-
1985
- 1985-07-03 JP JP60144534A patent/JPS626326A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5679336A (en) * | 1979-11-29 | 1981-06-29 | Fujitsu Ltd | Decision circuit for exponential part operation result |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017032825A (ja) * | 2015-08-03 | 2017-02-09 | 株式会社タムラ製作所 | 音符号化システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5889690A (en) | Multiply-add unit and data processing apparatus using it | |
| JP3076046B2 (ja) | 例外検出回路 | |
| JPH04350724A (ja) | シフト量検出回路 | |
| JPS626326A (ja) | 演算処理装置 | |
| JP2018097864A (ja) | リーディングゼロ予想 | |
| JP2578482B2 (ja) | 浮動小数点演算器 | |
| JP3950920B2 (ja) | 積和演算器及びデータ処理装置 | |
| JPH01282633A (ja) | 非正規化数の処理方式 | |
| JPS61224035A (ja) | 演算処理装置 | |
| JPH03217938A (ja) | 浮動小数点丸め正規化装置 | |
| JP3115138B2 (ja) | 演算処理装置 | |
| JP2591250B2 (ja) | データ処理装置 | |
| JPH0644226B2 (ja) | 演算処理装置 | |
| JPH086762A (ja) | 乗算回路 | |
| JPH0426495B2 (ja) | ||
| JP2007073061A (ja) | データ処理装置 | |
| JPH0498524A (ja) | 浮動小数点演算装置 | |
| JPH04160533A (ja) | マイクロ・プロセッサ | |
| JPH0361224B2 (ja) | ||
| JPS6224322A (ja) | 浮動小数点演算装置 | |
| JPS6194144A (ja) | 浮動小数点加算回路 | |
| JPS6126136A (ja) | 浮動小数点加算回路の桁合わせ回路 | |
| JPH03180928A (ja) | 浮動小数点乗算装置 | |
| JPH0325526A (ja) | 浮動小数点丸め方式 | |
| JPH04124725A (ja) | 浮動小数点演算装置 |