JPS61224035A - 演算処理装置 - Google Patents
演算処理装置Info
- Publication number
- JPS61224035A JPS61224035A JP60065398A JP6539885A JPS61224035A JP S61224035 A JPS61224035 A JP S61224035A JP 60065398 A JP60065398 A JP 60065398A JP 6539885 A JP6539885 A JP 6539885A JP S61224035 A JPS61224035 A JP S61224035A
- Authority
- JP
- Japan
- Prior art keywords
- index
- exponent
- sign
- adder
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/483—Computations with numbers represented by a non-linear combination of denominational numbers, e.g. rational numbers, logarithmic number system or floating-point numbers
- G06F7/485—Adding; Subtracting
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/499—Denomination or exception handling, e.g. rounding or overflow
- G06F7/49905—Exception handling
- G06F7/4991—Overflow or underflow
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/499—Denomination or exception handling, e.g. rounding or overflow
- G06F7/49936—Normalisation mentioned as feature only
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/499—Denomination or exception handling, e.g. rounding or overflow
- G06F7/49994—Sign extension
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computational Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Nonlinear Science (AREA)
- General Engineering & Computer Science (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は演算処理装置に関し、特に浮動小数点データの
指数演算処理方式の改良に関する。
指数演算処理方式の改良に関する。
本発明は、浮動小数点データの演算処理を行う演算処理
装置において、 浮動小数点データの指数を６４増し表示から２の一補数
表示へ変換し、符号拡張して指数演算を行い、指数演算
の最終結果の符号ピントを反転して出力するとともに、
その最終結果かみ指数のアンダフローおよびオーバフロ
ーを検出することにより、指数データを演算する手段で
のアンダフローおよびオーバフローが防止され、指数の
アンダフロー、オーバフローの検出およびその回復の制
御が容易にできるようにしたものである。
装置において、 浮動小数点データの指数を６４増し表示から２の一補数
表示へ変換し、符号拡張して指数演算を行い、指数演算
の最終結果の符号ピントを反転して出力するとともに、
その最終結果かみ指数のアンダフローおよびオーバフロ
ーを検出することにより、指数データを演算する手段で
のアンダフローおよびオーバフローが防止され、指数の
アンダフロー、オーバフローの検出およびその回復の制
御が容易にできるようにしたものである。
第７図は、浮動小数点データ形式を示す図である。
負数は符号ビットに１をもつ２の補数として表される。
浮動小数点データの指数部には１６進表示した場合の数
が入り、実際の値より６４だけ大きい値が設定される（
この明細書では「６４増し表示」という）。仮数は、小
数点が第８ビツトのすぐ左にあると見做される。それぞ
れ単精度、倍精度、４倍精度で桁数が異なる。
が入り、実際の値より６４だけ大きい値が設定される（
この明細書では「６４増し表示」という）。仮数は、小
数点が第８ビツトのすぐ左にあると見做される。それぞ
れ単精度、倍精度、４倍精度で桁数が異なる。
まず、乗除算における指数演算の最大値および最小値に
ついて説明する。
ついて説明する。
（１） 指数演算の最大値
■ 乗算の場合
０ＰＩ（７）指数が＋６３．０Ｐ２（７）指数が＋６３
で事前正規化の補正がなく演算結果の仮数部が正規化さ
れている場合、指数演算結果は ＋６３＋６３＝ ＋ １２６ になる。
で事前正規化の補正がなく演算結果の仮数部が正規化さ
れている場合、指数演算結果は ＋６３＋６３＝ ＋ １２６ になる。
■ 除算の場合
ＯＰＩの指数が＋６３で正規化され、ＯＦ２の指数が−
６４で４倍精度データで最下位桁以外がすべてＯのとき
、事前正規化でＯＰｌの指数は＋６３のままで、ＯＦ２
の指数は −６４−２７＝−９１ になり、事後正規化では整数部にＯ以外の数がたったと
き指数へ＋１の補正がある。したがって、上位の指数演
算結果は ＋６３−（−９１） ＋ １ ＝ ＋１５５になる。
６４で４倍精度データで最下位桁以外がすべてＯのとき
、事前正規化でＯＰｌの指数は＋６３のままで、ＯＦ２
の指数は −６４−２７＝−９１ になり、事後正規化では整数部にＯ以外の数がたったと
き指数へ＋１の補正がある。したがって、上位の指数演
算結果は ＋６３−（−９１） ＋ １ ＝ ＋１５５になる。
（２）指数演算の最小値
■ １乗算の場合
ＯＰＩの指数が−６４、ＯＦ２の指数が−６４で４倍精
度データであり、ＯＰＩおよびＯＦ２の最下位桁以外が
すべてＯのとき、事前正規化でＯＰｌの指数は −６４−２７＝−９１ になり、０Ｐ２０指数は −６４−２７＝−９１ になる。事後正規化で仮数部が最大左１桁シフトのとき
、指数演算結果は −９１−９１−１＝ −１８３ になり、下位の指数演算結果は上位より１４小さくなる
ために −１８３−１４＝ −１９７ になる。
度データであり、ＯＰＩおよびＯＦ２の最下位桁以外が
すべてＯのとき、事前正規化でＯＰｌの指数は −６４−２７＝−９１ になり、０Ｐ２０指数は −６４−２７＝−９１ になる。事後正規化で仮数部が最大左１桁シフトのとき
、指数演算結果は −９１−９１−１＝ −１８３ になり、下位の指数演算結果は上位より１４小さくなる
ために −１８３−１４＝ −１９７ になる。
■ 除算の場合
ＯＰＩの指数が−６４で、ＯＦ２の指数が＋６３で４倍
精度データで最下位桁以外がすべて０で正規化されてい
るとき、事前正規化でＯＰＩの指数は −６４−２７＝−９１ になり、ＯＦ２の指数は＋６３のままである。事後正規
化では、そのままかあるいは右１桁シフトの補正しかな
いので、上位の指数演算結果は−９１−６３＝−１５４ になり、下位の指数演算結果は上位より１４小さくなる
ために、 −１５４−１４＝ −１６８ になる。
精度データで最下位桁以外がすべて０で正規化されてい
るとき、事前正規化でＯＰＩの指数は −６４−２７＝−９１ になり、ＯＦ２の指数は＋６３のままである。事後正規
化では、そのままかあるいは右１桁シフトの補正しかな
いので、上位の指数演算結果は−９１−６３＝−１５４ になり、下位の指数演算結果は上位より１４小さくなる
ために、 −１５４−１４＝ −１６８ になる。
以上の説明から、指数演算結果ｅの範囲は、＝１９７≦
ｅ≦＋１５５ になり、制御ビット幅が７ビツトでは指数の符号が失わ
れてオーバフローあるいはアンダフローが生ずる。
ｅ≦＋１５５ になり、制御ビット幅が７ビツトでは指数の符号が失わ
れてオーバフローあるいはアンダフローが生ずる。
第８図は、従来の演算処理装置の一例を示すブロック構
成図である。
成図である。
参照番号２は、ＳＶＲ、メモリからの指数データと、４
ウエイセレクタ８の出力のいずれか一方を入力する７ビ
ツト幅の２ウエイセレクタ付ＯＰ１指数レジスタである
。参照番号３は、同じくＳＶＲ、メモリからの指数デー
タと、４ウエイセレクタ８の出力のいずれか一方を入力
する７ビツト幅の２ウエイセレクタ付ＯＰ２指数レジス
タである。参照番号４は、２ウエイセレクタ付ＯＰ２指
数レジスタ３の正出力と反転出力とを切り換える７ビツ
ト幅の２ウエイセレクタである。参照番号５は、２ウエ
イセレクタ付ＯＰＩ指数レジスタ２と２ウエイセレクタ
４の出力との間で演算を行う７ビツト幅の指数アダーで
ある。参照番号６は、指数アダー５の出力を受ける７ビ
ツト幅の指数中間結果レジスタである。
ウエイセレクタ８の出力のいずれか一方を入力する７ビ
ツト幅の２ウエイセレクタ付ＯＰ１指数レジスタである
。参照番号３は、同じくＳＶＲ、メモリからの指数デー
タと、４ウエイセレクタ８の出力のいずれか一方を入力
する７ビツト幅の２ウエイセレクタ付ＯＰ２指数レジス
タである。参照番号４は、２ウエイセレクタ付ＯＰ２指
数レジスタ３の正出力と反転出力とを切り換える７ビツ
ト幅の２ウエイセレクタである。参照番号５は、２ウエ
イセレクタ付ＯＰＩ指数レジスタ２と２ウエイセレクタ
４の出力との間で演算を行う７ビツト幅の指数アダーで
ある。参照番号６は、指数アダー５の出力を受ける７ビ
ツト幅の指数中間結果レジスタである。
参照番号７は、指数退避レジスタ９の出力と事前正規化
量の出力との間で、事前正規化の指数補正を行う７ビツ
ト幅の事前正規化指数補正アダーである。参照番号８は
、２ウエイセレクタ付ＯＰ１指数レジスタ２と、２ウエ
イセレクタ付ＯＰ２指数レジスタ３と、事前正規化指数
補正アダー７と指数退避レジスタ９の４出力から一つを
選択する４ウエイセレクタである。参照番号９は、４ウ
エイセレクタ８の出力を受けるワーク用の指数退避レジ
スタである。
量の出力との間で、事前正規化の指数補正を行う７ビツ
ト幅の事前正規化指数補正アダーである。参照番号８は
、２ウエイセレクタ付ＯＰ１指数レジスタ２と、２ウエ
イセレクタ付ＯＰ２指数レジスタ３と、事前正規化指数
補正アダー７と指数退避レジスタ９の４出力から一つを
選択する４ウエイセレクタである。参照番号９は、４ウ
エイセレクタ８の出力を受けるワーク用の指数退避レジ
スタである。
参照番号１０は、指数中間結果レジスタ６の出力と事後
正規化量の出力との間で、事後正規化の指数補正を行う
７ビツト幅の事後正規化指数補正アダーである。
正規化量の出力との間で、事後正規化の指数補正を行う
７ビツト幅の事後正規化指数補正アダーである。
参照番号１４は、指数アダー５の出力からオーバフロー
、アンダフローを判定する例外検出回路（■である。参
照番号１５は、事前正規化指数補正アダー７の出力から
アンダフローを判定する例外検出回路（ｎ）である。参
照番号１６は、事後正規化指数補正アダー１０の出力か
らオーバフロー、アンダフローを判定する例外検出回路
＜ｍ＞である。
、アンダフローを判定する例外検出回路（■である。参
照番号１５は、事前正規化指数補正アダー７の出力から
アンダフローを判定する例外検出回路（ｎ）である。参
照番号１６は、事後正規化指数補正アダー１０の出力か
らオーバフロー、アンダフローを判定する例外検出回路
＜ｍ＞である。
参照番号１７は、例外検出回路（１）、（ＩＩ）、（Ｉ
ＩＩ）Ｉ４．１５．１６から最終的なオーバフロー、ア
ンダフローを検出する例外検出回路（ＩＶ）である。
ＩＩ）Ｉ４．１５．１６から最終的なオーバフロー、ア
ンダフローを検出する例外検出回路（ＩＶ）である。
参照番号１３は、例外検出回路（ＩＶ）１７の出力を受
ける例外フラグレジスタである。参照番号１９は、例外
検出回路（ＩＶ）１７の出力により事後正規化指数補正
アダー１０の出力の補正を行う演算結果補正回路であり
、指数演算結果レジスタ１１にその結果が出力される。
ける例外フラグレジスタである。参照番号１９は、例外
検出回路（ＩＶ）１７の出力により事後正規化指数補正
アダー１０の出力の補正を行う演算結果補正回路であり
、指数演算結果レジスタ１１にその結果が出力される。
例外フラグレジスタ１３の出力は、例外制御部に送出さ
れる。指数演算結果レジスタ１１の出力は、ＳＶＲ、メ
モリに送出される。
れる。指数演算結果レジスタ１１の出力は、ＳＶＲ、メ
モリに送出される。
ここで、ＳｖＲはソフトウェア・ヴイジブル・レジスタ
（ｓｏｆｔｗａｒｅ ｖｉｓｉｂｌｅ ｒｅｇｉｓｔｅ
ｒソフトウェア管理下のレジスタ）である。
（ｓｏｆｔｗａｒｅ ｖｉｓｉｂｌｅ ｒｅｇｉｓｔｅ
ｒソフトウェア管理下のレジスタ）である。
以上説明したように、このような従来の演算処理方式で
は、指数アゲ−の出力データから指数の符号が失われる
オーバフロー、アンダフローの検出が複雑であり、また
オーバフロー、アンダフローからの回復の制御もさらに
複雑になる欠点があった。したがって、これを解決する
には制御ビット幅を増やさなければならない問題点があ
った。
は、指数アゲ−の出力データから指数の符号が失われる
オーバフロー、アンダフローの検出が複雑であり、また
オーバフロー、アンダフローからの回復の制御もさらに
複雑になる欠点があった。したがって、これを解決する
には制御ビット幅を増やさなければならない問題点があ
った。
本発明は、このような従来の問題点を解決するもので、
浮動小数点データの指数演算処理において、オーバフロ
ー、アンダフローの検出およびその回復の制御を簡単に
行うことができる演算処理装置を提供することを目的と
する。
浮動小数点データの指数演算処理において、オーバフロ
ー、アンダフローの検出およびその回復の制御を簡単に
行うことができる演算処理装置を提供することを目的と
する。
Ｃ問題点を解決するための手段〕
本発明は、６４増し表示の浮動小数点データを入力し、
そのデータの指数データを２の補数表示で演算する第一
の手段と、この手段の出力と事後正規化量の出力との間
で事後正規化の指数補正を行う第二の手段とを備えた浮
動小数点データを処理する演算処理装置において、上記
浮動小数点データを入力し、その指数部の最上位ビット
を反転し、反転したビットを上位へ符号拡張して上記第
一の手段に出力する符号拡張手段と、上記第二の手段で
得られた指数演算の最終結果から指数のアンダフローお
よびオーバフローを検出する例外検出手段と、上記指数
演算の最終結果の符号ビットを反転して出力する符号反
転手段とを備えたことを特徴とする。
そのデータの指数データを２の補数表示で演算する第一
の手段と、この手段の出力と事後正規化量の出力との間
で事後正規化の指数補正を行う第二の手段とを備えた浮
動小数点データを処理する演算処理装置において、上記
浮動小数点データを入力し、その指数部の最上位ビット
を反転し、反転したビットを上位へ符号拡張して上記第
一の手段に出力する符号拡張手段と、上記第二の手段で
得られた指数演算の最終結果から指数のアンダフローお
よびオーバフローを検出する例外検出手段と、上記指数
演算の最終結果の符号ビットを反転して出力する符号反
転手段とを備えたことを特徴とする。
本発明は、浮動小数点データの指数を６４増し表示から
２の補数表示へ変換し、符号拡張して指数演算を行い、
指数演算の最終結果の符号ビットを反転して出力するこ
とにより、制御ビット幅を増やすことなく指数データを
演算する手段でのアン ゛ダフローおよびオーバフ
ローが防止され、またその最終結果から指数のアンダフ
ローおよびオーバフローを検出できるのでその回復の制
御を容易に行うことができる。
２の補数表示へ変換し、符号拡張して指数演算を行い、
指数演算の最終結果の符号ビットを反転して出力するこ
とにより、制御ビット幅を増やすことなく指数データを
演算する手段でのアン ゛ダフローおよびオーバフ
ローが防止され、またその最終結果から指数のアンダフ
ローおよびオーバフローを検出できるのでその回復の制
御を容易に行うことができる。
以下、本発明の実施例方式を図面に基づいて説明する。
第１図は、本発明演算処理装置の一実施例を示すブロッ
ク構成図である。
ク構成図である。
第１図において、ＳＶＲ，メモリからの出力は、符号拡
張回路１を介して２ウェイセレクタ付０Ｐ−１指数レジ
スタ２および２ウエイセレクタ付ＯＰ２指数レジスタ３
の一方の入力に接続される。２ウエイセレクタ付ＯＰ２
指数レジスタ３の正出力は、２ウエイセレクタ４の一方
の入力および４ウエイセレクタ８の第一の入力に接続さ
れ、反転出力は２ウエイセレクタ４の他方の入力に接続
される。２ウエイセレクタ４の出力は、指数アダー５の
一方の入力に接続される。２ウエイセレクタ付ＯＰＩ指
数レジスタ２の出力は、指数アダー５の他方の入力およ
び４ウエイセレクタ８の第二の入力に接続される。指数
アダー５の出力は、指数中間結果レジスタ６に接続され
る。
張回路１を介して２ウェイセレクタ付０Ｐ−１指数レジ
スタ２および２ウエイセレクタ付ＯＰ２指数レジスタ３
の一方の入力に接続される。２ウエイセレクタ付ＯＰ２
指数レジスタ３の正出力は、２ウエイセレクタ４の一方
の入力および４ウエイセレクタ８の第一の入力に接続さ
れ、反転出力は２ウエイセレクタ４の他方の入力に接続
される。２ウエイセレクタ４の出力は、指数アダー５の
一方の入力に接続される。２ウエイセレクタ付ＯＰＩ指
数レジスタ２の出力は、指数アダー５の他方の入力およ
び４ウエイセレクタ８の第二の入力に接続される。指数
アダー５の出力は、指数中間結果レジスタ６に接続され
る。
事前正規化量の出力を一方の入力とする事前正規化指数
補正アダー７の出力は、４ウエイセレクタ８の第三の入
力に接続される。４ウエイセレクタ８の出力を入力とす
る指数退避レジスタ９の出力は、４ウエイセレクタ８の
第四の入力および事前正規化指数補正アダー７の他方の
入力に接続される。また、４ウエイセレクタ８の出力は
分岐して２ウエイセレクタ付ＯＰＩ指数レジスタ２およ
び２ウエイセレクタ付ＯＰ２指数レジスタ３の他方の入
力に接続される。
補正アダー７の出力は、４ウエイセレクタ８の第三の入
力に接続される。４ウエイセレクタ８の出力を入力とす
る指数退避レジスタ９の出力は、４ウエイセレクタ８の
第四の入力および事前正規化指数補正アダー７の他方の
入力に接続される。また、４ウエイセレクタ８の出力は
分岐して２ウエイセレクタ付ＯＰＩ指数レジスタ２およ
び２ウエイセレクタ付ＯＰ２指数レジスタ３の他方の入
力に接続される。
指数中間結果レジスタ６の出力および事後正規化量の出
力を入力とする事後正規化指数補正アダー１０の出力は
、指数演算結果レジスタ１１および例外検出回路１２に
接続される。例外検出回路１２の出力は、例外フラグレ
ジスタ１３を介して例外制御部に送出される。指数演算
結果レジスタ１１の出力は、符号反転回路１８を介して
ＳＶＲ、メモリに送出される。
力を入力とする事後正規化指数補正アダー１０の出力は
、指数演算結果レジスタ１１および例外検出回路１２に
接続される。例外検出回路１２の出力は、例外フラグレ
ジスタ１３を介して例外制御部に送出される。指数演算
結果レジスタ１１の出力は、符号反転回路１８を介して
ＳＶＲ、メモリに送出される。
第２図は、符号拡張回路１の一実施例を示す回路図であ
る。符号拡張回路１は、ＳＶＲ、メモリからのデータの
指数部７ビツトの最上位ビットを反転し、反転したビッ
トを上位へ２ビット符号拡張して出力する。
る。符号拡張回路１は、ＳＶＲ、メモリからのデータの
指数部７ビツトの最上位ビットを反転し、反転したビッ
トを上位へ２ビット符号拡張して出力する。
２ウエイセレクタ付ＯＰＩ指数レジスタ２および２ウエ
イセレクタ付ＯＰ２指数レジスタ３は、符号拡張回路１
と４ウエイセレクタ８の出力のいずれか一方を入力する
９ビツト幅のレジスタである。２ウエイセレクタ４は、
２ウエイセレクタ付ＯＰ２指数レジスタ３の正出力と反
転出力とを切り換える９ビツト幅のセレクタである。指
数アダー５は、２ウエイセレクタ付ＯＰ１指数レジスタ
２と２ウエイセレクタ４の出力との間で９ビツト幅で演
算を行う。
イセレクタ付ＯＰ２指数レジスタ３は、符号拡張回路１
と４ウエイセレクタ８の出力のいずれか一方を入力する
９ビツト幅のレジスタである。２ウエイセレクタ４は、
２ウエイセレクタ付ＯＰ２指数レジスタ３の正出力と反
転出力とを切り換える９ビツト幅のセレクタである。指
数アダー５は、２ウエイセレクタ付ＯＰ１指数レジスタ
２と２ウエイセレクタ４の出力との間で９ビツト幅で演
算を行う。
事前正規化指数補正ア、ダー７は、指数退避レジスタ９
と事前正規化量の出力との間で、事前正規化の指数補正
を９ビア）幅で行う。４ウエイセレクタ８は、２ウエイ
セレクタ付ＯＰＩ指数レジスタ２．２ウエイセレクタ付
ＯＰ２指数レジスタ３、事前正規化指数補正アダー７ま
たは指数退避レジスタ９の４出力のいずれか一つを選択
する。
と事前正規化量の出力との間で、事前正規化の指数補正
を９ビア）幅で行う。４ウエイセレクタ８は、２ウエイ
セレクタ付ＯＰＩ指数レジスタ２．２ウエイセレクタ付
ＯＰ２指数レジスタ３、事前正規化指数補正アダー７ま
たは指数退避レジスタ９の４出力のいずれか一つを選択
する。
事後正規化指数補正アダー１０は、指数中間結果レジス
タ６と事後正規化量の出力との間で事後正規化の指数補
正を９ビツト幅で行う。指数演算結果レジスタ１１は、
事後正規化指数補正アダー１ｏの出力を受け、下位７ビ
ツトが符号反転回路１８へ出力される。
タ６と事後正規化量の出力との間で事後正規化の指数補
正を９ビツト幅で行う。指数演算結果レジスタ１１は、
事後正規化指数補正アダー１ｏの出力を受け、下位７ビ
ツトが符号反転回路１８へ出力される。
第３図は、符号反転回路１８の一実施例を示す回路図で
ある。符号反転回路１８は、指数演算結果レジスタ１１
からの出カフビットの最上位ピントを反転してＳＶＲ、
メモリへ出力する。
ある。符号反転回路１８は、指数演算結果レジスタ１１
からの出カフビットの最上位ピントを反転してＳＶＲ、
メモリへ出力する。
第４図は、例外検出回路１２の一実施例を示す回路図で
ある。例外検出回路１２は、事後正規化指数補正アダー
１０の出力から指数演算のオーバフロー、アンダフロー
を判定して例外フラグレジスタ１３に出力する。
ある。例外検出回路１２は、事後正規化指数補正アダー
１０の出力から指数演算のオーバフロー、アンダフロー
を判定して例外フラグレジスタ１３に出力する。
例外検出は、第４図に示すように事後正規化指数補正ア
ダー１０の出力のビット１とビット２が、「ｌＯ」でア
ンダフロー、「０１」でオーバフローを示す。
ダー１０の出力のビット１とビット２が、「ｌＯ」でア
ンダフロー、「０１」でオーバフローを示す。
演算は、すべて２の補数表示の９ビツトで行われる。
次に、単精度データを例にとり乗算の場合の具体例につ
いて説明する。
いて説明する。
第一のケースは、事前正規化補正でアンダフローが発生
し、最終結果で回復する場合である。
し、最終結果で回復する場合である。
ＯＰＩのデータは
０００１２３４５イ→＋１６−” Ｘｏ、０１２３４５
とし、ＯＦ２のデータは ７Ｆ０１００００．→＋１６”Ｘｏ、０１００００とす
ると、２ウエイセレクタ付ＯＰＩ指数レジスタ２の入力
形式は［１１１００００００］、２ウエイセレクタ付Ｏ
Ｐ２指数レジスタ３の入力形式は［０００１１１１１１
］ となる。
とし、ＯＦ２のデータは ７Ｆ０１００００．→＋１６”Ｘｏ、０１００００とす
ると、２ウエイセレクタ付ＯＰＩ指数レジスタ２の入力
形式は［１１１００００００］、２ウエイセレクタ付Ｏ
Ｐ２指数レジスタ３の入力形式は［０００１１１１１１
］ となる。
ＯＰＩの正規化量は「１」であるから、ＯＰＩの事前正
規化による補正は、事前正規化指数補正アダー７におい
て、 ＋）１１１１１１１１１ （−１） であるので、ｒ−６５Ｊとなりアンダフローカｉ発生す
る。
規化による補正は、事前正規化指数補正アダー７におい
て、 ＋）１１１１１１１１１ （−１） であるので、ｒ−６５Ｊとなりアンダフローカｉ発生す
る。
ＯＦ２の正規化量は「１」であるから、ＯＦ２の事前正
規化による補正は、事前正規化指数補正アダー７におい
て、 ０００１１１１１１ （＋６３） ＋ １１１１１１ １１（−１）０００１１１１
１０ （＋６２） であるのでｒ＋６２Ｊとなる。
規化による補正は、事前正規化指数補正アダー７におい
て、 ０００１１１１１１ （＋６３） ＋ １１１１１１ １１（−１）０００１１１１
１０ （＋６２） であるのでｒ＋６２Ｊとなる。
次に指数演算は、指数アダー５において、＋）０００１
１１１１０ （＋６２） であるので「−３」となり回復する。
１１１１０ （＋６２） であるので「−３」となり回復する。
次に仮数部の演算は、
０、１２３４５０ ｘ ０．１０００００ ＝ ０．０
１２３４５となり、事後正規化量は「−１」となる。し
たがって、事後正規化の指数補正は、事後正規化指数補
正アダー１０において、 ＋）１１１１１１１１１ （−１） であるので、指数の最終結果は「−４」となり指数演算
結果レジスタ１１にセットされ、符号反転回路１日に下
位７ビツトが入力され、最上位ピントが反転されてＳＶ
Ｒ、メモリに出力される。
１２３４５となり、事後正規化量は「−１」となる。し
たがって、事後正規化の指数補正は、事後正規化指数補
正アダー１０において、 ＋）１１１１１１１１１ （−１） であるので、指数の最終結果は「−４」となり指数演算
結果レジスタ１１にセットされ、符号反転回路１日に下
位７ビツトが入力され、最上位ピントが反転されてＳＶ
Ｒ、メモリに出力される。
したがって、中間結果の指数のオーバフロー、アンダフ
ローを考慮する必要がない。
ローを考慮する必要がない。
第５図は、以上の過程を説明するフローチャートである
。
。
第二のケースは、指数演算でオーバフローが発生し、最
終結果で回復する場合である。
終結果で回復する場合である。
ＯＰＩのデータは
７Ｆ１０００００Ｈ−＋ １６” ｘ Ｏ，１００００
０とし、ＯＦ２のデータは ４１１０００００Ｈ→＋１６’ ｘＯ，１０００００と
すると、２ウ工イセレクタ付ＯＰＩ指数レジスタ２０入
力形式は［０００１１１１１１コ、２ウエイセレクタ付
ＯＰ２指数レジスタ３の入力形式％式％ ＯＰＩおよびＯＦ２は共に正規化されているから事前正
規化による補正はない。指数演算は、指数アダー５にお
いて、 ０００１１１１１１ （＋６３） ＋）００００００００１ （＋１） ００１００００００ （＋６４） であるので、ｒ＋６４Ｊとなりオーバフローが発生する
。
０とし、ＯＦ２のデータは ４１１０００００Ｈ→＋１６’ ｘＯ，１０００００と
すると、２ウ工イセレクタ付ＯＰＩ指数レジスタ２０入
力形式は［０００１１１１１１コ、２ウエイセレクタ付
ＯＰ２指数レジスタ３の入力形式％式％ ＯＰＩおよびＯＦ２は共に正規化されているから事前正
規化による補正はない。指数演算は、指数アダー５にお
いて、 ０００１１１１１１ （＋６３） ＋）００００００００１ （＋１） ００１００００００ （＋６４） であるので、ｒ＋６４Ｊとなりオーバフローが発生する
。
次に仮数部の演算は、
０、１０００００ ｘ ０．１０００００ ＝ ０．０
１００００となり、事後正規化量は「−１」となる、し
たがって、事後正規化の指数補正は、事後正規化指数補
正アダーｌＯにおいて、 ００１００００００ （＋６４） ＋’）１１１１１１１１１ （−１）０００１１１１
１１ （＋６３） であるので、指数の最終結果はｒ＋６３４となり指数演
算結果レジスタ１１へセットされ、符号反転回路１８に
下位７ビツトが入力され、最上位ビットが反転されてＳ
ＶＲ，メモリに出力される。
１００００となり、事後正規化量は「−１」となる、し
たがって、事後正規化の指数補正は、事後正規化指数補
正アダーｌＯにおいて、 ００１００００００ （＋６４） ＋’）１１１１１１１１１ （−１）０００１１１１
１１ （＋６３） であるので、指数の最終結果はｒ＋６３４となり指数演
算結果レジスタ１１へセットされ、符号反転回路１８に
下位７ビツトが入力され、最上位ビットが反転されてＳ
ＶＲ，メモリに出力される。
第６図は、以上の過程を説明するフローチャートである
。
。
本発明は、以上説明したように、指数を６４増し表示か
ら２の補数表示へ変換し、符号拡張して指数演算を行う
ことにより、指数の符号が失われるオーバフロー、アン
ダフローの検出およびそれからの回復の制御が容易にな
り、指数演算処理のハードウェアおよびソフトウェアが
ともに簡単になる効果がある。
ら２の補数表示へ変換し、符号拡張して指数演算を行う
ことにより、指数の符号が失われるオーバフロー、アン
ダフローの検出およびそれからの回復の制御が容易にな
り、指数演算処理のハードウェアおよびソフトウェアが
ともに簡単になる効果がある。
第１図は本発明の一実施例を示すブロック構成図。
第２図は本発明実施例装置の符号拡張回路の一例を示す
回路図。 第３図は本発明実施例装置の符号反転回路の一例を示す
回路図。 第４図は本発明実施例装置の例外検出回路の一例を示す
回路図。 第５図および第６図は本発明実施例装置の動作過程を説
明するフローチャート。 第７図は浮動小数点データ形式を示す図。 第８図は従来の演算処理装置を示すブロック構成図。 １・・・符号拡張回路、２・・・２ウエイセレクタ付Ｏ
Ｐ１指数レジスタ、３・・・２ウエイセレクタ付ｏＰ２
指数レジスタ、４・・・２ウエイセレクタ、５・・・指
数アダー、６・・・指数中間結果レジスタ、７・・・事
前正規化指数補正アダー、８・・・４ウエイセレクタ、
９・・・指数退避レジスタ、１０・・・事後正規化指数
補正アダー、１１・・・指数演算結果レジスタ、１２・
・・例外検出回路、１３・・・例外フラグレジスタ、１
４・・・例外検出回路（Ｉ）、１５・・・例外検出回路
（Ｕ）、１６・・・例外検出回路（ＩＩＩ）、１７・・
・例外検出回路（ＩＶ）、Ｌ８・・・符号反転回路、１
９・・・演算結果補正回路。
回路図。 第３図は本発明実施例装置の符号反転回路の一例を示す
回路図。 第４図は本発明実施例装置の例外検出回路の一例を示す
回路図。 第５図および第６図は本発明実施例装置の動作過程を説
明するフローチャート。 第７図は浮動小数点データ形式を示す図。 第８図は従来の演算処理装置を示すブロック構成図。 １・・・符号拡張回路、２・・・２ウエイセレクタ付Ｏ
Ｐ１指数レジスタ、３・・・２ウエイセレクタ付ｏＰ２
指数レジスタ、４・・・２ウエイセレクタ、５・・・指
数アダー、６・・・指数中間結果レジスタ、７・・・事
前正規化指数補正アダー、８・・・４ウエイセレクタ、
９・・・指数退避レジスタ、１０・・・事後正規化指数
補正アダー、１１・・・指数演算結果レジスタ、１２・
・・例外検出回路、１３・・・例外フラグレジスタ、１
４・・・例外検出回路（Ｉ）、１５・・・例外検出回路
（Ｕ）、１６・・・例外検出回路（ＩＩＩ）、１７・・
・例外検出回路（ＩＶ）、Ｌ８・・・符号反転回路、１
９・・・演算結果補正回路。
Claims (1)
- （１）６４増し表示の浮動小数点データを入力し、その
データの指数データを２の補数表示で演算する第一の手
段と、 この手段の出力と事後正規化量の出力との間で事後正規
化の指数補正を行う第二の手段と を備えた浮動小数点データを処理する演算処理装置にお
いて、 上記浮動小数点データを入力し、その指数部の最上位ビ
ットを反転し、反転したビットを上位へ符号拡張して上
記第一の手段に出力する符号拡張手段（１）と、 上記第二の手段で得られた指数演算の最終結果から指数
のアンダフローおよびオーバフローを検出する例外検出
手段（１２、１３）と、 上記指数演算の最終結果の符号ビットを反転して出力す
る符号反転手段（１８）と を備えたことを特徴とする演算処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60065398A JPS61224035A (ja) | 1985-03-29 | 1985-03-29 | 演算処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60065398A JPS61224035A (ja) | 1985-03-29 | 1985-03-29 | 演算処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61224035A true JPS61224035A (ja) | 1986-10-04 |
Family
ID=13285868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60065398A Pending JPS61224035A (ja) | 1985-03-29 | 1985-03-29 | 演算処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61224035A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107743613A (zh) * | 2015-06-24 | 2018-02-27 | Arm 有限公司 | 用于处理浮点值的装置和方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5679336A (en) * | 1979-11-29 | 1981-06-29 | Fujitsu Ltd | Decision circuit for exponential part operation result |
-
1985
- 1985-03-29 JP JP60065398A patent/JPS61224035A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5679336A (en) * | 1979-11-29 | 1981-06-29 | Fujitsu Ltd | Decision circuit for exponential part operation result |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107743613A (zh) * | 2015-06-24 | 2018-02-27 | Arm 有限公司 | 用于处理浮点值的装置和方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0127988B1 (en) | A normalizing circuit | |
| US5148386A (en) | Adder-subtracter for signed absolute values | |
| JPH02201645A (ja) | 例外検出回路 | |
| JP3178746B2 (ja) | 浮動小数点数のためのフォーマット変換装置 | |
| US5111421A (en) | System for performing addition and subtraction of signed magnitude floating point binary numbers | |
| JPS6360417B2 (ja) | ||
| JPH04290122A (ja) | 数値表現変換装置 | |
| JP3345894B2 (ja) | 浮動小数点乗算器 | |
| JPH09212337A (ja) | 浮動小数点演算処理装置 | |
| US5016209A (en) | Floating-point addition/subtraction system with digit position alignment between fractions of multiple sets of data | |
| JP2511527B2 (ja) | 浮動小数点演算器 | |
| JPS61224035A (ja) | 演算処理装置 | |
| EP0520378B1 (en) | Overflow detection system and its circuit for use in addition and subtraction | |
| KR920003493B1 (ko) | 부동 소숫점 표기를 기초로 하는 연산회로 | |
| US5754458A (en) | Trailing bit anticipator | |
| JP2507183B2 (ja) | 浮動小数点加減算装置 | |
| JP2856792B2 (ja) | 浮動小数点数演算装置 | |
| JP3115138B2 (ja) | 演算処理装置 | |
| JPS626326A (ja) | 演算処理装置 | |
| JPH03217938A (ja) | 浮動小数点丸め正規化装置 | |
| JPH0383126A (ja) | 浮動小数点乗算器 | |
| JP3124286B2 (ja) | 浮動小数点数演算装置 | |
| JPH0498524A (ja) | 浮動小数点演算装置 | |
| SU1179322A1 (ru) | Устройство дл умножени двух чисел | |
| JP2931632B2 (ja) | 桁移動装置及び浮動小数点演算装置 |