JPS6360417B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は浮動小数点乗算回路、特にダイナミツ
クレンジ（データの取り得る最大振幅）の広いデ
ータの実時間処理を目的とする高速デイジタル信
号処理プロセツサに使用する浮動小数点乗算回路
に関するものである。

浮動小数点乗算回路は仮数部演算専用の固定小
数点乗算器と指数部演算専用の加算器とから構成
される。すなわち、乗算される２数をA₁＝M₁・
2^e1とA₂＝M₂・2^e2とするとその乗算結果はA₀＝
A₁・A₂＝M₁・M₂・2^e1+e2となり、M₁・M₂の乗
算とe₁＋e₂の加算が行なわれる。ここでM₁、M₂
が仮数でe₁、e₂が指数である。浮動小数点乗算に
おいては、有効桁数が最大に保たれるように２入
力の仮数部は正規化されている。これらの乗算回
路を２進数のデイジタル回路で構成する場合、回
路構成上の便によつて、仮数部ならび指数部のビ
ツト数は指定されているため、乗算結果すなわち
積も一定のビツト数で表わさなければならないた
め、桁あふれ（オーバーフローやアンダフロー）
の問題が生じる。

又、乗算結果を正規化を行なう場合、仮数部を
桁移動し、その分だけ指数部を加減算する場合に
も、指数部が正規のビツト数で表わされる範囲に
入らないときも、桁あふれの問題が生じる。

従来、このように仮数部および指定部で桁あふ
れ（オーバーフロー、アンダーフロー）が生じた
ときはフラグで検出し、その補正をプログラムで
処理する方法がとられていた。そのため、オーバ
ーフローの処理を行なうためのプログラムを実行
するためにかなりの時間を要し、高速の演算を行
なうことができない欠点がある。特に通信装置の
ように実時間処理、すなわち入力、出力を同じ時
間関係で行なう必要がある装置においては、更に
高速の信号処理装置が必要となり、特に時間を要
する乗算器の高速化が要求される。

本発明の目的は、第１、第２の入力データの乗
算結果に生じる指数部下位桁あふれの補正と、上
記乗算後の第３の入力データの加算の際の桁合せ
とを同時に実行することにある。

上記目的を達成するため本発明においては、乗
算結果に指数部下位桁あふれが生じたときに、上
記第３の入力データの指数部の値と上記指数加算
結果の値の差に応答して上記仮数乗算結果を補正
して上記第３の入力データの仮数部との和演算を
行なうと共に、上記第３の入力データの指数部の
値に等しい値を該和演算の指数部として出力する
手段を有する。

以下図面を用いて本発明を詳細に説明する。ま
ず、実施例の説明をする前に、本発明の原理につ
いて説明する。第１図は、乗算される２数A₁、
A₂およびその積Ａ＝A₁・A₀のビツト構成を示す
もので、各数の仮数をM₁、指数をｅ、で表わす
とA₁＝M₁・2^e1、A₂＝M₂・2^e2 Ａ＝Ｍ・2^e（真
の値）で表わされる。各記号のサフイツクスは各
数を区別する。浮動小数点乗算においては２数
A₁、A₂の仮数M₁、M₂は有効数を最大とするた
め正規化されており、２進数が２の補数表示で表
わされるときは −2゜≦M₁、又はM₂＜−2^-1又は2^-1＜（M₁、
M₂）＜2゜又、乗算装置の構成上、仮数Ｍ、指数ｅ
を表わすビツト数はそれぞれ一定ビツト数ｍおよ
びｎ（第１図のA₁、A₂の場合ｍ＝12 ｎ＝４）で
構成される。したがつて、２数A₁、A₂図示の如
くなる。これらの２数A₁、A₂の積はビツト構成
に制限を付けない場合23ビツトの仮数と４又は５
ビツトの指数で表わされる。しかし、回路、装置
の構成上の都合から第１図のA₀＝M₀.2^e0ように
実際の装置では数A₁、A₂と同じビツト構成（仮
数ｍビツト、指数ｎビツト）とされる。そのた
め、以下に述べる桁あふれが生じる。

(1) 指数上位桁あふれ 正規化された２数A₁、A₂の積A₀の仮数M₀は (a) 正規化されていない状態すなわち −2^-1≦M₀≦2^-2 又は 2^-2＜M₀＜2^-2 ……(1) (b) 正規化されている状態すなわち −2゜≦M₀＜2^-2 又は 2^-1≦M₀＜2゜ ……(2) の２つの状態がある。

したがつて、指数ｅが2^n-1となつたとき、次
のような問題が生じる。一般的に仮数が正規化
されていない状態(a)では仮数M₀を１ビツト左
シフトし、指数e₀から１を減算すれば正規化さ
れ、又指数e₀が2^n-1以上のときは仮数M₀の状
態に係らず、積A₀の絶対値を最大とする補正
を行うことが考えられるが、仮数M₀が正規化
されていない状態(a)で、かつ指数e₀が2^n-1の場
合、上記補正を行なつたら補正によつて、大き
な誤差を生じる。仮えば指数がｎ＝４ビツトで e₀＝2^4-1＝８、仮数M₀＝−2^-2（正規化されて
いない例）、のとき真の積A₀はA₀＝（−2^-2）×
2⁸＝−2⁶であり、上述の補正を行なつた場合の
積A₀′はA₀′＝（−2゜）×2⁷＝−2⁷となり真の値A₀
の２倍と誤つた値となる。

(2) 指数下位桁あふれ 積の指数の真の値が−2^n-1未満のとき、下位
桁あふれとして、補正はシフトを行なわず指数
を−2^n-1と近似する方法が考えられるが、仮数
部のダイナミツクレンジを有効に利用すること
ができない。

(3) 仮数桁あふれ、 ２数A₁、A₂が共に−１のときその積の真の
値は１であるに係らず、２の補数表示の演算を
行なつた場合、積は1.0000…の２進数となり、
MSBが“１”となるため、値は−１と誤る。

本発明の浮動小数点乗算器は上記桁あふれの問
題を、上記各桁あふれを検出する回路と、桁あふ
れが検出されたとき、プログラム処理することな
く、次のような機能を持つ補正回路で補正するよ
うにしたものである。

仮数部Ｍが正規化されず指数部が2^n-1となる場
合仮数部Ｍを左シフト（桁あげ）し、指数部を表
示し得る場合最大の値2^n-1−１にセツトし、指数
e₀＝2^n-1かつ仮数部が正規化されている場合、又
は指数e₀＞2^n-1のときは、仮数部の符号を変えず
に絶対値が最大とようにセツトする。

指数部が−2^n-1未満のときは指数部の表示し得
る最値値−2^n-1から真の指数値ｅを差引いた（e₀
−ｅ）ビツト分だけ仮数部を右シフト（桁下げ）
を行う。この補正によつて、仮数部の有効ビツト
長ｍビツト分だけダイナミツクスレンジが拡大さ
れる。

仮数部が桁あふれを生じるとき、すなわち２数
A₁、A₂が共に−１のとき、第１の方法は仮数部
を１ビツト右シフトし指数部に１を加算する。
又、第２の方法は仮数部を2゜−2^-(m-1)とし、指数
部は補正を行なわない。第２の方法は2^-15の誤差
を含むが、他の演算回路として使用される指数上
位桁あふれ補正回路と共用できるため、回路構成
において第１の方法に比べ有利である。

第２図は上記原理に基いて構成された本発明の
浮動小数点乗算回路の一実施例の構成を示すブロ
ツク図である。本実施例は第１および第２の演算
回路およびで構成されている。第１の演算回
路は浮動小数点乗算および桁あふれ検出し、指
数上位桁あふれによる指数補正ならび仮数の補正
を行う回路である。第２の演算回路は指数下位
桁あふれによる指数および仮数の補正を行なう回
路である。なお、本実施例は指数下位桁あふれに
よる補正の回路すなわち第２の演算回路は上記
第１の演算回路の出力と他の入力A₃（仮数l₉、
指数l₁₀からなる）との演算を行なう演算回路を
兼用したもので、又浮動小数点演算ならびに固定
小数点演算を行なうことができるようにしたもの
である。以下各部回路構成の動作について説明す
る。

演算回路には第１図の仮数M₁およびM₂に対
応する12ビツトの仮数がそれぞれ入力信号l₁およ
びl₂として乗算回路１に加えられ、乗算結果l₅を
出力する。一方、指数e₁およびe₂に対応する４ビ
ツトの指数それぞれ入力信号l₃、l₄として加算回
路２に加えられ、加算結果のl₆を出力する。これ
らの入力信号は４ビツトの２の補数表示で表わさ
れているから−８≦l₃、l₄、l₆≦７という制限が
ある。

４は桁あふれ検出および指数上位桁あふれ時の
指数を補正する回路で、指数が８である場合を検
出する検出信号C₈、指数上位桁あふれを表わす
信号C_Mp、指数下位桁あふれを表す信号C_Muを出
力する。

１４は制御信号Ｂによつて浮動小数点乗算と固
定小数点乗算の切換を行なうもので、これは本実
施例の回路を固定小数点演算回路としても使用す
るために設けられたものである。

第３図は上記加算回路２、指数桁あふれ検出回
路４、切換回路１４の回路構成を示す。同図にお
いて、l₃−2³、l₃−2²、l₃−2¹およびl₃−2゜は入力
A₁の指数部e₁の４ビツトの信号、l₄−2³、l₄−2²、
l₄−2¹およびl₄−2⁰は入力A₂の指数部e₂の４ビツ
ト信号を表わし、l₆−2³、l₆−2²、l₆−2¹およびl₆
−2⁰は加算器２の出力、₃はl₆−2²からl₆−2²へ
の桁上げ信号を表す。オア回路１６およびアンド
回路１７は積の指数ｅが８以上となることを検出
する回路でl₃−2³とl₄−2³が“０”で桁上信号C₃
が“０”のとき（すなわちC_Mp＝（l₃−2³）＋（l₄−
2³）・C₃）出力C_Mpが“１”となる。オアー回路１
８とアンド回路１９は指数ｅが−８以下となるこ
とを検出する回路で、l₃−2³とl₄−2³が“１”で
C₃が“０”のとき出力C_Muが“１”となる。アン
ド回路２０は指数ｅが８となることを検出する回
路で、C_Mpが“１”で、l₆−2²、l₆−2¹、l₆−2⁰が
全て“０”のとき（すなわちC_Mp・（₆−2²）・（₆
−2¹）・₆−2⁰が“１”のとき）“１”を出力する。
アンド回路２１、オア回路２２，２３，２４は指
数ｅが８以上のとき、指数をe₀＝“0111”に補正
する。浮動小数点演算と固定小数点演算切換回路
１４は、演算様式を変えるときに使用されるもの
で、制御信号Ｂは浮動小数点演算のとき“１”と
なり、アンド回路２５，２６，２７をオン状態に
し、C_Mu、C_Mp、C₈の信号を通す。

第４図は第１図の仮数補正回路３の回路図で入
力として、第３図に示した信号C_Mp、C₈、乗算さ
れる２入力データの仮数のMSBl₁−2⁰およびl₂−
2⁰、仮数の乗算回路１の出力である16ビツトの信
号l₅−2⁰、l₅−2^-1……l₅−2^-15が加えられる。論
理回路２９はインバータ３０，３３，３５、排他
論理和３１，３９、ナイド回路３２，３７、ノア
回路３４，３８、オア回路３６からなり、乗算結
果の種々の状態を判定し、アンドゲート４１，４
２，…４４をオン、オフする。オア回路５１…５
４は上記アンドゲートの出力をとり出し、補正さ
れた仮数l₇−2^-1、l₇−2^-2…l₇−2^-15とする。イン
バータ４０の出力l₇−2⁰は仮数のMSB信号とな
る。

以上の回路によつて、指数下位桁あふれ以外の
乗算出力が得られる。以下各場合に分けて説明す
る。指数ｅが８以上のときは第３図オア回路１７
の出力C_Mpが“１”となるため指数部のe₀（l₈−2³、
l₈−2²、l₈−2¹、l₈−2⁰）は“0111”（＋７）とな
る。仮数部は第４図においてC_Mpが“１”である
ためナンド回路３７が“１”となり、アンドゲー
ト４１―１，４２―１，…４４―１をオンとし、
MSBl₅−2₀が“１”又は“０”のときはそれぞれ
0.11111…１又は1.000…０のように絶対値が最大
となる値となる。

しかし、指数ｅが８で仮数が正規化されていな
い場合すなわちC_Mp、C₈、が“１”でl₅−2⁰とl₅−
2^-1の符号が同一のときは論理回路２９によつて、
アンドゲート４１―３，４２―３…がオンとな
り、仮数部を１ビツトだけ左にシフトすることに
なる。

指数ｅが−８≦ｅ＜７のときはオーバーフロー
を生でず、指数部の加算器２の出力l₆が出力l₈（l₈
−2³、l₈−2²……l₈−2⁰）として取出され、仮数
部は正規化されていないときは正規化の処理を行
なう。

さて、以上の各場合でも、２入力データが共に
“1.000…０”（−１）、であるとき、仮数部の桁あ
ふれが生じるが、この信号は、第４図のナンド回
路３２によつて行なわれ、（l₁−2⁰）・（l₂−2⁰）・
（l₅−2⁰）が“１”となることをが検出されると、
仮数の補正出力l₇−2⁰、l₇−2^-2……l₇−2^-15は
“0.1111…１”（＝2⁰−2¹⁵）となる。次に指数下位
桁あふれの場合について説明する。指数下位桁あ
ふれの補正は第１図の第２の演算回路で他の入
力A₃との演算の途中で行なわれる。第３図にお
いて、指数下位桁あふれが生じた場合C_Muが
“１”となり、第１図の指数下位桁あふれ指数補
正回路６、指数下位桁あふれ時の指数比較回路１
２、指数下位桁あふれ発生時の演算前右シフト補
正回路および指数演算入力バスの切換回路１３に
加えられる。

他の入力A₃の仮数l₉は仮数部演算入力バス切換
回路５に、指数l₁₀は切換回路１３、比較回路１
１、補正回路６にそれぞれ加えられ、更に、演算
回路１の指数出力l₈（＝e⁰）が指数補正回路６に
加えられる。切換回路１３は２つの指数の大きい
方の指数を他の演算回路又は出力端子（図示せ
ず）に供給するものである。比較器１１は２つの
指数の大小を比較する。指数下位桁あふれ時の指
数比較回路１２は上記比較回路１１の出力l₁₇を
補正し、指数下位あふれが生じたときの制御信号
l₁₈を発生し、入力バス切換回路５の入力信号
（仮数）l₇を出力信号l₁₄として演算前右シフト回
路９に加え、入力バス切換回路１３の出力として
入力信号l₈を出力するよう制御し、減算回薄７を
制御する。指数補正回路６、減算回路７、右シフ
ト補正回路８は第５図で詳細に説明する如く仮数
部の右シフト量を決定する。１５は浮動小数点演
算と固定小数点演算の切換回路で、１０は固定小
数点加減算回路である。

いま１の演算回路の出力の指数をβ＝
｛β₃β₂β₁β₀｝とし、指数部の真の値をｅとする。
なおβは下位桁あふれの場合の出力である。又、
他の入力の指数をα＝｛α₃、α₂、α₁、α₀｝（この信
号をl₁₀で表わす）とする。

指数下位桁あふれは₃・C_Mu＝“１”となると
きに生じる。このとき、４ビツトの２の補数表示
ではｅ＜−８、β≧０であるから、ｅ＜βとな
る。従つてC_Muが１のときはβがαより小さいの
で指数比較補正回路で補正を行なう。２入力の指
数をそろえるためには（α−ｅ）のを求める必要
があるが、α−ｅは α−ｅ＝α−（−16＋β）＝（α＋８）−（−８＋
β） ……(3) で表わせる。ここでα、βには −８≦α≦７ …(4) ０≦β≦７ …(5) ０≦α＋β≦15 …(6) −８≦−８＋β≦−１ …(7) の条件であるので次の不等式が成立する α＋８＞−８＋β …(8) １≦α−ｅ≦23 …(9) 一方、仮数部右シフト回路９への入力データ１
３は０≦l₁₃≦15で制限されなければならないの
で、次の補正が必要である。

α−ｅ＜16のとき l₁₃＝α−ｅ …(10) α−ｅ≧16のとき l₁₃＝15 …(11) 上記式を回路構成のため論理記号で表わすと(3)
式の（α＋８）、（−８＋β）は （α＋８）＝｛（α₃１）α₂α₁α₀｝ ＝｛（α₃C_Mu）α₂α₁α₀｝ …(12) （−８＋β）＝｛1000｝＋｛0β₂β₁β₀｝ ＝｛（１＋０）β₂β₁β₀｝ ＝｛（β₃＋C_Mu）β₂β₁β₀｝ …(13) 又、(10)、(11)式に対する条件Ｃを求めると ｘ＝（C_Muα₃）＝₃ …(14) ｙ＝（C_Mu＋β₃）＝０ …(15) とすると Ｃ＝｛ｘ・ｙ＋（ｘｙ）・C₂｝・C_Mu …(16) ＝ｘ・C₂・C_Mu …(17) となる。

第５図は上記原理に基いて構成された浮動小数
点乗算における指数下位桁あふれ回路の一実施例
で各ブロツク６，７，８，１５は第１図の同一番
号を付す部分に対応する。同図において、信号l₈
−2³、l₈−2²、l₈−2¹、l₈−2⁰は上記β₃、β₂、β₁、
β₀に、又l₁₀−2³、l₁₀−2²、l₁₀−2¹、l₁₀−2⁰は上記
α₃、α₂、α₁、α₀に対応する。排他論理和５５は(12)
式のα₃C_Muを実行し、オア回路５６は(14)式の
β₃＋C_Muを実行する。比較構成回路１２はC_Muが
“１”のときはスイツチS₁をオンとし、S₂をオフ
とし信号l₁₈を“０”とする。C_Muが“０”のとき
はこの逆となりl₁₈は“１”となる。減算回路１
２はα−ｅを出力するが、右シフト補正回路８に
おいて、アンド回路５７によつて上記(17)式の条
件Ｃを判断し、シフトが16より大きいときは
“１”を出力する。したがつてα−ｅが≧16のと
きはシフト信号l₁₃として15を設定、又α−ｅ＜
16のときはl₃としてα−ｅを設定する。

以上述べたように本願発明によれば、指数下位
桁あふれの補正と、上記和演算用桁合せの両方を
一括して行なうことにより、上記両動作を個別に
行なう場合に比べ、処理時間および所要装置量の
低減を図ることができる。

【図面の簡単な説明】

第１図は浮動小数点乗算における入出力データ
のビツト構成図第２図は本発明による浮動小数点
乗算回路の一実施例の構成を示すブロツク図、第
３図は上記実施例における加算回路２、指数桁あ
ふれ検出回路４、切換回路１４部の回路図、第４
図は第１図の仮数補正回路３の回路図、第５図は
第１図のブロツク６，７，８，１５部の回路図で
ある。 １…乗算回路、２…加算回路、３…仮数補正回
路、４…桁あふれ検出回路、５…仮数部演算入力
バス切換回路、６…指数補正回路、７…減算回
路、８…右シフト補正回路、９…右シフト回路、
１０…固定小数点加減算回路、１１…指数比較回
路、１２…比較補正回路、１３…指数演算入力バ
ス切換回路、１４，１５…浮動小数点演算と固定
小数点演算切換回路。

Claims (1)

1. 【特許請求の範囲】 １ 第１、第２の入力データの積演算と、上記積
   演算後に上記積演算結果と第３の入力データとの
   和演算を行なう演算回路であつて、 上記演算回路は仮数乗算回路と指数乗算回路を
   含み上記積演算を行なう第１の回路と、上記和演
   算を行なう第２の回路とを有し、 上記第２の回路は上記指数加算回路の出力が下
   位桁あふれを生じたときに、上記第３の入力デー
   タの指数部の値と上記指数加算結果の値の差に応
   答して上記仮数乗算結果を補正して上記第３の入
   力データの仮数部との和演算を行なうと共に、上
   記第３の入力データの指数部の値に等しい値を該
   和演算の指数部として出力する手段を有すること
   を特徴とする演算回路。