JPS60175175A - 並列デ−タ処理装置 - Google Patents
並列デ−タ処理装置Info
- Publication number
- JPS60175175A JPS60175175A JP59029485A JP2948584A JPS60175175A JP S60175175 A JPS60175175 A JP S60175175A JP 59029485 A JP59029485 A JP 59029485A JP 2948584 A JP2948584 A JP 2948584A JP S60175175 A JPS60175175 A JP S60175175A
- Authority
- JP
- Japan
- Prior art keywords
- data
- data transfer
- arithmetic
- buffer
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は複数の同−型の基本処理要素(以後。
Pl[lと呼ぶ)を2次元または3次元格子状に相互に
接続し、これらのPHを同一命令−で同時に動作させ、
並列にデータ処理を行う並列データ処理装置に関するも
のである。
接続し、これらのPHを同一命令−で同時に動作させ、
並列にデータ処理を行う並列データ処理装置に関するも
のである。
この種の装置は2通常、制御ユニットからの共通の制御
信号によりすべてのpH!が並行して動作する事ができ
、しかも各々異なるデータ流の処理を行う。即ちすべて
のPI!iは、基本的には同一の動作シーケンスを異な
るデータに対して実行する。
信号によりすべてのpH!が並行して動作する事ができ
、しかも各々異なるデータ流の処理を行う。即ちすべて
のPI!iは、基本的には同一の動作シーケンスを異な
るデータに対して実行する。
ただし2個々のPl[を内で制御情報を持ち、これによ
って特定のpiのみ実行させたり、または個々に異なる
動作をさせる事も可能である。
って特定のpiのみ実行させたり、または個々に異なる
動作をさせる事も可能である。
従って、この種の装置は、はぼ同様の制御方法や構成に
よって、PMの数を増加させるだけで全体のデータ処理
能力を増大させる事ができる特長があり、また規則性を
持った構成となっているため高集積化にも通している。
よって、PMの数を増加させるだけで全体のデータ処理
能力を増大させる事ができる特長があり、また規則性を
持った構成となっているため高集積化にも通している。
しかし、従来この棟の装置は、各PIが隣接するpmと
だけしか接続していないため、データの転送もこれらの
隣接近傍2211間だけに限られていた。
だけしか接続していないため、データの転送もこれらの
隣接近傍2211間だけに限られていた。
しかも、各pmの演算とデータ転送が同一制御で動作す
るため、隣接近傍以外のBIBへデータを転送する場合
にはデータを1演算単位時間(以後。
るため、隣接近傍以外のBIBへデータを転送する場合
にはデータを1演算単位時間(以後。
演算り四ツクと呼ぶ)毎に隣接するPRを経由しながら
データを転送しなくてはならなかった、このため、たと
え多数のPKを接続しズ、処理能力を向上しても、転送
時間もPIIiO数に伴って増加するため、全体として
のスループットを向上させる事が困難な場合が多かった
。
データを転送しなくてはならなかった、このため、たと
え多数のPKを接続しズ、処理能力を向上しても、転送
時間もPIIiO数に伴って増加するため、全体として
のスループットを向上させる事が困難な場合が多かった
。
この発明は、これらの欠点を解決するためになされたも
ので、各PKを演算機能を備えた演算部とデータ転送機
能を備えたデータ転送部のふたつの部分に明確に分離し
、すべての基本演算要素に対し、共通の制御信号を与え
る制御ユニットから、演算部に対する演算用命令とデー
タ転送部に対するデータ転送用命令を排他的に独立に与
え、さらに、データ転送に関する状態情報を制御ユニッ
トに保持しておくことにより、すべての基本演算要素の
演算動作と入出力動作を同時に独立して行わせるように
した並列データ処理装置を提供するものである。
ので、各PKを演算機能を備えた演算部とデータ転送機
能を備えたデータ転送部のふたつの部分に明確に分離し
、すべての基本演算要素に対し、共通の制御信号を与え
る制御ユニットから、演算部に対する演算用命令とデー
タ転送部に対するデータ転送用命令を排他的に独立に与
え、さらに、データ転送に関する状態情報を制御ユニッ
トに保持しておくことにより、すべての基本演算要素の
演算動作と入出力動作を同時に独立して行わせるように
した並列データ処理装置を提供するものである。
これにより、演算用クロックとデータ転送用クロックを
異なる速度にしたり、fi−殊なデータ転送を行ったり
する事が可能となり、処理対象に応じて、演算とデータ
転送を十分に並行動作させる事が可能となり、全体のス
ループットを大巾に向上させることができるものである
。
異なる速度にしたり、fi−殊なデータ転送を行ったり
する事が可能となり、処理対象に応じて、演算とデータ
転送を十分に並行動作させる事が可能となり、全体のス
ループットを大巾に向上させることができるものである
。
以下2図を用いて詳細にこの発明の詳細な説明するが、
ここでは説明を簡単にするため、2次元格子状にPFi
を相互接続した例を示す。
ここでは説明を簡単にするため、2次元格子状にPFi
を相互接続した例を示す。
まず第1図は、この発明で対象とする並列データ処理装
置の全体構成の一例を示す。
置の全体構成の一例を示す。
図中+1)はpHiを格子状に接続したプロセッサアレ
イ部である。(2)と(3)は、それぞれプロセッサア
レイ部(1)にデータを入力または出力するための入力
と出力のバッファであり2本装置と外部とのデータのイ
ンターフェイスとなる。(4)はプロセッサアレイ部(
1)、バッファ(2)および(3)を制御するための制
御ユニットであり、プロセッサアレイ部(1)のすべて
のPHに対する演算とデータ転送の制御およびバッファ
(2)と(3)に対するデータ転送の制御がすべてこの
部分によって行われる。
イ部である。(2)と(3)は、それぞれプロセッサア
レイ部(1)にデータを入力または出力するための入力
と出力のバッファであり2本装置と外部とのデータのイ
ンターフェイスとなる。(4)はプロセッサアレイ部(
1)、バッファ(2)および(3)を制御するための制
御ユニットであり、プロセッサアレイ部(1)のすべて
のPHに対する演算とデータ転送の制御およびバッファ
(2)と(3)に対するデータ転送の制御がすべてこの
部分によって行われる。
+51 、 fe) 、 (7)および(8)はいずれ
もデータ信号の東線を示し、 (9) 、 HおよびI
はいずれも制御信号の東線を示している。
もデータ信号の東線を示し、 (9) 、 HおよびI
はいずれも制御信号の東線を示している。
通常、外部からのデータは、データ# (5)から入力
され、いったんバッファ(2)に保持され、必要な時に
データ線(6)を経由して、プロセッサアレイ部(1)
へ入力される。入力されたデータはプロセッサアレイ部
(1)により様々なデータ処理が行われた後。
され、いったんバッファ(2)に保持され、必要な時に
データ線(6)を経由して、プロセッサアレイ部(1)
へ入力される。入力されたデータはプロセッサアレイ部
(1)により様々なデータ処理が行われた後。
データ線(7)を経由して出力バッファ(3)に出力さ
れ。
れ。
適当な時期にデータm (8)を経由して、外部へ出さ
れる。
れる。
これらのデータの流れ及び処理の制御を制御ユニット(
4)が行う。
4)が行う。
次に第2図では、第1図のプロセッサアレイ部(1)の
内部の例を示し、この図では、PI(2)が4×4の構
成の場合を示し【ある。各PICは、4つの隣接近傍P
1!iとだけ接続されており、特に左右両端のPBは外
部からの入出力信号を入出力するためのデータ線(6)
、 +71に接続されている。
内部の例を示し、この図では、PI(2)が4×4の構
成の場合を示し【ある。各PICは、4つの隣接近傍P
1!iとだけ接続されており、特に左右両端のPBは外
部からの入出力信号を入出力するためのデータ線(6)
、 +71に接続されている。
また、すべてのPH10は制御信号線(9)からの制御
信号によって、制御ユニット(4)の制御を受ける。
信号によって、制御ユニット(4)の制御を受ける。
第3図では、従来のpgとこの発明を実施するためのp
mの違いを系し2図中(a)は従来のPKを示すもので
あり、Qυは演算とデータ転送を兼ね備えたpn、rB
は隣接PKとのデータ転送を行うためのデータ線である
。また(2)はPBflυの演算とデータ転送を制御す
る制御信号である。
mの違いを系し2図中(a)は従来のPKを示すもので
あり、Qυは演算とデータ転送を兼ね備えたpn、rB
は隣接PKとのデータ転送を行うためのデータ線である
。また(2)はPBflυの演算とデータ転送を制御す
る制御信号である。
一方第3図(b)はこの発明を実施するためのPRを示
すものであり、その特徴は、゛演算を行うための演算部
(至)とデータ転送を行うためのデータ転送部(2)を
明確に分離した事と、さらに各々の部分に対応して演算
用の制御信号(至)とデータ転送用の制御信号Qηを別
個に持つ事である。図中(2)はデータ線(2)と同様
のデータ線で凶は演算部(財)で処理されたデータをデ
ータ転送部(2)へ送付し他へ転送するためのデータ線
で(至)は他の部分から送られて来たデータを演算部Q
→へ取り込むためのデータ線である。
すものであり、その特徴は、゛演算を行うための演算部
(至)とデータ転送を行うためのデータ転送部(2)を
明確に分離した事と、さらに各々の部分に対応して演算
用の制御信号(至)とデータ転送用の制御信号Qηを別
個に持つ事である。図中(2)はデータ線(2)と同様
のデータ線で凶は演算部(財)で処理されたデータをデ
ータ転送部(2)へ送付し他へ転送するためのデータ線
で(至)は他の部分から送られて来たデータを演算部Q
→へ取り込むためのデータ線である。
第4図では、第3図(b)のこの発明の実施例の詳細を
示し2図中、(財)、(ハ)はそれぞれPFi内の演算
部とデータ転送部を示す。011は演算部(財)で処理
された結果を保持するバッファで、 eaは演算部(財
)で演算に必要なオペランドを取り込むバッファを示す
。
示し2図中、(財)、(ハ)はそれぞれPFi内の演算
部とデータ転送部を示す。011は演算部(財)で処理
された結果を保持するバッファで、 eaは演算部(財
)で演算に必要なオペランドを取り込むバッファを示す
。
また(至)と(ロ)は、演算とデータ転送を同時に行う
ために備えたダブルバッファリング用のバッファである
。通常は、いずれか一方がデータ転送用に他方が演算部
(財)とのデータの入出力用として使用される。(至)
と(至)はこれらのスイッチングを行うためのネットワ
ークである。
ために備えたダブルバッファリング用のバッファである
。通常は、いずれか一方がデータ転送用に他方が演算部
(財)とのデータの入出力用として使用される。(至)
と(至)はこれらのスイッチングを行うためのネットワ
ークである。
ここで、第4図に示したものの動作例について説明する
。まず、データがデータ線(至)を経由してバッファ(
財)に入力される。この時、演算部(24は別の処理を
行っており、他のバッファ(至)のバッファからデータ
をデータ線−を経由して、バッファ(至)に取り込み何
らかの処理を行った後、バッファc3υ。
。まず、データがデータ線(至)を経由してバッファ(
財)に入力される。この時、演算部(24は別の処理を
行っており、他のバッファ(至)のバッファからデータ
をデータ線−を経由して、バッファ(至)に取り込み何
らかの処理を行った後、バッファc3υ。
データ線(至)を経由して結果をバッファ(至)に格納
する。格納し終った時点で、バッファ(財)へのデータ
転送が完了していれば、制御信号(5)によりバッファ
(至)と(ロ)との切り換えを行う。もし、データ転送
が完了していなければ完了するまで切り換え動作を待つ
。
する。格納し終った時点で、バッファ(財)へのデータ
転送が完了していれば、制御信号(5)によりバッファ
(至)と(ロ)との切り換えを行う。もし、データ転送
が完了していなければ完了するまで切り換え動作を待つ
。
この動作を行うため、制御ユニット(4)内には。
データ転送の状態情報を保持したデータ転送状態 ”フ
ラグを持つ。
ラグを持つ。
以上の動作を行うための、命令シーケンスの例を第5図
に示す。図に於て、ステップ0ρとo!9がデータ転送
用の命令で、第4図で説明したスイッチングの指定やど
れだけデータをシフトするかなどの指定を行う。ステッ
プ(社)と(ハ)は、PRの演算部@に対する命令スト
リームで、様々な演算の指定がここで行われる。この時
、ステップθυやに)で出された命令に対するデータ転
送動作は、ステップ働や@Qの演算動作と並行して行わ
れる。
に示す。図に於て、ステップ0ρとo!9がデータ転送
用の命令で、第4図で説明したスイッチングの指定やど
れだけデータをシフトするかなどの指定を行う。ステッ
プ(社)と(ハ)は、PRの演算部@に対する命令スト
リームで、様々な演算の指定がここで行われる。この時
、ステップθυやに)で出された命令に対するデータ転
送動作は、ステップ働や@Qの演算動作と並行して行わ
れる。
次にステップ器はデータ転送が完了したかどうかを調べ
る命令で、前述の制御ユニット内のデータ転送状態フラ
グを調べる。すでに完了していれば1次のステップ(ハ
)の命令を実行し、これによって、データ転送部(ハ)
内のふたつのバッファ(至)、(ロ)の切り換えを行っ
て2次の演算を行うと同時に。
る命令で、前述の制御ユニット内のデータ転送状態フラ
グを調べる。すでに完了していれば1次のステップ(ハ
)の命令を実行し、これによって、データ転送部(ハ)
内のふたつのバッファ(至)、(ロ)の切り換えを行っ
て2次の演算を行うと同時に。
結果の出力と次のオペランドの入力のためのデータ転送
を革行して行う。
を革行して行う。
また、もしデータ転送が完了していなかったら。
データ転送状態フラグが切り換わるまで、演算を停止し
て待つ。
て待つ。
以上、この発明の実施例について説明したが。
この発明はこれだけに限らず、以下のような実施方法も
ある。
ある。
まず、ひとつの実施例としては、この発明の特徴をその
まま使用し、データ転送用のクロックと演算用のクロッ
クの速度を変える事が考えられる。
まま使用し、データ転送用のクロックと演算用のクロッ
クの速度を変える事が考えられる。
処理対象によって1回のデータ処理に対する演算とデー
タ転送の時間の比較がかなり異なるため。
タ転送の時間の比較がかなり異なるため。
この方法が有効となる。
また、他の例としては、従来のこの種の装置で困難だっ
たpB数を超える大規模データの処理がある。従来は、
データ転送による時間の無駄を避けるため、複数のデー
タをひとつのpm内のローカルメモリにいったん入れて
しまう方法がとられる事が多かったが、このためには大
容量のローカルメモリが必要となる。しかし、この発明
を実施した場合、大規模データをPR数に合わせたブロ
ックに分割し、このブロック単位に演算とデータ転送を
並行して行いパイプライン的に処理することにより、大
、規模データも効率よく処理することができる。
たpB数を超える大規模データの処理がある。従来は、
データ転送による時間の無駄を避けるため、複数のデー
タをひとつのpm内のローカルメモリにいったん入れて
しまう方法がとられる事が多かったが、このためには大
容量のローカルメモリが必要となる。しかし、この発明
を実施した場合、大規模データをPR数に合わせたブロ
ックに分割し、このブロック単位に演算とデータ転送を
並行して行いパイプライン的に処理することにより、大
、規模データも効率よく処理することができる。
なお、これまでの実施例はいずれもpmを2次元格子状
に相互接続した例を示したが、3次元格子状の場合も同
様に拡張できる。
に相互接続した例を示したが、3次元格子状の場合も同
様に拡張できる。
以上説明したように、この発明の並列データ処理装置に
よれば、演算とデータ転送を十分に並列動作させ、全体
のスループットを向上させる事が:できる。また゛、演
算用命令とデータ転送用命令を排他的に使用するため、
演算とデータ転送を同一命令で制御する場合に比べ、並
行動作の制御方法が簡単になると言う効果もある。
よれば、演算とデータ転送を十分に並列動作させ、全体
のスループットを向上させる事が:できる。また゛、演
算用命令とデータ転送用命令を排他的に使用するため、
演算とデータ転送を同一命令で制御する場合に比べ、並
行動作の制御方法が簡単になると言う効果もある。
第1図はこの発明の実施例による全体構成図。
第2図は第1図に示したもののプロセッサアレイの内部
構成図、第3図は基本処理要素PF!の基本構成図で、
同図(、)は従来の型を、同図(b)はこの発明を実施
する時の型の一例を示す。第4図はこの発明の実施例に
よる基本処理要素pxの内部構成図、第5図はこの発明
の実施例による命令シーケンスを示すフローチャートで
ある。 図中、(1)はプロセッサアレイ部、(2)と(3)は
入出力インターフェイスのバッファ、(4)は制御ユニ
ット。 (5) (6) (7)および(8)はデータ部、(9
1(11および(Illは制御信号線、儲りは演算機能
とデータ転送機能を持つ従来の基本処理要素pf!、@
はデータ線、@は制御信号線、H(ハ)はこの発明の実
施例による基本処理要素pmの構成要素で、それぞれ演
算部とデータ転送部、clf9はデータ線、■(ハ)は
制御信号線を示し。 それぞれデータ転送用と演算用を示す。翰と(至)は演
算部、c!→とデータ転送部(ハ)のデータ転送に使用
するデータ線、6υと(至)はバッファ、(至)と(2
)はデータ転送と演算を並行して行うためのダブル・バ
ッファ、0!9と(至)はスイッチング機構、ステップ
θυと(橢はデータ転送に関する命令、ステップ(43
、(441はデータ転送状態フラグを検査し9分岐する
命令。 ステップ03と(至)は演算部に対する命令シーケンス
である。 なお2図中同一符号は同−又は相当部分を示す。 出願人工業技術院長用田裕部 第1vA 第2図 ト ド9 ψ 第3図 (α) 1 (ム) 1 第4図 第5図 手続補正沓(自発) I6和60年/月23日 特許庁長官岐 1、事件の表示 特願昭59−211485号2 発明
の名称 並列データ処理装置 3、補正をする者 明細書の発明の詳細な説明のイ1−9及び図面s、PI
I正の内容 11+ 明細11第2頁第17行の「通している。」乞
、「適している。」に補正する。 田) 同第8頁第16行のr (46) Jを、「(4
5)」に補正する。
構成図、第3図は基本処理要素PF!の基本構成図で、
同図(、)は従来の型を、同図(b)はこの発明を実施
する時の型の一例を示す。第4図はこの発明の実施例に
よる基本処理要素pxの内部構成図、第5図はこの発明
の実施例による命令シーケンスを示すフローチャートで
ある。 図中、(1)はプロセッサアレイ部、(2)と(3)は
入出力インターフェイスのバッファ、(4)は制御ユニ
ット。 (5) (6) (7)および(8)はデータ部、(9
1(11および(Illは制御信号線、儲りは演算機能
とデータ転送機能を持つ従来の基本処理要素pf!、@
はデータ線、@は制御信号線、H(ハ)はこの発明の実
施例による基本処理要素pmの構成要素で、それぞれ演
算部とデータ転送部、clf9はデータ線、■(ハ)は
制御信号線を示し。 それぞれデータ転送用と演算用を示す。翰と(至)は演
算部、c!→とデータ転送部(ハ)のデータ転送に使用
するデータ線、6υと(至)はバッファ、(至)と(2
)はデータ転送と演算を並行して行うためのダブル・バ
ッファ、0!9と(至)はスイッチング機構、ステップ
θυと(橢はデータ転送に関する命令、ステップ(43
、(441はデータ転送状態フラグを検査し9分岐する
命令。 ステップ03と(至)は演算部に対する命令シーケンス
である。 なお2図中同一符号は同−又は相当部分を示す。 出願人工業技術院長用田裕部 第1vA 第2図 ト ド9 ψ 第3図 (α) 1 (ム) 1 第4図 第5図 手続補正沓(自発) I6和60年/月23日 特許庁長官岐 1、事件の表示 特願昭59−211485号2 発明
の名称 並列データ処理装置 3、補正をする者 明細書の発明の詳細な説明のイ1−9及び図面s、PI
I正の内容 11+ 明細11第2頁第17行の「通している。」乞
、「適している。」に補正する。 田) 同第8頁第16行のr (46) Jを、「(4
5)」に補正する。
Claims (1)
- 演算機能を備えた演算部とデータ転送機能を備えたデー
タ転送部のふたつの部分から構成される基本演算要素を
2次元または3次元格子状に複数個接続した並列データ
処理装置であって、すべての上記基本演算要素に対し、
共通の制御信号を与える制御ユニットから、上記各演算
部に対する演算用命令と上記各データ転送部に対するデ
ータ転送用命令を排他的に独立に与え、さらにデータ転
送に関する状態情報を上記制御ユニットに保持しておく
ことにより、すべての上記基本演算要素の演算動作と入
出力動作を同時に独立して行わせることを特徴とした並
列データ処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59029485A JPS60175175A (ja) | 1984-02-21 | 1984-02-21 | 並列デ−タ処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59029485A JPS60175175A (ja) | 1984-02-21 | 1984-02-21 | 並列デ−タ処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60175175A true JPS60175175A (ja) | 1985-09-09 |
JPH0126108B2 JPH0126108B2 (ja) | 1989-05-22 |
Family
ID=12277378
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59029485A Granted JPS60175175A (ja) | 1984-02-21 | 1984-02-21 | 並列デ−タ処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60175175A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63192153A (ja) * | 1987-02-05 | 1988-08-09 | Agency Of Ind Science & Technol | 並列デ−タ処理装置 |
JPH01187666A (ja) * | 1988-01-22 | 1989-07-27 | Agency Of Ind Science & Technol | 超電導並列処理プロセッサ |
-
1984
- 1984-02-21 JP JP59029485A patent/JPS60175175A/ja active Granted
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63192153A (ja) * | 1987-02-05 | 1988-08-09 | Agency Of Ind Science & Technol | 並列デ−タ処理装置 |
JPH01187666A (ja) * | 1988-01-22 | 1989-07-27 | Agency Of Ind Science & Technol | 超電導並列処理プロセッサ |
Also Published As
Publication number | Publication date |
---|---|
JPH0126108B2 (ja) | 1989-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11360930B2 (en) | Neural processing accelerator | |
EP0726532B1 (en) | Array processor communication architecture with broadcast instructions | |
US4891751A (en) | Massively parallel vector processing computer | |
Siegel et al. | Using the augmented data manipulator network in PASM | |
JPS6211960A (ja) | プロセツサアレイ | |
US5960211A (en) | Data formatting method and apparatus for a data processing array | |
WO1995009399A1 (fr) | Multiprocesseur | |
JPS60175175A (ja) | 並列デ−タ処理装置 | |
KR20090005312A (ko) | 고속 pe 간 데이터 재배치 기능을 갖는 프로세서 어레이 시스템 | |
CN112099850A (zh) | 一种多核Hourglass网络加速方法 | |
RU2397538C1 (ru) | Многопроцессорный модуль | |
JP3532102B2 (ja) | 間接ローテータグラフネットワーク及び間接ローテータグラフネットワークにおける伝送経路の設定方法 | |
JPS63128459A (ja) | 画像デ−タバス | |
JPH03209550A (ja) | 並列プロセッサのプロセッサ間データ転送装置 | |
JPH08171626A (ja) | データ処理装置 | |
JPH05324584A (ja) | ハイパーキューブの割当方法 | |
JPH03186963A (ja) | 計算機の結合方法 | |
JPH02188887A (ja) | パケット結合・分離方式 | |
JPS5899868A (ja) | 並列処理方式 | |
JPH0282342A (ja) | データ通信装置 | |
KR100520605B1 (ko) | 멀티 세그먼티드 버스들을 사용하는 디지털 신호 처리장치 및 방법 | |
Kimmel | PRIME—a processor design for character recognition | |
JPS6395559A (ja) | 配列計算機用プロセツサ | |
US20050108438A1 (en) | Heterogeneous synergetic computing system | |
JPH0262654A (ja) | プログラマブルマルチプロセッサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |