JPS60175175A - 並列デ−タ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は複数の同−型の基本処理要素（以後。

Ｐｌ［ｌと呼ぶ）を２次元または３次元格子状に相互に
接続し、これらのＰＨを同一命令−で同時に動作させ、
並列にデータ処理を行う並列データ処理装置に関するも
のである。

〔従来技術〕

この種の装置は２通常、制御ユニットからの共通の制御
信号によりすべてのｐＨ！が並行して動作する事ができ
、しかも各々異なるデータ流の処理を行う。即ちすべて
のＰＩ！ｉは、基本的には同一の動作シーケンスを異な
るデータに対して実行する。

ただし２個々のＰｌ［を内で制御情報を持ち、これによ
って特定のｐｉのみ実行させたり、または個々に異なる
動作をさせる事も可能である。

従って、この種の装置は、はぼ同様の制御方法や構成に
よって、ＰＭの数を増加させるだけで全体のデータ処理
能力を増大させる事ができる特長があり、また規則性を
持った構成となっているため高集積化にも通している。

しかし、従来この棟の装置は、各ＰＩが隣接するｐｍと
だけしか接続していないため、データの転送もこれらの
隣接近傍２２１１間だけに限られていた。

しかも、各ｐｍの演算とデータ転送が同一制御で動作す
るため、隣接近傍以外のＢＩＢへデータを転送する場合
にはデータを１演算単位時間（以後。

演算り四ツクと呼ぶ）毎に隣接するＰＲを経由しながら
データを転送しなくてはならなかった、このため、たと
え多数のＰＫを接続しズ、処理能力を向上しても、転送
時間もＰＩＩｉＯ数に伴って増加するため、全体として
のスループットを向上させる事が困難な場合が多かった
。

〔発明の概要〕

この発明は、これらの欠点を解決するためになされたも
ので、各ＰＫを演算機能を備えた演算部とデータ転送機
能を備えたデータ転送部のふたつの部分に明確に分離し
、すべての基本演算要素に対し、共通の制御信号を与え
る制御ユニットから、演算部に対する演算用命令とデー
タ転送部に対するデータ転送用命令を排他的に独立に与
え、さらに、データ転送に関する状態情報を制御ユニッ
トに保持しておくことにより、すべての基本演算要素の
演算動作と入出力動作を同時に独立して行わせるように
した並列データ処理装置を提供するものである。

これにより、演算用クロックとデータ転送用クロックを
異なる速度にしたり、ｆｉ−殊なデータ転送を行ったり
する事が可能となり、処理対象に応じて、演算とデータ
転送を十分に並行動作させる事が可能となり、全体のス
ループットを大巾に向上させることができるものである
。

〔発明の実施例〕

以下２図を用いて詳細にこの発明の詳細な説明するが、
ここでは説明を簡単にするため、２次元格子状にＰＦｉ
を相互接続した例を示す。

まず第１図は、この発明で対象とする並列データ処理装
置の全体構成の一例を示す。

図中＋１）はｐＨｉを格子状に接続したプロセッサアレ
イ部である。（２）と（３）は、それぞれプロセッサア
レイ部（１）にデータを入力または出力するための入力
と出力のバッファであり２本装置と外部とのデータのイ
ンターフェイスとなる。（４）はプロセッサアレイ部（
１）、バッファ（２）および（３）を制御するための制
御ユニットであり、プロセッサアレイ部（１）のすべて
のＰＨに対する演算とデータ転送の制御およびバッファ
（２）と（３）に対するデータ転送の制御がすべてこの
部分によって行われる。

＋５１　、　ｆｅ）　、　（７）および（８）はいずれ
もデータ信号の東線を示し、　（９）　、　ＨおよびＩ
はいずれも制御信号の東線を示している。

通常、外部からのデータは、データ＃　（５）から入力
され、いったんバッファ（２）に保持され、必要な時に
データ線（６）を経由して、プロセッサアレイ部（１）
へ入力される。入力されたデータはプロセッサアレイ部
（１）により様々なデータ処理が行われた後。

データ線（７）を経由して出力バッファ（３）に出力さ
れ。

適当な時期にデータｍ　（８）を経由して、外部へ出さ
れる。

これらのデータの流れ及び処理の制御を制御ユニット（
４）が行う。

次に第２図では、第１図のプロセッサアレイ部（１）の
内部の例を示し、この図では、ＰＩ（２）が４×４の構
成の場合を示し【ある。各ＰＩＣは、４つの隣接近傍Ｐ
１！ｉとだけ接続されており、特に左右両端のＰＢは外
部からの入出力信号を入出力するためのデータ線（６）
　、　＋７１に接続されている。

また、すべてのＰＨ１０は制御信号線（９）からの制御
信号によって、制御ユニット（４）の制御を受ける。

第３図では、従来のｐｇとこの発明を実施するためのｐ
ｍの違いを系し２図中（ａ）は従来のＰＫを示すもので
あり、Ｑυは演算とデータ転送を兼ね備えたｐｎ、ｒＢ
は隣接ＰＫとのデータ転送を行うためのデータ線である
。また（２）はＰＢｆｌυの演算とデータ転送を制御す
る制御信号である。

一方第３図（ｂ）はこの発明を実施するためのＰＲを示
すものであり、その特徴は、゛演算を行うための演算部
（至）とデータ転送を行うためのデータ転送部（２）を
明確に分離した事と、さらに各々の部分に対応して演算
用の制御信号（至）とデータ転送用の制御信号Ｑηを別
個に持つ事である。図中（２）はデータ線（２）と同様
のデータ線で凶は演算部（財）で処理されたデータをデ
ータ転送部（２）へ送付し他へ転送するためのデータ線
で（至）は他の部分から送られて来たデータを演算部Ｑ
→へ取り込むためのデータ線である。

第４図では、第３図（ｂ）のこの発明の実施例の詳細を
示し２図中、（財）、（ハ）はそれぞれＰＦｉ内の演算
部とデータ転送部を示す。０１１は演算部（財）で処理
された結果を保持するバッファで、　ｅａは演算部（財
）で演算に必要なオペランドを取り込むバッファを示す
。

また（至）と（ロ）は、演算とデータ転送を同時に行う
ために備えたダブルバッファリング用のバッファである
。通常は、いずれか一方がデータ転送用に他方が演算部
（財）とのデータの入出力用として使用される。（至）
と（至）はこれらのスイッチングを行うためのネットワ
ークである。

ここで、第４図に示したものの動作例について説明する
。まず、データがデータ線（至）を経由してバッファ（
財）に入力される。この時、演算部（２４は別の処理を
行っており、他のバッファ（至）のバッファからデータ
をデータ線−を経由して、バッファ（至）に取り込み何
らかの処理を行った後、バッファｃ３υ。

データ線（至）を経由して結果をバッファ（至）に格納
する。格納し終った時点で、バッファ（財）へのデータ
転送が完了していれば、制御信号（５）によりバッファ
（至）と（ロ）との切り換えを行う。もし、データ転送
が完了していなければ完了するまで切り換え動作を待つ
。

この動作を行うため、制御ユニット（４）内には。

データ転送の状態情報を保持したデータ転送状態　”フ
ラグを持つ。

以上の動作を行うための、命令シーケンスの例を第５図
に示す。図に於て、ステップ０ρとｏ！９がデータ転送
用の命令で、第４図で説明したスイッチングの指定やど
れだけデータをシフトするかなどの指定を行う。ステッ
プ（社）と（ハ）は、ＰＲの演算部＠に対する命令スト
リームで、様々な演算の指定がここで行われる。この時
、ステップθυやに）で出された命令に対するデータ転
送動作は、ステップ働や＠Ｑの演算動作と並行して行わ
れる。

次にステップ器はデータ転送が完了したかどうかを調べ
る命令で、前述の制御ユニット内のデータ転送状態フラ
グを調べる。すでに完了していれば１次のステップ（ハ
）の命令を実行し、これによって、データ転送部（ハ）
内のふたつのバッファ（至）、（ロ）の切り換えを行っ
て２次の演算を行うと同時に。

結果の出力と次のオペランドの入力のためのデータ転送
を革行して行う。

また、もしデータ転送が完了していなかったら。

データ転送状態フラグが切り換わるまで、演算を停止し
て待つ。

以上、この発明の実施例について説明したが。

この発明はこれだけに限らず、以下のような実施方法も
ある。

まず、ひとつの実施例としては、この発明の特徴をその
まま使用し、データ転送用のクロックと演算用のクロッ
クの速度を変える事が考えられる。

処理対象によって１回のデータ処理に対する演算とデー
タ転送の時間の比較がかなり異なるため。

この方法が有効となる。

また、他の例としては、従来のこの種の装置で困難だっ
たｐＢ数を超える大規模データの処理がある。従来は、
データ転送による時間の無駄を避けるため、複数のデー
タをひとつのｐｍ内のローカルメモリにいったん入れて
しまう方法がとられる事が多かったが、このためには大
容量のローカルメモリが必要となる。しかし、この発明
を実施した場合、大規模データをＰＲ数に合わせたブロ
ックに分割し、このブロック単位に演算とデータ転送を
並行して行いパイプライン的に処理することにより、大
、規模データも効率よく処理することができる。

なお、これまでの実施例はいずれもｐｍを２次元格子状
に相互接続した例を示したが、３次元格子状の場合も同
様に拡張できる。

〔発明の効果〕

以上説明したように、この発明の並列データ処理装置に
よれば、演算とデータ転送を十分に並列動作させ、全体
のスループットを向上させる事が：できる。また゛、演
算用命令とデータ転送用命令を排他的に使用するため、
演算とデータ転送を同一命令で制御する場合に比べ、並
行動作の制御方法が簡単になると言う効果もある。

【図面の簡単な説明】

第１図はこの発明の実施例による全体構成図。 第２図は第１図に示したもののプロセッサアレイの内部
構成図、第３図は基本処理要素ＰＦ！の基本構成図で、
同図（、）は従来の型を、同図（ｂ）はこの発明を実施
する時の型の一例を示す。第４図はこの発明の実施例に
よる基本処理要素ｐｘの内部構成図、第５図はこの発明
の実施例による命令シーケンスを示すフローチャートで
ある。 図中、（１）はプロセッサアレイ部、（２）と（３）は
入出力インターフェイスのバッファ、（４）は制御ユニ
ット。 （５）　（６）　（７）および（８）はデータ部、（９
１（１１および（Ｉｌｌは制御信号線、儲りは演算機能
とデータ転送機能を持つ従来の基本処理要素ｐｆ！、＠
はデータ線、＠は制御信号線、Ｈ（ハ）はこの発明の実
施例による基本処理要素ｐｍの構成要素で、それぞれ演
算部とデータ転送部、ｃｌｆ９はデータ線、■（ハ）は
制御信号線を示し。 それぞれデータ転送用と演算用を示す。翰と（至）は演
算部、ｃ！→とデータ転送部（ハ）のデータ転送に使用
するデータ線、６υと（至）はバッファ、（至）と（２
）はデータ転送と演算を並行して行うためのダブル・バ
ッファ、０！９と（至）はスイッチング機構、ステップ
θυと（橢はデータ転送に関する命令、ステップ（４３
、（４４１はデータ転送状態フラグを検査し９分岐する
命令。 ステップ０３と（至）は演算部に対する命令シーケンス
である。 なお２図中同一符号は同−又は相当部分を示す。 出願人工業技術院長用田裕部 第１ｖＡ 第２図 ト ド９ ψ 第３図 （α） １ （ム） １ 第４図 第５図 手続補正沓（自発） Ｉ６和６０年／月２３日 特許庁長官岐 １、事件の表示　特願昭５９−２１１４８５号２　発明
の名称　並列データ処理装置 ３、補正をする者 明細書の発明の詳細な説明のイ１−９及び図面ｓ、ＰＩ
Ｉ正の内容 １１＋　明細１１第２頁第１７行の「通している。」乞
、「適している。」に補正する。 田）　同第８頁第１６行のｒ　（４６）　Ｊを、「（４
５）」に補正する。

Claims (1)

【特許請求の範囲】
1. 演算機能を備えた演算部とデータ転送機能を備えたデー
   タ転送部のふたつの部分から構成される基本演算要素を
   ２次元または３次元格子状に複数個接続した並列データ
   処理装置であって、すべての上記基本演算要素に対し、
   共通の制御信号を与える制御ユニットから、上記各演算
   部に対する演算用命令と上記各データ転送部に対するデ
   ータ転送用命令を排他的に独立に与え、さらにデータ転
   送に関する状態情報を上記制御ユニットに保持しておく
   ことにより、すべての上記基本演算要素の演算動作と入
   出力動作を同時に独立して行わせることを特徴とした並
   列データ処理装置。