JPS62152071A - デ−タ処理装置 - Google Patents
デ−タ処理装置Info
- Publication number
- JPS62152071A JPS62152071A JP29547185A JP29547185A JPS62152071A JP S62152071 A JPS62152071 A JP S62152071A JP 29547185 A JP29547185 A JP 29547185A JP 29547185 A JP29547185 A JP 29547185A JP S62152071 A JPS62152071 A JP S62152071A
- Authority
- JP
- Japan
- Prior art keywords
- arithmetic unit
- arithmetic
- units
- instruction
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8053—Vector processors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明はデータ処理装置に関し、特にベクトルデータの
各エレメントを並列処理するデータ処理装置に関するも
のである。
各エレメントを並列処理するデータ処理装置に関するも
のである。
従来技術
従来、この種のデータ処理装置は第３図に示す如ぎ構成
となっている。図において、１００〜１０３は第１〜第
４の演算ユニットであり、２００はデータアライン回路
であって各演算ユニットに夫々対応したデータ選択回路
２１０〜２１３からなっている。６００〜６０３は各演
算ユニットへの入力データパスであって互いに対応する
選択回路と演算ユニットとを連瀦するものである。６１
０〜６１３は各演算ユニットからの出力データバスであ
り、入力データと共にデータアライン回路２００への入
力となっている。４００は演算ユニットとデータアライ
ン回路との動作制御を行う制御回路であり、外部よりの
命令に応じてこれ笠の制御を行うものである。
となっている。図において、１００〜１０３は第１〜第
４の演算ユニットであり、２００はデータアライン回路
であって各演算ユニットに夫々対応したデータ選択回路
２１０〜２１３からなっている。６００〜６０３は各演
算ユニットへの入力データパスであって互いに対応する
選択回路と演算ユニットとを連瀦するものである。６１
０〜６１３は各演算ユニットからの出力データバスであ
り、入力データと共にデータアライン回路２００への入
力となっている。４００は演算ユニットとデータアライ
ン回路との動作制御を行う制御回路であり、外部よりの
命令に応じてこれ笠の制御を行うものである。
かかる構成において、ベクトルデータの並列処理が行わ
れるが、この場合すべての演算ユニットに対して同一の
動作指令を制御回路により与え、ベクトルデータの各エ
レメントを個々の演算ユニットへ夫々振り分けて演算を
行わせることにより、高速データ処理を可能としている
。
れるが、この場合すべての演算ユニットに対して同一の
動作指令を制御回路により与え、ベクトルデータの各エ
レメントを個々の演算ユニットへ夫々振り分けて演算を
行わせることにより、高速データ処理を可能としている
。
上述した従来のデータ処理装置においては、多数の演算
ユニットを同時に動作させることにより高速のベクトル
データの処理を可能としており、よって演算ユニットの
数が多ければ多い程高速データ処理が可能となる。しか
しながら、その反面、処理すべきベクトルのエレメント
数が少ない場合には、多数の演算ユニットのうち一部し
か使用されないので、残余の演算ユニットは無駄となる
という欠点がある。そこで、演算ユニットを少なくする
とベクトルエレメント数の増大に対処できず、高速・デ
ータ処理が困難となるという欠点がある。
ユニットを同時に動作させることにより高速のベクトル
データの処理を可能としており、よって演算ユニットの
数が多ければ多い程高速データ処理が可能となる。しか
しながら、その反面、処理すべきベクトルのエレメント
数が少ない場合には、多数の演算ユニットのうち一部し
か使用されないので、残余の演算ユニットは無駄となる
という欠点がある。そこで、演算ユニットを少なくする
とベクトルエレメント数の増大に対処できず、高速・デ
ータ処理が困難となるという欠点がある。
発明の目的
本発明は上記従来のものの欠点を解決すべくなされたも
のであって、その目的とするところは、高速データ処理
が可能でかつ演算ユニットの無駄をなくしたデータ処理
装置を提供することにある。
のであって、その目的とするところは、高速データ処理
が可能でかつ演算ユニットの無駄をなくしたデータ処理
装置を提供することにある。
発明の構成
本発明によるデータ処理装置は、複数個の演算ユニット
と、これ等演算ユニットに夫々対応して設けられ各対応
演算ユニットに対して必要入力データを選択して供給す
る入力選択回路とを有するデータ処理装置であって、互
いに対応する演算ユニットと選択回路との対を１組とし
、これ等組を１組以上含む複数群に分割し、これ等複数
群の夫々に対して所望の命令を与えることにより、前記
複数群の演算動作の種類を夫々制御自在としてなること
を特徴としている。
と、これ等演算ユニットに夫々対応して設けられ各対応
演算ユニットに対して必要入力データを選択して供給す
る入力選択回路とを有するデータ処理装置であって、互
いに対応する演算ユニットと選択回路との対を１組とし
、これ等組を１組以上含む複数群に分割し、これ等複数
群の夫々に対して所望の命令を与えることにより、前記
複数群の演算動作の種類を夫々制御自在としてなること
を特徴としている。
１豊１
以下、図面を用いて本発明の詳細な説明する。
第１図は本発明の実施例のブロック図であり、第３図と
同等部分は同一符号により示している。
同等部分は同一符号により示している。
本例では、第１の演算ユニット１００とこれと対応する
選択回路２１０とを１対とする第１組、また第２の演算
ユニット１０１とこれと対応する選択回路２１１とを１
対とする第２組の両組を１群３００としている。そして
、第３の演算ユニット１０２とこれと対応する選択回路
２１２とを１対とする第３組、また第４の演算ユニット
１０３とこれと対応する選択回路２１３とを１組とする
第４組の両組を他の群３０１としている。
選択回路２１０とを１対とする第１組、また第２の演算
ユニット１０１とこれと対応する選択回路２１１とを１
対とする第２組の両組を１群３００としている。そして
、第３の演算ユニット１０２とこれと対応する選択回路
２１２とを１対とする第３組、また第４の演算ユニット
１０３とこれと対応する選択回路２１３とを１組とする
第４組の両組を他の群３０１としている。
第１群３００は命令選択回路（制御回路）４００により
制御信号パス７００を介して命令が供給される。また第
２群３０１は命令選択回路４０１により制御信号パス７
０１を介して命令が供給される。命令選択回路４００及
び４０１は共に外部よりの命令１及び選択信号５００を
受け、また命令選択回路４０１はそれ以外に命令２を受
けるようになっている。
制御信号パス７００を介して命令が供給される。また第
２群３０１は命令選択回路４０１により制御信号パス７
０１を介して命令が供給される。命令選択回路４００及
び４０１は共に外部よりの命令１及び選択信号５００を
受け、また命令選択回路４０１はそれ以外に命令２を受
けるようになっている。
当該選択信号５００は動作モードフラグであり、このフ
ラグがＯ″のとき同時動作モードであることを示してお
り、両制御回路４００及び４０１は命令１を受信してす
べての演算ユニット１００〜１０３に対して同一の演算
動作を行わせかつ命令１で指示される内容の演算動作を
行わせるのである。この状態は第３図に示した従来例、
と同様な状態であり、ベクトルデータの各エレメントの
同時並行処理が可能である。
ラグがＯ″のとき同時動作モードであることを示してお
り、両制御回路４００及び４０１は命令１を受信してす
べての演算ユニット１００〜１０３に対して同一の演算
動作を行わせかつ命令１で指示される内容の演算動作を
行わせるのである。この状態は第３図に示した従来例、
と同様な状態であり、ベクトルデータの各エレメントの
同時並行処理が可能である。
選択信号５００である動作モードフラグが“１′。
の場合、制御回路４００は命令１を受信し、他の制御回
路４０１は命令２を受信するように制御される。これに
より、第１群３００に屈する演算ユニット１００．１０
１は命令１に指示される演算動作を行い、第２群３０１
の演算ユニット１０２゜１０３は命令２に指示される演
算動作を行うのである。こうすることにより、ベクトル
データのエレメント数が少ない場合にも、残余の演算ユ
ニットを別の演算処理動作に用いることが可能となり、
無駄がなくなるものである。
路４０１は命令２を受信するように制御される。これに
より、第１群３００に屈する演算ユニット１００．１０
１は命令１に指示される演算動作を行い、第２群３０１
の演算ユニット１０２゜１０３は命令２に指示される演
算動作を行うのである。こうすることにより、ベクトル
データのエレメント数が少ない場合にも、残余の演算ユ
ニットを別の演算処理動作に用いることが可能となり、
無駄がなくなるものである。
第２図は本発明の他の実施例のブロック図であり、第１
．第３図と同等部分は同一符号により示している。本例
は各演算ユニットからの出力データを外部出力として導
出するようにし、データアライン回路２００へ再入力し
てデータの並べ換え等のデータ処理を行わない場合の例
であり、また、データ入力ラインを２系統とした場合の
例である。
．第３図と同等部分は同一符号により示している。本例
は各演算ユニットからの出力データを外部出力として導
出するようにし、データアライン回路２００へ再入力し
てデータの並べ換え等のデータ処理を行わない場合の例
であり、また、データ入力ラインを２系統とした場合の
例である。
他の構成及び作用、動作については第１図の例と同等で
ある。
ある。
上記各実施例においては、演算ユニット及び選択回路の
数を４個とし、各群を２組づつとしているが、かかる数
１直例はこれに限定されることなく、種々の改変が可能
であることは明白である。
数を４個とし、各群を２組づつとしているが、かかる数
１直例はこれに限定されることなく、種々の改変が可能
であることは明白である。
発明の効果
叙上の如く、本発明によれば、演算ユニット数をエレメ
ント数の大なる場合に対処し得るに十分な値に設定した
としても、ベクトルデータのエレメント数が少ない場合
にも未使用となる演算ユニットを他に有効に使用し得る
ことになるので、高速データ処理能力を維持しつつ演算
ユニットの効率的使用が可能となるという効果がある。
ント数の大なる場合に対処し得るに十分な値に設定した
としても、ベクトルデータのエレメント数が少ない場合
にも未使用となる演算ユニットを他に有効に使用し得る
ことになるので、高速データ処理能力を維持しつつ演算
ユニットの効率的使用が可能となるという効果がある。
第゛１図及び第２図は本発明の各実施例のブロック図、
第３図は従来のデータ処理装置のブロック図である。 主要部分の符号の説明 １００〜１０３・・・・・・演算ユニット２１０〜２１
３・・・・・・選択回路 ３００．３０１・・・・・・ユニット群４００．４０１
・・・・・・制御回路 第３図
第３図は従来のデータ処理装置のブロック図である。 主要部分の符号の説明 １００〜１０３・・・・・・演算ユニット２１０〜２１
３・・・・・・選択回路 ３００．３０１・・・・・・ユニット群４００．４０１
・・・・・・制御回路 第３図
Claims (1)
- 複数個の演算ユニットと、これ等演算ユニットに夫々対
応して設けられ各対応演算ユニットに対して必要入力デ
ータを選択して供給する入力選択回路とを有するデータ
処理装置であって、互いに対応する演算ユニットと選択
回路との対を１組とし、これ等組を１組以上含む複数群
に分割し、これ等複数群の夫々に対して所望の命令を与
えることにより、前記複数群の演算動作の種類を夫々制
御自在としてなることを特徴とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29547185A JPS62152071A (ja) | 1985-12-25 | 1985-12-25 | デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29547185A JPS62152071A (ja) | 1985-12-25 | 1985-12-25 | デ−タ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62152071A true JPS62152071A (ja) | 1987-07-07 |
| JPH0514302B2 JPH0514302B2 (ja) | 1993-02-24 |
Family
ID=17821023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29547185A Granted JPS62152071A (ja) | 1985-12-25 | 1985-12-25 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62152071A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0354665A (ja) * | 1989-07-21 | 1991-03-08 | Koufu Nippon Denki Kk | ベクトル処理装置 |
| JPH03273358A (ja) * | 1990-03-22 | 1991-12-04 | Koufu Nippon Denki Kk | ベクトル処理装置 |
| JP2005310166A (ja) * | 2004-04-22 | 2005-11-04 | Sony Computer Entertainment Inc | Ｓｉｍｄ命令セットプロセッサに対するマルチスカラ拡張 |
| WO2010067522A1 (ja) * | 2008-12-11 | 2010-06-17 | 日本電気株式会社 | 演算ユニット、プロセッサ及び並列演算方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6027984A (ja) * | 1983-07-27 | 1985-02-13 | Hitachi Ltd | デ−タ処理装置 |
| JPS6037064A (ja) * | 1983-04-25 | 1985-02-26 | クレイ リサーチ，インコーポレイテイド | 多重プロセッサデータ処理システム及びその操作方法 |
| JPS6061864A (ja) * | 1983-09-09 | 1985-04-09 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 並列ベクトル・プロセツサ |
-
1985
- 1985-12-25 JP JP29547185A patent/JPS62152071A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6037064A (ja) * | 1983-04-25 | 1985-02-26 | クレイ リサーチ，インコーポレイテイド | 多重プロセッサデータ処理システム及びその操作方法 |
| JPS6027984A (ja) * | 1983-07-27 | 1985-02-13 | Hitachi Ltd | デ−タ処理装置 |
| JPS6061864A (ja) * | 1983-09-09 | 1985-04-09 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 並列ベクトル・プロセツサ |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0354665A (ja) * | 1989-07-21 | 1991-03-08 | Koufu Nippon Denki Kk | ベクトル処理装置 |
| JPH03273358A (ja) * | 1990-03-22 | 1991-12-04 | Koufu Nippon Denki Kk | ベクトル処理装置 |
| JP2005310166A (ja) * | 2004-04-22 | 2005-11-04 | Sony Computer Entertainment Inc | Ｓｉｍｄ命令セットプロセッサに対するマルチスカラ拡張 |
| WO2010067522A1 (ja) * | 2008-12-11 | 2010-06-17 | 日本電気株式会社 | 演算ユニット、プロセッサ及び並列演算方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0514302B2 (ja) | 1993-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62152071A (ja) | デ−タ処理装置 | |
| JPS61156363A (ja) | デ−タ処理装置 | |
| JPS61125275A (ja) | 画像信号処理装置 | |
| JPS62182857A (ja) | 入出力制御装置 | |
| JPS63286954A (ja) | マイクロプロセツサ | |
| KR100206471B1 (ko) | 동기식 전송시스템의 데이터통신채널 처리장치 | |
| JPH0282342A (ja) | データ通信装置 | |
| JPH0232684A (ja) | 映像特殊効果発生装置 | |
| JPH0452760A (ja) | ベクトル処理装置 | |
| JPS60200334A (ja) | 電子計算機システムの表示装置 | |
| JPH01145730A (ja) | データ行先き制御方式 | |
| JPS635455A (ja) | バス接続方式 | |
| JPS6258355A (ja) | 割込制御回路 | |
| JPH04167043A (ja) | 携帯型電子機器 | |
| JPS61264482A (ja) | 画面変換処理方式 | |
| JPS57136239A (en) | Device address switching system | |
| JPS61240358A (ja) | デバイスコントロ−ラ | |
| JPS61253538A (ja) | 演算回路 | |
| JPH04181374A (ja) | ベクトル処理装置 | |
| JPH02278361A (ja) | 切り換え式マルチチャネルｄｍａコントローラ | |
| JPH01293468A (ja) | ディジタル演算ｌｓｉ回路 | |
| JPH01180350A (ja) | 印刷方式 | |
| JPH04181373A (ja) | ベクトル処理装置 | |
| JPH03282663A (ja) | チャネル装置 | |
| JPH0378855A (ja) | データ転送回路 |