JPH02278361A - 切り換え式マルチチャネルｄｍａコントローラ - Google Patents
切り換え式マルチチャネルｄｍａコントローラInfo
- Publication number
- JPH02278361A JPH02278361A JP10048789A JP10048789A JPH02278361A JP H02278361 A JPH02278361 A JP H02278361A JP 10048789 A JP10048789 A JP 10048789A JP 10048789 A JP10048789 A JP 10048789A JP H02278361 A JPH02278361 A JP H02278361A
- Authority
- JP
- Japan
- Prior art keywords
- dma
- multiplexer
- demultiplexer
- controller
- acknowledge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＤＭＡコントローラに関し、特に入出力端子数
の増大をはかった切り換え式マルチチャネルＤ Ｍ Ａ
コントローラに関する。
の増大をはかった切り換え式マルチチャネルＤ Ｍ Ａ
コントローラに関する。
従来のＤＭＡコントローラは、Ｄ Ｍ Ａ転送のチャネ
ル数と同数のＤＭＡリクエスト入力端子とＤＭＡアクノ
リッジ出力端子を有していた。
ル数と同数のＤＭＡリクエスト入力端子とＤＭＡアクノ
リッジ出力端子を有していた。
ＤＭＡ転送を必要とする多数のＩ１０機器が存在するシ
ステムに対しては、従来のＤＭＡコントローラでは、４
本程度しかＤＭＡリクエスト入力端子とＤＭＡアクノリ
ッジ出力端子を持たないため、複数個のＤＭＡコントロ
ーラをカスケード接続することによりこれに対応しなけ
ればならなかった。ＤＭＡコントローラを複数個使用す
るということは、それだけそのシステムのハードウェア
量や消費電力が増加し、また、カスケード接続であるこ
とによるＤ Ｍ Ａ要求時のオーバーヘッドが増加する
という欠点があった。
ステムに対しては、従来のＤＭＡコントローラでは、４
本程度しかＤＭＡリクエスト入力端子とＤＭＡアクノリ
ッジ出力端子を持たないため、複数個のＤＭＡコントロ
ーラをカスケード接続することによりこれに対応しなけ
ればならなかった。ＤＭＡコントローラを複数個使用す
るということは、それだけそのシステムのハードウェア
量や消費電力が増加し、また、カスケード接続であるこ
とによるＤ Ｍ Ａ要求時のオーバーヘッドが増加する
という欠点があった。
本発明の切り換え式マルチチャネルＤＭＡコンＩ・ロー
ラは、Ｎ（Ｎは正整数）チャネルのＤＭＡ転送コントロ
ール部と、Ｎ×Ｍ （Ｍは正整数）個のＤＭＡリクエス
ト入力端子からＮ個の信号を選択して前記ＤＭＡ転送コ
ントロール部に供給するマルチプレクサと、前記ＤＭＡ
転送コントロール部から出力されるＮ個のＤＭＡアクノ
リッジ信号をＭ×Ｎ個のＤＭＡアクノリッジ端子の中か
ら選択して割当てるデマルチプレクサ部と、前記マルチ
プレクサと前記デマルチプレクサとの制御信号を供給す
る選択レジスタ部とを備えて構成される。
ラは、Ｎ（Ｎは正整数）チャネルのＤＭＡ転送コントロ
ール部と、Ｎ×Ｍ （Ｍは正整数）個のＤＭＡリクエス
ト入力端子からＮ個の信号を選択して前記ＤＭＡ転送コ
ントロール部に供給するマルチプレクサと、前記ＤＭＡ
転送コントロール部から出力されるＮ個のＤＭＡアクノ
リッジ信号をＭ×Ｎ個のＤＭＡアクノリッジ端子の中か
ら選択して割当てるデマルチプレクサ部と、前記マルチ
プレクサと前記デマルチプレクサとの制御信号を供給す
る選択レジスタ部とを備えて構成される。
次に、本発明について図面を参照して説明する。
第１図は、本発明の一実施例の構成を示す内部ブロック
図である。本実施例の概要はＤＭＡ転送コントロール部
１のＤＭＡリクエスト信号回路にマルチプレクサ２を設
け、ＤＭＡアクノリッジ信号回路にデマルチプレクサ３
を挿入し、これらマルチプレクサ２とデマルチプレクサ
３との制御を選択レジスタ４に格納されたデータの価に
従って行っているものである。
図である。本実施例の概要はＤＭＡ転送コントロール部
１のＤＭＡリクエスト信号回路にマルチプレクサ２を設
け、ＤＭＡアクノリッジ信号回路にデマルチプレクサ３
を挿入し、これらマルチプレクサ２とデマルチプレクサ
３との制御を選択レジスタ４に格納されたデータの価に
従って行っているものである。
この実施例では、１６個のＤＭＡリクエスト入力端子５
と、１６個のＤＭＡアクノリッジ出力端子６とを有して
いる。この構成により、ＤＭＡ転送を必要とする１６個
の１１０機器との接続ができる。例えばＤＭＡ転送コン
トロール部１が４チヤネルとなっているときは、１６個
のＤＭＡリクエスト入力端子５の１６個のＤＭＡアクノ
リッジ出力端子６とは、それぞれマルチプレクサ部２と
デマルチプレクサ部３とを通じて、それぞれ４本ずつ４
つのグループに分けられている。従ってこの場合同時期
にＤＭＡ転送が可能なのは、各グループから１本ずつの
計４本である。有効なりＭＡリクエスト入力端子５とＤ
ＭＡアクノリッジ出方端子６との設定は、選択レジスタ
４にソフトウェアまたはハードウェアの指定に従って行
われる。
と、１６個のＤＭＡアクノリッジ出力端子６とを有して
いる。この構成により、ＤＭＡ転送を必要とする１６個
の１１０機器との接続ができる。例えばＤＭＡ転送コン
トロール部１が４チヤネルとなっているときは、１６個
のＤＭＡリクエスト入力端子５の１６個のＤＭＡアクノ
リッジ出力端子６とは、それぞれマルチプレクサ部２と
デマルチプレクサ部３とを通じて、それぞれ４本ずつ４
つのグループに分けられている。従ってこの場合同時期
にＤＭＡ転送が可能なのは、各グループから１本ずつの
計４本である。有効なりＭＡリクエスト入力端子５とＤ
ＭＡアクノリッジ出方端子６との設定は、選択レジスタ
４にソフトウェアまたはハードウェアの指定に従って行
われる。
第１図に示すように、ＤＭＡリクエスト入力端子５への
入力は、その端子がマルチプレクサ部２により選択され
ていれば、ＤＭＡ転送コントロール部１へ入る。ＤＭＡ
転送コントロール部１では、優先順位やマスク情報に従
い、ＤＭＡ転送コントロール部１を制御しているＣＰＵ
と必要な信号の授受をし、ＤＭＡアクノリッジ信号をデ
マルチプレクサ３を経由して該当するＤＭＡアクノリッ
ジ出力端子６に出力する。
入力は、その端子がマルチプレクサ部２により選択され
ていれば、ＤＭＡ転送コントロール部１へ入る。ＤＭＡ
転送コントロール部１では、優先順位やマスク情報に従
い、ＤＭＡ転送コントロール部１を制御しているＣＰＵ
と必要な信号の授受をし、ＤＭＡアクノリッジ信号をデ
マルチプレクサ３を経由して該当するＤＭＡアクノリッ
ジ出力端子６に出力する。
以上説明したように本発明は、ＤＭＡコントローラ内の
ＤＭＡリクエスト入力端子にマルチプレクサを、ＤＭＡ
アクノリッジ出力端子にデマルチプレクサを持たせるこ
とにより、ＤＭＡコントローラ内部のハードウェア量の
増加を借手にとどめて、多数のＤＭＡ転送要求機器と接
続できるという効果がある。また、１つのＤＭＡコント
ローラで多数のＤＭＡ転送要求機器に対応できるため、
システムのハードウェア量・消費電力・オーバーヘッド
の削減ができるという効果もある。
ＤＭＡリクエスト入力端子にマルチプレクサを、ＤＭＡ
アクノリッジ出力端子にデマルチプレクサを持たせるこ
とにより、ＤＭＡコントローラ内部のハードウェア量の
増加を借手にとどめて、多数のＤＭＡ転送要求機器と接
続できるという効果がある。また、１つのＤＭＡコント
ローラで多数のＤＭＡ転送要求機器に対応できるため、
システムのハードウェア量・消費電力・オーバーヘッド
の削減ができるという効果もある。
第１図は本発明の一実施例の構成を示す内部ブロック図
である。
である。
１・・・ＤＭＡ転送コントロール部、２・・・マルチプ
レクサ部、３・・・デマルチプレクサ部、４・・・選択
レジスタ部、５・・・ＤＭＡリクエスト入力端子、６・
・・ＤＭＡアクノリッジ出力端子。
レクサ部、３・・・デマルチプレクサ部、４・・・選択
レジスタ部、５・・・ＤＭＡリクエスト入力端子、６・
・・ＤＭＡアクノリッジ出力端子。
Claims (1)
- Ｎ（Ｎは正整数）チャネルのＤＭＡ転送コントロール部
と、Ｎ×Ｍ（Ｍは正整数）個のＤＭＡリクエスト入力端
子からＮ個の信号を選択して前記ＤＭＡ転送コントロー
ル部に供給するマルチプレクサと、前記ＤＭＡ転送コン
トロール部から出力されるＮ個のＤＭＡアクノリッジ信
号をＭ×Ｎ個のＤＭＡアクノリッジ端子の中から選択し
て割当てるデマルチプレクサ部と、前記マルチプレクサ
と前記デマルチプレクサとの制御信号を供給する選択レ
ジスタ部とを備えて成ることを特徴とする切り換え式マ
ルチチャネルＤＭＡコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10048789A JPH02278361A (ja) | 1989-04-19 | 1989-04-19 | 切り換え式マルチチャネルｄｍａコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10048789A JPH02278361A (ja) | 1989-04-19 | 1989-04-19 | 切り換え式マルチチャネルｄｍａコントローラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02278361A true JPH02278361A (ja) | 1990-11-14 |
Family
ID=14275288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10048789A Pending JPH02278361A (ja) | 1989-04-19 | 1989-04-19 | 切り換え式マルチチャネルｄｍａコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02278361A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6006287A (en) * | 1996-10-18 | 1999-12-21 | Nec Corporation | DMA transfer of an interleaved stream |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59106024A (ja) * | 1982-12-10 | 1984-06-19 | Canon Inc | Ｄｍａ制御装置 |
-
1989
- 1989-04-19 JP JP10048789A patent/JPH02278361A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59106024A (ja) * | 1982-12-10 | 1984-06-19 | Canon Inc | Ｄｍａ制御装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6006287A (en) * | 1996-10-18 | 1999-12-21 | Nec Corporation | DMA transfer of an interleaved stream |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02278361A (ja) | 切り換え式マルチチャネルｄｍａコントローラ | |
| JPH03108837A (ja) | 時分割バス制御回路 | |
| EP1193607B1 (en) | Apparatus and method for the exchange of signal groups between a plurality of components in a digital signal processor having a direct memory access controller | |
| JPS6136859A (ja) | インタフエ−ス制御装置 | |
| JPS6162961A (ja) | 入出力機器 | |
| JPS62152071A (ja) | デ−タ処理装置 | |
| JPS6258355A (ja) | 割込制御回路 | |
| JPS60204062A (ja) | マルチデ−タ処理システム | |
| JPS6079452A (ja) | モジュールのアドレス付与回路 | |
| JPH0298300A (ja) | マルチチャンネルコントローラ | |
| KR0126417B1 (ko) | 다중채널 입출력 제어장치 | |
| JP2638932B2 (ja) | 識別符号設定装置および方法 | |
| JPH0282342A (ja) | データ通信装置 | |
| JPS59198044A (ja) | 情報転送方式 | |
| JPS62219153A (ja) | Ｄｍａコントロ−ラ | |
| JPS6285365A (ja) | 情報転送方式 | |
| JPH05189368A (ja) | マルチプロセッサ装置とそのデータバス使用方法 | |
| JPS635455A (ja) | バス接続方式 | |
| JPH0427243A (ja) | Ａｔｍセル集線方式 | |
| JPH03238549A (ja) | マイクロプロセッサ | |
| JPS62249256A (ja) | デ−タ転送制御処理方式 | |
| JPS6255749A (ja) | 入出力制御装置 | |
| JPH04235660A (ja) | マルチプロセッサシステムの共通メモリ装置及び通信制御方法 | |
| JPH0439701B2 (ja) | ||
| JPH096495A (ja) | バス接続制御システム |