JPS60204062A - マルチデ−タ処理システム - Google Patents

マルチデ−タ処理システム

Info

Publication number
JPS60204062A
JPS60204062A JP5992384A JP5992384A JPS60204062A JP S60204062 A JPS60204062 A JP S60204062A JP 5992384 A JP5992384 A JP 5992384A JP 5992384 A JP5992384 A JP 5992384A JP S60204062 A JPS60204062 A JP S60204062A
Authority
JP
Japan
Prior art keywords
data processing
devices
processing request
request
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5992384A
Other languages
English (en)
Inventor
Hikari Asano
光 浅野
Kuniharu Murata
村田 邦治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP5992384A priority Critical patent/JPS60204062A/ja
Publication of JPS60204062A publication Critical patent/JPS60204062A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4022Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の属する技術分野 本発明は、リアルタイムデータ処理装置に関し、特に、
複数のデータ処理要求装置を複数のデータ処理装置のう
ちの任意の1つに選択接続可能にし、複数のデータ処理
装置を共有することのできるマルチデータ処理システム
に関する。
従来技術 従来、リアルタイムマルチデータ処理システムは、第1
図に示すように、複数のデータ処理要求装置411〜1
mに対して、同数のデータ処理装置21〜2mをl:l
に割出て、それぞれの間を別々に接続している。従って
、あるデータ処理要求装置からの処理要求がないときは
、そのデータ処理要求装置に接続されたデータ処理装置
は動作していないため、データ処理装置の利用効率か忠
いという欠点かある。また、あるデータ処理装置が故障
した場合には、当該データ処理装置に接続されたデータ
処理要求装置からのデータは処理されないという欠点が
ある。
発明の目的 本発明の目的は、上述の従来の欠点を解決し、複数のデ
ータ処理装置を複数のデータ処理要求装置で共用するこ
とにより、データ処理装置の利用効率を向上し、かつ信
頼性を向上したマルチデータ処理システムを提供するこ
とにある。
発明の構成 本発明のマルチデータ処理システムは、リアルタイムデ
ータ処理システムにおいて、複数のデータ処理装置と、
複数のデータ処理要求装置と、該複数のデータ処理要求
装置と前記複数のデータ処理装置とを任意に接続可能な
スイッチマトリックスと、前記データ処理要求装置から
の要求信号を受けて前記マトリックススイッチの接続制
御を行なう選択制御回路とを備えたことを特徴とする。
発明の実施例 次に、本発明について、図面を参照して詳細に説明する
第2図は、本発明の一実施例を示すブロック図である。
すなわち、複数のデータ処理要求装置11〜1a+と複
数のデータ処理装置21〜2nとをスイッチマトリック
ス4を介して接続することにより、任意のデータ処理要
求装置を任意のデータ処理装置に接続可能とする。そし
て、データ処理要求装置11−1mの要求がデータ処理
要求信号線5を介して選択制御回路3に入力されると、
選択制御回路3はスイッチマトリックス4を制御して、
当該データ処理要求装置を任意の空状態のデータ処理装
置に接続する。接続されたデータ処理装置は、そのデー
タ処理要求を処理する。同時にn台までの処理要求に対
しては、n台のデータ処理装置21〜2nで、それぞれ
の要求を処理することが可能であり、データ処理速度は
、1台のデータ処理要求装置に一台のデータ処理装置が
l:1に接続されている場合と回しである。しかし、木
実施例においては、manに設定されているから、デー
タ処理装置の台数が従来より少なくてすみ、その利用効
率が向−トするという効果がある。しかも、1台のデー
タ処理装置か故障した場合に、残りのn−1台のデータ
処理装置によってデータ処理が可能であり、特定のデー
タ処理要求装置の処理要求が処理されないという従来の
欠点も解決される。
玉述は、複数のデータ処理装置21〜2nの機能が同一
である場合であるが、複数のデータ処理装鍔の機能はそ
れぞれ異なってもよい。この場合は、選択制御回路3が
データ処理要求装置11〜1mからのそれぞれの処理要
求の種類に応じて適切なデータ処理装置を選択接続する
ようにすることにより、多機能なデータ処理を行うこと
ができるという利点がある。
発明の効果 以上のように、本発明においては、複数のデータ処理要
求装置と複数のデータ処理装置とをスイッチマトリック
スを介して接続し、任意のデータ処理要求装置の要求を
任意の空状態のデータ処理装置に選択接続するように構
成したから、データ処理装置の利用効率が向上し、その
個数を減少することかできるという効果がある。しかも
、1台のデータ処理装置が故障しても、特定のデータ処
理要求装置の処理要求が処理されないということを回避
することができる。また、複数のデータ処理装置に異な
る機能を持たせることにより、多機能のデータ処理を行
なうことが可能となる利点かある。
【図面の簡単な説明】
第1図は従来のリアルタイムデータ処理システムの一例
を示すブロック図、第2図は本発明の一実施例を示すブ
ロック図である。 図において、3:選択制御回路、4:スイッチマトリッ
クス、5:データ処理要求信号線、11〜1m:データ
処理要求装置、21〜2n=データ処理装置。 出願人 日本電気株式会社 代理人 弁理士 住田俊宗

Claims (1)

    【特許請求の範囲】
  1. リアルタイムデータ処理システムにおいて、複数のデー
    タ処理装置と、複数のデータ処理要求装置と、該複数の
    データ処理要求装置と前記複数のデータ処理装置とを任
    意に接続可能なスイッチマトリックスと、前記データ処
    理要求装置からの要求信号を受けて前記マトリックスス
    イッチの接続制御を行なう選択制御回路とを備えたこと
    を特徴とするマルチデータ処理システム。
JP5992384A 1984-03-28 1984-03-28 マルチデ−タ処理システム Pending JPS60204062A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5992384A JPS60204062A (ja) 1984-03-28 1984-03-28 マルチデ−タ処理システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5992384A JPS60204062A (ja) 1984-03-28 1984-03-28 マルチデ−タ処理システム

Publications (1)

Publication Number Publication Date
JPS60204062A true JPS60204062A (ja) 1985-10-15

Family

ID=13127133

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5992384A Pending JPS60204062A (ja) 1984-03-28 1984-03-28 マルチデ−タ処理システム

Country Status (1)

Country Link
JP (1) JPS60204062A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62109161A (ja) * 1985-11-08 1987-05-20 Mitsubishi Electric Corp 通行記録システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62109161A (ja) * 1985-11-08 1987-05-20 Mitsubishi Electric Corp 通行記録システム

Similar Documents

Publication Publication Date Title
JPS60204062A (ja) マルチデ−タ処理システム
JPS58151743A (ja) ポ−リング方式
JPH02128250A (ja) 情報処理装置のアクセス制御回路
JPS61156363A (ja) デ−タ処理装置
JPS58171541U (ja) デ−タ処理装置
JPS6136859A (ja) インタフエ−ス制御装置
JPH02224186A (ja) マルチプロセッサ制御装置
JPS62152071A (ja) デ−タ処理装置
JPS6077255A (ja) 複数バス制御方式
JPS62168257A (ja) メモリを共用するマルチプロセツサシステム
JPS6254357A (ja) 端末多重接続方式
KR100253790B1 (ko) 중대형 컴퓨터 컨트롤러 보드의 인터페이스 방법
JPH02278361A (ja) 切り換え式マルチチャネルdmaコントローラ
JPH0486140A (ja) 遠隔監視制御装置
SU744588A1 (ru) Устройство дл сопр жени основной и вспомогательной цифровых вычислительных машин
JPS61131057A (ja) シリアルi/o方式
JPS6258355A (ja) 割込制御回路
JPS6059465A (ja) 端末装置の構成方法
JPS6020263A (ja) 入出力装置の選択方式
JPH096716A (ja) 1つの演算・制御装置に、複数のデータ転送・制御用並列信号線 を接続して、装置全体を統括・制御する装置
JPS6139742A (ja) デ−タ伝送装置
JPS5864562A (ja) 信号処理装置
JPS6365574A (ja) 認識処理装置
JPS636656A (ja) アレイプロセツサ
JPH04291430A (ja) プログラムトレース方式