JPS6254357A - 端末多重接続方式 - Google Patents
端末多重接続方式Info
- Publication number
- JPS6254357A JPS6254357A JP60193461A JP19346185A JPS6254357A JP S6254357 A JPS6254357 A JP S6254357A JP 60193461 A JP60193461 A JP 60193461A JP 19346185 A JP19346185 A JP 19346185A JP S6254357 A JPS6254357 A JP S6254357A
- Authority
- JP
- Japan
- Prior art keywords
- main computer
- transmission
- memory
- subcomputers
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
- Computer And Data Communications (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、コンピュータの端末多重接続方式に関する。
本発明は、一台のメインコンピュータと複数の端末機と
を備えた端末多重接続方式において、メインコンピュー
タを端末機との間にサブコンピュータを設は複数の端末
機との送受信および伝送手順をこのサブコンピュータで
行い、一台のメインコンピュータはテキストに対する処
理のみ行うことにより、 メインコンピュータの負荷を軽減して短い時間でデータ
の処理を実行し端末機に対する応答性をよくしたもので
ある。
を備えた端末多重接続方式において、メインコンピュー
タを端末機との間にサブコンピュータを設は複数の端末
機との送受信および伝送手順をこのサブコンピュータで
行い、一台のメインコンピュータはテキストに対する処
理のみ行うことにより、 メインコンピュータの負荷を軽減して短い時間でデータ
の処理を実行し端末機に対する応答性をよくしたもので
ある。
第２図は従来例の端末機接続装置のブロック構成図であ
る。第２図において、１はメインコンピュータ、２′は
メモリ、４１〜４３は回線制御部および５Ｉ〜５３は端
末機である。
る。第２図において、１はメインコンピュータ、２′は
メモリ、４１〜４３は回線制御部および５Ｉ〜５３は端
末機である。
従来、マイクロコンピュータと端末機を接続する方式と
して第２図に示すような方式がある。第２図では端末機
５とのデータ送受信は回線制御部４を通じてメインコン
ピュータ１と接続する。したがって、メインコンピュー
タ１とは１文字毎にデータのやりとりがあり、伝送上の
制御手順についてもメインコンピュータ１で行われなけ
ればならない。
して第２図に示すような方式がある。第２図では端末機
５とのデータ送受信は回線制御部４を通じてメインコン
ピュータ１と接続する。したがって、メインコンピュー
タ１とは１文字毎にデータのやりとりがあり、伝送上の
制御手順についてもメインコンピュータ１で行われなけ
ればならない。
しかし、このような従来例の端末多重接続装置では、複
数台の端末殿を接続するとメインコンピュータの負荷が
高くなることにより、データを処理する内部処理時間が
少なくなり、端末に対する応答性が大幅に遅くなる欠点
があった。
数台の端末殿を接続するとメインコンピュータの負荷が
高くなることにより、データを処理する内部処理時間が
少なくなり、端末に対する応答性が大幅に遅くなる欠点
があった。
本発明は上記の欠点を解決するもので、メインコンピュ
ータの負荷を軽減し、マイクロコンピュータクラスのコ
ンピュータでもデータ処理の時間が短く、応答性がよい
端末多重接続方式を提供することを目的とする。
ータの負荷を軽減し、マイクロコンピュータクラスのコ
ンピュータでもデータ処理の時間が短く、応答性がよい
端末多重接続方式を提供することを目的とする。
本発明は、複数の端末機と、この複数の端末機に接続さ
れデータ処理を行う一台のメインコンピュータとを備え
たコンピュータの端末多重接続方式において、上記複数
の端末機と上記メインコンピュータとの間に、送受信お
よび伝送制御手順を行うサブコンピュータを設け、この
サブコンピュータおよび上記メインコンピュータが共有
してデータの授受を行うメモリを備えたことを特徴とす
る。
れデータ処理を行う一台のメインコンピュータとを備え
たコンピュータの端末多重接続方式において、上記複数
の端末機と上記メインコンピュータとの間に、送受信お
よび伝送制御手順を行うサブコンピュータを設け、この
サブコンピュータおよび上記メインコンピュータが共有
してデータの授受を行うメモリを備えたことを特徴とす
る。
本発明は、多数の端末機にそれぞれ接続されたサブコン
ピュータで送受信および伝送手順を行い、サブコンピュ
ータおよびメインコンピュータはメモリを共有しメイン
コンピュータはテキストに対する処理のみを行うことに
より、メインコンピュータの負荷を軽減しメインコンピ
ュータとしてマイクロコンピュータクラスの小規模のコ
ンピュータでも短い時間でデータ処理を行うことができ
、端末機に対する応答性をよくすることができる。
ピュータで送受信および伝送手順を行い、サブコンピュ
ータおよびメインコンピュータはメモリを共有しメイン
コンピュータはテキストに対する処理のみを行うことに
より、メインコンピュータの負荷を軽減しメインコンピ
ュータとしてマイクロコンピュータクラスの小規模のコ
ンピュータでも短い時間でデータ処理を行うことができ
、端末機に対する応答性をよくすることができる。
本発明の実施例について図面を参照して説明する。
第１図は本発明一実施例端末多重接続装置のブロック構
成図である。
成図である。
ここで本発明の特徴とするところは、第１図に示す一点
鎖線で囲む送受信部分である。すなわち、メインコンピ
ュータ１はメモリ２に接続され、またサブコンピュータ
３．〜３１１はそれぞれメモリ２に接続され、メモリ２
を共有して使用する。サブコンピュータ３Ｉ〜３ｏは回
線制御部４を介して端末機５に接続され、送受信および
伝送制御手順が行われる。
鎖線で囲む送受信部分である。すなわち、メインコンピ
ュータ１はメモリ２に接続され、またサブコンピュータ
３．〜３１１はそれぞれメモリ２に接続され、メモリ２
を共有して使用する。サブコンピュータ３Ｉ〜３ｏは回
線制御部４を介して端末機５に接続され、送受信および
伝送制御手順が行われる。
このような構成の端末多重接続装置の動作について説明
する。第１図において、本実施例ではサブコンピュータ
３一台に対し西端末程度の接続を可能とする。端末機５
との送受信は基本的に文字単位に行うが、本実施例では
これらの送受信に伴う伝送制御手順までを全てサブコン
ピュータで行い、メインコンピュータ１はテキスト単位
にメモリ２を介して（メモリを共有化している。）受は
渡しを行う。このようにすることでメインコンピュータ
１は端末の制御から解放されテキストに対する処理を行
うだけになり、端末制御に費やしていた時間を有効に使
えるるめ端末機５の台数を大幅に増加することができる
。また、メインコンピュータ１とサブコンピュータ３と
の間はメモリ２の一部を共有化することによりデータの
受は渡しを行うのでデータの転送時間を考慮する必要が
なくなりより処理効率を上げることができる。
する。第１図において、本実施例ではサブコンピュータ
３一台に対し西端末程度の接続を可能とする。端末機５
との送受信は基本的に文字単位に行うが、本実施例では
これらの送受信に伴う伝送制御手順までを全てサブコン
ピュータで行い、メインコンピュータ１はテキスト単位
にメモリ２を介して（メモリを共有化している。）受は
渡しを行う。このようにすることでメインコンピュータ
１は端末の制御から解放されテキストに対する処理を行
うだけになり、端末制御に費やしていた時間を有効に使
えるるめ端末機５の台数を大幅に増加することができる
。また、メインコンピュータ１とサブコンピュータ３と
の間はメモリ２の一部を共有化することによりデータの
受は渡しを行うのでデータの転送時間を考慮する必要が
なくなりより処理効率を上げることができる。
以上説明したように、本発明は、マイクロコンピュータ
クラスのコンピュータをメインコンピュータとして用い
ても非常に多数の端末機を接続しシステム化できる優れ
た効果がある。
クラスのコンピュータをメインコンピュータとして用い
ても非常に多数の端末機を接続しシステム化できる優れ
た効果がある。
第１図は本発明一実施例端末多重接続装置のブロック構
成図。 第２図は従来例の端末多重接続装置のプロソク構成図。 １・・・メインコンピュータ、２．２′・・・メイン、
３・・・サブコンピュータ、４・・・回線制御部、５・
・・端末機。
成図。 第２図は従来例の端末多重接続装置のプロソク構成図。 １・・・メインコンピュータ、２．２′・・・メイン、
３・・・サブコンピュータ、４・・・回線制御部、５・
・・端末機。
Claims (1)
- （１）複数の端末機と、 この複数の端末機に接続されデータ処理を行う一台のメ
インコンピュータと を備えたコンピュータの端末多重接続方式において、 上記複数の端末機と上記メインコンピュータとの間に、
送受信および伝送制御手順を行うサブコンピュータを設
け、 このサブコンピュータおよび上記メインコンピュータが
共有してデータの授受を行うメモリを備えたことを特徴
とする端末多重接続方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60193461A JPS6254357A (ja) | 1985-09-02 | 1985-09-02 | 端末多重接続方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60193461A JPS6254357A (ja) | 1985-09-02 | 1985-09-02 | 端末多重接続方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6254357A true JPS6254357A (ja) | 1987-03-10 |
Family
ID=16308388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60193461A Pending JPS6254357A (ja) | 1985-09-02 | 1985-09-02 | 端末多重接続方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6254357A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02148305A (ja) * | 1988-11-30 | 1990-06-07 | Ando Electric Co Ltd | ファームウエアによるデータ転送装置 |
| JPH08235092A (ja) * | 1995-02-22 | 1996-09-13 | Kofu Nippon Denki Kk | データ転送制御装置 |
-
1985
- 1985-09-02 JP JP60193461A patent/JPS6254357A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02148305A (ja) * | 1988-11-30 | 1990-06-07 | Ando Electric Co Ltd | ファームウエアによるデータ転送装置 |
| JPH08235092A (ja) * | 1995-02-22 | 1996-09-13 | Kofu Nippon Denki Kk | データ転送制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0105688A3 (en) | Line support processor for data transfer system | |
| JPH0611134B2 (ja) | ロ−カル・エリア・ネツトワ−ク | |
| EP0055301A1 (en) | Numerical control unit | |
| JPS6254357A (ja) | 端末多重接続方式 | |
| JPH0239144B2 (ja) | ||
| CN112148663A (zh) | 一种数据交换芯片及服务器 | |
| JPS58158732A (ja) | プロセツサ間通信方式 | |
| JPS6260043A (ja) | 通信制御装置 | |
| JPS60194647A (ja) | デ−タ伝送システム | |
| JPS6216642A (ja) | デ−タ通信システム | |
| JPH06290127A (ja) | コンピュータシステム | |
| JPS60204062A (ja) | マルチデ−タ処理システム | |
| JPH04287153A (ja) | 並列計算機システム | |
| JPS6272053A (ja) | プロセツサユニツト | |
| JPS62251954A (ja) | デ−タ通信処理装置 | |
| JPH01155740A (ja) | 通信制御方式 | |
| JPS6194169A (ja) | マルチプロセツサシステム | |
| JPS6055463A (ja) | マルチプロセツサシステム | |
| JPS61246863A (ja) | デ−タ転送方式 | |
| JPS63141429A (ja) | パケツト多重化装置 | |
| JPS6113729A (ja) | シリアル通信回線の交換装置 | |
| JPS60107169A (ja) | プロセッサ間通信方式 | |
| JPH0337752A (ja) | 通信回線を用いたデータ転送方式 | |
| JPH03111957A (ja) | 複数の外部装置をリアルタイムで制御するための制御装置 | |
| JPS62192845A (ja) | バス制御方式 |